Устройство для имитации сбоев

(59 ГОСУДАРСТВЕННЫ ПО ДЕЛАМ ИЗОБР ОМИТЕТ СССРИЙ И ОТНРЫТИИ АНИЕ ИЗОБРЕТЕН КОМУ СВИДЕТЕ(57) Изобретение относится к цифровой вычислительной технике и можетбыть использовано для отработки и определения эффективности программноаппаратных средств контроля. Цельюизобретения является сокращение аппаратурных затрат. Устройство содержит одноразрядный блок 1 памяти, блок2 памяти, коммутатор 3, элемент И 4,элемент 5 задержки, счетчик 6 и дешифратор 7. Сущность изобретения заключается в сжатии искаженной информации в блоке 2 памяти, т.е. объемблока 2 памяти существенно, уменьшен,так как его объем равен объему искаженной информации, а не объему основной памяти ЦВМ. 1 ил.ка 6), а с единичного. Время задержки элемента 5 задержки должно бытьбольше времени реакции программно"аппаратных средств контроля ЦВМ, Информация с выхода 11 устройства поступает в ЦВМ, при этом в одном случае (единичное значение соответствующей ячейки блока 1 памяти) в ЦВМпоступает искаженная информация, ав другом (нулевое значение соответствующей ячейки блока 1 памяти) искажение должно быть обнаружено программно-аппаратными средствами контроляЦВМ и последние должны соответствующим образом на. них прореагировать.Адресная часть блока 1 памяти равнаадресности основного блока памяти ЦВМ. Устройство для имитации сбоев, содержащее одноразрядный блок памяти,блок памяти и коммутатор, причем инФормационный вход устройства соединенс первым информационным входом коммутатора, вьмод которого является информационным выходом устройства, выход одноразрядного блока памяти соединен с управляющим входом коммутатора, выход блока памяти соединен свторым информационным входом коммута, тора, младшие разряды группы адресныхвходов устройства соединены с первойгруппой адресных входов одноразряд ного блока памяти, о т л и ч а ющ е е с я тем, что, с целью сокращения аппаратурных затрат; в устройство введены элемент И, элемент задержки, дешифратор и счетчик, причем 40 вход задания режима имитации сбояустройства соединен с первым входомэлемента И, выход одноразрядного блока памяти соединен с вторым входомэлемента И, вьмод которого через 45 элемент задержки соединен с счетньщвходом счетчика, вьмод которого соединен с первой группой адресных входов блока памяти, старшие разрядыгруппы адресных входов устройства 50 соединены с входами дешифратора, вы ходы которого соединены с вторымигруппами адресных входов одноразрядного блока памяти и блока памяти. ВНИИПИ Заказ 782/5 л Тираж 673 Подписное Произв.-полигр. пр-тие, г. Ужгород ул. Проектная, 4 1 1297058Изобретение относится к цифровойвычислительной технике и может быть использовано для отработки и определения эффективности программно-аппаратных средств контроля и обеспечения надежности ЦВМ, устойчивых к сбоям.Целью изобретения является сокра- щение аппаратурных затрат.На чертеже приведена функциональная схема устройства для имитациисбоев.На чертеже приняты следующие обозначения: одноразрядный блок 1 памяти, блок 2 памяти, коммутатор 3, элемент И 4, элемент 5 задержки, счетчик 6 дешифратор 7, старшие разряды группы адресных входов 8 устройства,информационный вход 9 устройства, вход 10 задания режима имитации сбоя,информационный выход 11 устройства.Устройство работает следующим образом.По сигналу начальной установки(на чертеже не показан) счетчик 6устанавливается в нулевое состояние.При поступлении на вход 8 устройства адреса происходит считывание информации из одноразрядного блока 1. Старшие разряды адреса, продешифрированные дешифратором 7, служат сигналом выборки соответствующей микросхемы блоков памяти 1 и 2, а младшие разряды адресного входа устройства слу" жат адресом считывания микросхемы блока 1 памяти. По тому же адресу считывается информация с основнойпамяти ЦВМ, поступающая на вход 9устройства. Если на выходе одноразрядного блока 1 памяти единица, то коммутатор 3 коммутирует на выход 11 сигнал с выхода блока 2 памяти, если на выходе блока 1 памяти "0", то на выход коммутатора 3 поступает сигнал с входа 9 устройства. При наличииединицы на входе 10 устройства иединицы на выходе блока 1 единичный сигнал появляется на выходе элемента И 4, задерживается на элементе задержки 5 и увеличивает значение счетчика 6 на +1. Следующая искаженнаяинформация считывается не с нулевого адреса (начальное состояние счетчиформула изобретения