Устройство задержки
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1698966
Автор: Столяр
Текст
(19) е)5 Н 03 ГОСУДАРСТВЕННЫЙПО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР МИТЕТТКРЫТИЯМ НИЯСАНИЕ ИЗОБРЕТ тройство задержки содержит счетчик 1, датчик 2 кода, блок 3 памяти, формирователь 4 сигналов "Запись-считывание", первый 5, второй 6, третий 10 и четвертый 11 элементы совпадения, элемент ИЛИ 12, инвертор 7, первый 8 и второй 9 О-триггеры, входные шины 13, 14, выходные шины 15, 16 и тактовую шину 17, Наличие инвертора 7 обеспечивает поочередное формирование управляющих сигналов, с помощью которых О-триггеры 8, 9 записывают разделенную информацию, поступающую с выхода блока 3 памяти, Поочередное подключение входных шин 13, 14 обеспечивает поочередное выполнение задержки. 2 ил. СССР3,08.82.И сной ботк импульствам обра использо льсных коональныхения заде ум входам вано дев воз- жки(57) Изобретение относитсятехнике, в частности к устройки информации, и может бытьв дешифраторах время-импуЦель - расширение функциможностей за счет осуществлсигналов, поступающих по дв 1698966 АИзобретение относит к импульсной технике, а именно к устрайс.Вам обработки информациии может быть использовано в дешифраторах время-имгульсных кодов и позволяет задержлвать реулярно поступающие сигй 1 ы, Длительностью 7 п2 Т, с ВЬСОКОЙ ТОЧНОСТЬЮ,Цель 0 изобретения является расширение функциональных возможностей за счет осуществления задержки сигналов, поступающих по двум входам при заданной точ- НОСТИ,На фиг, 1 изображена структурная схема устройства задержки; на фиг. 2 - длаграммыпоясняющие рабату устройства зад 8 ржки.Устройство задержки содержит счетчик 1, Датчик 2 кОДа, блОк 3 памЯТИ, фсрмирОВВ- тель 4 сигналов "Запись-стывание", первый 5, второй 6, третий 1 Ги четвертый 11 элементы совпадения, инвертор 7, первый 8 и второй 9 О-триггеры, элемент ИЛИ 12, входные шины 13, 14, выходные шины 15, 16 и тактовую шину 17, при этом счетный Вход счетчика 1 является тактовым входом устройства, датчик 2 кода соединен со счетчиком 1, вцхады которого соединены с адресными Входами блоке 3 памяти, Вход Запись-счлты Вание кстсрОГО ГОдклОче к выходу формирователя 4 сигналов Запись- считывание"., Входь., емента ИЛИ 12 подключены к Выходам :тьего 10 и четвер Ого 11 элеменОВ Овпа:;81-гия, Вход блОХБ 3 Гамйти ГОдклгсчен к Г ыхсду элемента ИЛ:12 первые ВХОДИ регьеГО 0 и ч 8 твертаГО 1: элементов Саве,;ден;.;1 я являются Вхавами стрсйства, Втсрь 8 Вхадь Тг 81 ьеГО 10 ч 8 ГВертога 1 элементов СОВГ:.адения подклю цени к инвертору 7, вход формирователя 4 сигналов "Заг 1 ись-считывание" подключен к тактовому Входу устройства, первы входь: перВОГ 05 и ВтОрОГО 6 элементОВ савгад,.иЯ пОДключены к инвестору 7, ВХОД кстсрсГО подключен к младшему разряду счетчика 1, вторые вход П 8 ОВОГО 5 и срос 6 элементов совпадения соединены и падкл 1 счены к выходу формирователя 4 сигналов "Запись- считывание", выходц первоц 5 и второго 6 элементов совпадения соединены с тактовыми входами первого 8 и второго 9 О-триг- ГерОВ соответственно, О-Входы которых соединены и подключены к выходу блока 3 памяти, а выходы О-триггеров 8 и 9 Являются Выходами устрОЙстВВ,Устройство рабагает следующим абраЭОМ, На счетный вход счетчика 1, которыйсоединен тактовой шиной 17 устройства,поступают тактовые импульсы, Датчлк 2 к-.1- да и соединенный с ним счетчик 1 формируют задержку, величину Т которой мсасопределить по формулеТ=Ктгде К - кад, задаваемый датчикам 2 кода;т- период следования тактовых импульсов.Одновременно счетчик 1, выходы ксгсрого соединенм с адресными Входами бвла3 памяти, переб:рэет Ячейки последнего РеКим ООСВЩ" ИЯ К О "ЧРПВГИЯТИПРВляется в зависиласти ст состояния входаЗапись-считывание, ксОрый пОДключен квыходу формирователяГ и Налсвсчитывание", вход косрока падклю-ен к тактовой шине 17 устройства. 1-1 а вход блока 3памяти, хотОрый подключен к выхОду элемента ИЛИ 12, поступают сигналы с первой или второй входных шин 13, ) 4 устройСтва. При этом вцбор одного из входов производится при па мощи третьего 10 и четвертого 11 элементов совпадения, на первые входы которых поступают входные сигналы, а на вторые входы - прямой и инверснцй сигналы с младшего разряда счетчика 1. С выходов третьего 10 и четверто о 11 элементов совпадения сигналы поступают на Входы элемента ИЛИ 12,На первые Входы иэрвога 5 и Второго 6 элемен гав савпад 8 ния Г 1 зступаюГ сиГнал ы с инвертсра 7, вход которого подключен к младшему разряду счетчика 1, На Втор,8 Входы Г 8 ОВОГО Ь е ВтсрОГО 6 элем 81 пов савпадеи.л пОдаОтся сиГЗлы с Выхода фармировагел 4 сигналов Зал;,".;-считыван 8".На выходах первого. и Второ о Е элементов С С В Г а Де Н И Я ч. О Р М И РУ,С ТС Я С И Г И а Л Ы " аГн 1 сь", частота следования каОрых в два раза меньше частоты следования сигналовЗапись-считыгание,:эти сиГналы поступают на тактовые входы первого 8 и второго 9 11-трлггерсв соответственно и одним из франтов производят запись состсяня Выбранной В Да ный момент Времени ячейки45 блока 3 памяти в1-Триггеры, ь 1-входы которьх саединень и подключены к выходу блска 3 памяти. С выходов 1:1- Григгерав 8 и 9задержанные сигналы поступают на выходнь 1 е шины 15, 16 устоойства.На диаграммах а) и б представленывхоДные сигналь Длительностью хл 2 Т,поступаОщие соответственна на первую ивторую входные шинь: 13,На диаграмме В) доказаны тактовце импульсы, поступающие иа актовый вход устройства,На диаграмме г) изображены сигналы0 20 формирователем сигналов "Запись-считывание".На диаграмме д) представлены сигналына выходе младшего разряда счетчика и нявходе младшего адресного разряда блокапамяти,На диаграмме е) и ж) изображены сигналы, поступающие с выхода формировяелясигналов "Запись-считывание" на С-Входыпервого и второго О-триггеров соответсвенно,На диаграммах з), и) и к) показаны сигналы, поступающие на выход блока памятии выходы устройства соответственно,Из диаграммы э) следует, что импульс18 запишется в ячейку блока памяти (см,импульс 18), а импульс 19 - в ячейку И блокапамяти (см, импульс 19 ч),Иэ диаграммы и) и к) следует, что импульсы 18 и и 19 к сдвинуты относительноимпульсов 181 и 191 ч, так как запись в Отриггеры осуществляется сигналом, сдвинутым относительно тактового сигнала,Датчик 2 кода можно построить следующим образом, Выходы 2-позиционных переключателей подключить к информационнымвходам счетчика, первые входь: п.р. клю:,тК ШИНЕ ЛОГИЧЕСКОГО "0" ВОР ГЕ В .;:ДЫ -шине логической "1",Таким образом, предлягяемо;:,отпо:.ство позволяет производить эяре;:,ку с.яналов длительностью г: 2 Т,поступающих по двум входным шинам, сменьшими аппаратно-мощнос-, нык., э;. гретами. Формула изобретения Устройство задержки, содержащеесчетчик, датчик кода, блок памяти, формирователь сигналов "Запись-считывание",первый, второй, третий и четвертый зе .:. ты совпадения, злемечт ИЛИ, счетньй ь;сд счетчика подключен к тактовой шине ройствя, датчик кода соединен со счетчиком, Выходы которого соединень; с адрес ыми Входами блока памяти, вход "Запись читывяние" которого подключен к Вьход формирователя сигналов:лись-считывание". входы элемента ИЛИ ПОДКЛ;ОЧЕНЫ К ВЫХОДЯМ ТРЕТЬЕГО И ЧЕТВЕРТО.ЗВЕМЕНтОВ СОВПаДЕНИЯ, О т Л И Ч а Ю ГЦ ЗТем., что, с целью расширения функцисч альных воэможностей зя счет осуществления задержки сигналов, поступающих по двум входам при заданной точности, в нега введены инвертоо, первый и второй О-тонг. геры, Гри этом Вход блока памяти подключен к выходу элемента ИЛИ, первые Входы третьего и четвертого злемен 1 ОВ "Овп,3 ас. ния являкзтся первым и вторым Входами устройства, ото оые входы третьего и четвертого элементов совпадения подклкэчены:, выхс.:,у и В.,оду инверторя соответственно, причем вход формирователя сиГнялОР Запись-считывание подключен к т"свой шине устройства, перВые Входы ПЕ:;".;Г;. И ВТОРДГО ЭЛЕМЕНТОВ СОВПЯДЕНИЯ по л,О" ен 1 к Выходу и Вхо инВерторя со ОтВетствзнно. 1 ри этом вход ин Вер .Оря подключен к Выходу младшеО разряда сетчикя, Вторые входы первс-О и Г.торого элементов совпадения соединены и подключены к Выходу фоомировяте-:. си".ялов Зя."ись-считывзчие", Выходы пе;ВО.О и Вторсга ЗлЕмвнтОВ Совпздвния Соединен. С т,ктосыюи Входзми первого и Вт.,.ого О- тиггеров соо Гве: стРРнно, О-Входы к О 1 орых соединены и псдключены к выходу блока Гамя и, ВыхОДы О-триГГерОВ являются Вых дами устройства,Соста витал,. Я Яаркцндактор Ч.Бандура Техред Ы 4 оргентзл Коррек Лончакова город, ул,Гага 1 О изводственно-изд; тельский комбинат "Патент" аказ 44 О 1 ВНИИХИ Государственно 113035раж Подписноео коилята по изобретениям и открьтивм при ГКНТ ССС , Моске; Ж, Раукская наб., 4/5
СмотретьЗаявка
4744711, 02.10.1989
ПРЕДПРИЯТИЕ ПЯ М-5546
СТОЛЯР ВЛАДИМИР ВЛАДИМИРОВИЧ
МПК / Метки
МПК: H03K 5/13
Метки: задержки
Опубликовано: 15.12.1991
Код ссылки
<a href="https://patents.su/4-1698966-ustrojjstvo-zaderzhki.html" target="_blank" rel="follow" title="База патентов СССР">Устройство задержки</a>
Предыдущий патент: Формирователь прямоугольных импульсов
Следующий патент: Формирователь импульсов
Случайный патент: Узел соединения металлической фермы с колонной