Устройство управления шаговым режимом микропроцессора
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
(1% 0116 Г 9/О ОПИСАНИЕ ИЗОБРЕТЕНК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ р. Раз кропро ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙ(56) Алексенко А.Г. и др. Проектирование радиоэлектронной аппаратуры намикропроцессорах.М.:Радио и связь, с.145.Семенов П.А. и д работка и программирование ми цессорных устройств и систем. М.: МИФИ, 1982, с.52.(54)(57) УСТРОЙСТВО УПРАВЛЕНИЯ ШАГОВЪМ РЕЖИМОМ МИКРОПРОЦЕССОРА, содержащее два триггера и одновибратор причем вход запуска устрой"9оган ства подключен к входу установки в первого триггера, выход которого через одновибратор подключен к входу установки в "1" второго триггера, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности функционирования, в него введены элемент 2 И-ИЛИ, элемент И-НЕ, причем первый и второй входы и выходэлемента И-НЕ подключены соответственно к входу запуска устройства,.к входу тактовых импульсов устройства и к входу установки в "О" первого триггера, информационный вход,11 1синхровход, вход установки в О ивыход . второго триггера подключенысоответственно к входу логическогонуля устройства , входу признака н а-,чала выполнения команды микропроцессора устройства , входу начальной установки устройства и к первому входу первой группы входов элемента 2 И-ИЛИ , первый вход второйгруппы входов которого подключен квходу признака режима работы устройства , вторые входы первой и второйгруппы входов элемента 2 И-ИЛИ подключены к входу признака разрешения пуска устройства, а выход элемента 2 И-ИЛИ подключен к выходу пуска команд микропроцессора устройств а,25 Составитель М.СилинТехред А.Кикемезей Корректор И,Муска Редактор С.СаенкоЗаказ 7868/54 Тираж 709 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д. 4/5Подписное Филиал ППП "Патент", г.Ужгород, ул. Проектная, 412002Изобретение относится к вычислительной технике и предназначено дляуправления работой микропроцессора.К 580 ИК 80 А в пошаговом режиме.Цель изобретения - повышение достоверности функционирования.На чертеже изображена функциональная схема предлагаемого устройства.Устройство содержит элемент И-НЕ 1, 1 Опервый триггер 2, одновибратор 3,второй триггер 4, элемент 2 И-ИЛИ 5,входы 6 - 11 соответственно запус 1 ка, тактовых импульсов, признака на Фчала выполнения команды микропроцессора, начальной установки, признака разрешения пуска команд, признака режима работы устройства,. выход 12 пуска команды микропроцессора,Устройство работает следующимобразом.Сигналом начальной установки свхода 9 триггер 4 устанавливается в "О", Сигнал с выхода 12 устройства подается на вход готовности микропроцессора. Если на выходе12 устройства присутствует логическая "1", то микропроцессор (МП) выполняет очередную команду. 30Признак разрешения пуска команд,поступающий с входа 10 устройства,используется для блокировки рабо 70 1ты МП. Если он равен нулю, то на выходе 12 устройства - логический "О". МП находится в состоянии ожидания прихода сигнала готовности. При нулевом значении режима, что соответствует пошаговому режиму управления МП, на выход 12 проходит сигнал с выхода триггера 4.На вход 6 устройства подается импульс логической "1". При поступлении очередного тактового импульса (частота импульсов совпадает с частотой синхроимпульсов МП) триггер 2 переключается в состояние логического "0" и единичный сигнал с инверсного выхода триггера 2 запускает одновибратор 3. Импульс с выхода одновибратора 3 устанавливает в 1 триггер 4. Сигнал с выхода триггера 4 проходит через элемент 2 И-ИЛИ на выход 12 устройства и вызывает выполнение очередной команды МП, Перед началом выполнения следующей команды МП вырабатывает импульс синхронизации, который поступает на вход 8 устройства и сбрасывает триггер 4, Сигнал равен логическому "О". Очередная команда МП выполняется при появлении очередного импульса на входе 6. При единичном значении на входе 11 на выходе 12 установлена логическая "1" и МП выполняет команды в автоматическом режиме.
СмотретьЗаявка
3632466, 04.08.1983
ПРЕДПРИЯТИЕ ПЯ Р-6117
АЛЕКСЕЕВ ИГОРЬ ЮРЬЕВИЧ, ДРОЗДОВ ВЛАДИМИР ИВАНОВИЧ, ОБЛИКОВ ВИКТОР ПЕТРОВИЧ
МПК / Метки
МПК: G06F 9/00
Метки: микропроцессора, режимом, шаговым
Опубликовано: 23.12.1985
Код ссылки
<a href="https://patents.su/2-1200270-ustrojjstvo-upravleniya-shagovym-rezhimom-mikroprocessora.html" target="_blank" rel="follow" title="База патентов СССР">Устройство управления шаговым режимом микропроцессора</a>
Предыдущий патент: Многоканальное программно-временное устройство
Следующий патент: Устройство для сопряжения эвм с абонентами
Случайный патент: Акустический измеритель скорости течения