Устройство для контроля параметров изделий

Номер патента: 1446597

Опубликовано: 23.12.1988

Авторы: Гуцало, Скрипник

МПК: G04F 10/06

Метки: времени, задержки, сигнала, фазового

...= я(1+,)а,(, - ,)+Б+, (15) гдеч =1 Г - фазовый сдвиг исследуемого звена на частоте 55ЫлРешая систему уравнений (12)(15) относительно нового значения фазового времени задержки на частоте Ц , получаем(16)Исключают задержку с и перестраивают частоту высокочастотного сигна ла до следующего значения а Ы ФФР+ , 6 Я и производят очередные10 четыре измерения в окресностях фазо" вого сдвига су, =ЮВ результате решения четырех уравнений,аналогичных (12) - (15),получаем значение Фазового времени задержки на частоте Я э и и и яПг П 1 з + Па (17)20 При дальнейшем изменении частотыиспытательного и опорного сигналовполучают значение Фазового временизадержки на частоте25 где Я; - текущее значение частотысравниваемых по Фазе сигналов.Далее определяют...

Номер патента: 864239

Опубликовано: 15.09.1981

Авторы: Баженов, Батуревич, Маевский

МПК: G04F 10/06

Метки: времени, задержки, линиях, связи, сигнала, фазового

...Ш - Й, ", й. вместе с сигналом генератора 12 подается через развяэывающий мост 10 снова на выход линии связи 2 ( развязывающие мосты 3 и 10 предназ 1 ачены для разделения входных и выходныхсигналов линии ). Эти сигналы со входа лини 1 связи поступают на входы фильтров 7 7" и 8, где фильтры 7 7 ". пропускают соответствующие компоненты дискретного множества частот на смесители 44 , а фильтрИ нижних частот 8 пропускает сигнал с частотой Й вспомогательного генера 5 30 55 Ю 45 505 тора 2 на один из входов фаэометра. На второй вход фазометрапоочередно при помощи коммутатора.5, управляемого блоком 9, подводятся также сигналы от смесите,лей 44 , Ж и Щ 1+ 9 09 и Ф 2+ ЯЮ 11 и Ж+ ЯПолученные показания фазометра на каждом из коммутируемых сигналов...

Номер патента: 1299527

Опубликовано: 23.03.1987

Авторы: Садао, Тадаеси, Хироси

МПК: H03K 3/84

Метки: генерирования, псевдоошибки, сигнала, схема

...в делитель 14, где его частота делится на четыре. В результате этого на выходе делителя 14 формируется сигнал с моноспектром, который в качестве опорного сигнала подается на первый 4 и второй 5 фазовые детекторы,При генерировании сигнала псевдо- ошибки в устройстве используются составляющая помехи, выделяемая из выходного сигнала умножителя 11, и демодулированный входной сигнал, Часть сигнала с манипуляцией сдвигом фазы с направленного ответвителя 2 умножается в умножителе 11 и получается несущая волна с составляющей, пропор12995 циональной составляющей помехи входного сигнала. Фазы каждого векторавходного сигнала с манипуляцией сдвищего сигнала имеет составляющую поме 10 15 го 40 50 55 гом фазы расположены с разностью фазо90 , а умножая...

Номер патента: 177160

Опубликовано: 01.01.1965

Авторы: Васильев, Шибанов

МПК: H03K 3/16

Метки: задержки, импульсныхсигналов, схема, формирующая

...в виде отдельного импульсного трансформатора.Это позволяет увеличить длительность и 151 енной задержки, сузить выорос широкого импуль 1 ом увеличении его ампли 1 атор Тр 3 олокинг оследцпй. Блокин широкий импульс росом, Зтот вы бр ом трансформатор ля и 1 спользуетс адержанного отцоимпульса, выраб-генератора и заг-генератор вырас трансформаторос выделяется на е Тр 4 эмиттерного я в качестве имсительпо входного отаццого блокицгФормирующая схема задержки импульсных сигналов, выполненная ца блокинг-генераторе и использующая в качестве задержанного сигнала трансформаторный выброс широкого импульса, от,пяа 1 ощаяся тем, что, с целью увеличения длительности и стабильности временной задержки и сужения трансформаторного выброса широкого...

Номер патента: 1068838

Опубликовано: 23.01.1984

Авторы: Козлов, Чеченя, Шумихин

МПК: G01R 25/04

Метки: детектор, фазовый, цифровой

...должен обладать тем свойством,что новое значение суммы на еговходе должно появляться лишь после б 0 окончания приема в него для записипредыдущего значения. Выполнениеэтого очевидного условия необходимодля предотвращения сбоев устройства.Обычно необходимый режим работы 65 устройства обеспечивается естественными задержками. сигнала в элементах схемы. Следствием отмеченных обстоятельств является задержка.сигнала на выходе запоминающего регистра на один такт относительно сигнала на выходе сумматора. Поэтому для фазирования сигнала переполнения с выходным сигналом регистра первый получают с помощью триггера памяти, который может рассматриваться как продолжение запоминающего регистра. На информационный вход . Л =вход) триггера поступает...