Устройство для обмена информацией

( 9) ( 1) 06 Г 13/00 ас . т-. са а:аааасаСс ПИЙсгсгас ),:;:,Д.; )-;:.: д ОПИСАНИЕ ИЗОБРЕТЕНИН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ а ам о является шест а, в третий вых рои выход которо выходом устройст соединен с входа и второго регист третьего регистр соединен с входо первого счетчика а и с первым входомвыход которого первого счетчика, а коммутации и чер - с шестым входом вторые выходы перпятым входом блорез второй регис лока коммутации ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТН(56) 1. Авторское свидетельство СССРВ 926645, кл. С 06 Р 3/04, 1980.2. Авторское свидетельство СССРВ 1048468, кл. С 06 Р 3/04, 1982(54)(57) УСТРОЙСТВО ДЛЯ ОБМЕНА ИНФОРМАЦИЕЙ, содержащее анализатор командной информации, первый, второй и третий входы которого соединены соответственно с первым, вторым и третьим входами устройства, четвертый вход которого соединен с четвертым входом анализатора командной информации и первыми входами анализатора состояний и трех формирователей сигналов управления обменом, первые выходы которых через первый счетчик соединены с вторым входом анализа тора состояний, с третьего по шестой входы которого соединены с пятого по восьмой входами устройства соответственно, первый выход анализатора состояний соединен с входом генератора импульсов, первый выход анализатора командной информации соединен с первым входом блока коммутации, второй и третий входы которого соединены с вторыми выходами второго и третьего формирователей сигналов управления обменом, первый регистр, выход которого соединен с четвертым входом блока коммутации и первым выходом устройства, второй выход которого является выходом блока коммутации, второй и третий выходы соответственно первого, второго и третьего формирователей сигналов управления. обменом являются третьим, четвертым и пятым вьмодами устройства соответственно, девятый, десятый и одиннадцатый входы устройства соединены с вторыми входами соответственно первого, второго и третьего формирователей сигналов управления обменом, блок адресации, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности, в него введены два регистра, счетчик и дополнительные блоки адресации, причем первый выход анализатора командной информации соединен с входом первого регистра, седьмым входом .анализатора состояний, первым входомвторого счетчика, первыми входамиблоков адресации и третьими входамиформирователей сигналов управленияобменом, второй выход анализаторакомандной информации соединен свторым входом второго счетчика ичерез генератор импульсов - с четвертыми входами формирователей сигналов управления обменом, вторымивходами блоков адресации и восьмымвходом анализатора состояний, вто 14114282413вход элемента ИЛИ 32, выход которого устанавливает триггер 40, управляющий повторением этапа начальнойзагрузки программ. Величина задержки элемента 48 выбирается больше 5длительности ВПС, что исключаетсрабатывание элемента И 46, при прохождении первого ВПС через элементИ 45. При нормальном выполненииэтапа НЗП процессор обмена должен 1 Озагрузить программу в оперативнуюпамять и процессоры, начав выполнение этой программы, должны эа времяменьшее периода следования ВПС выдать сигналы, которые через десятый 5и одиннадцатый входы анализатора 7состояний поступают на третий и четвертый входы триггера 35 и первые ивторые входы триггеров 36 и 39 и переводят из в нулевое состояние, 20тем самым прекращая аппаратный временный контроль этапа НЗП, позволяющий контролировать как.работоспособность аппаратуры, так и правильность выполнения программы. 25Для обеспечения программногодоступа к регистрам и отдельнымтриггерам устройство принимает откаждого процессора командное слово,содержащее код операции и информа- ЗОционную часть, сопровождение сигналом запроса (по шинам первого и второго входов устройства на первый и.второй входы анализатора 1 командной информации). Для исключения кон- Зфликтных ситуаций при одновременномобращении двух процессов к устройству предназначена схема очереди,содержащая регистр 14 фиксации запросов, приоритетный узел 16 и регистр 15 исполнительного уровня.Кроме запросов процессоров на схемуочереди поступает и внешний периодический сигнал (ВПС) (по шинечетвертого входа устройства и четвертого входа анализатора 1 командной информации), по которому производится модификация текущего значения счетчиков 4. Это сделано дляисключения неопределенности при 0считывании процессором текущегозначения счетчика 4 в момент модификации этого же значения пришедшимВПС, так как эти события асинхронныеи независимые,55Командные слова через первые входы элементов И 17 или И 18 в зависимости от состояния первого и второго выходов регистра 15 через элемент ИЛИ 24 поступают на первый регистр 28 и далее на дешифратор 29, выходы которого по шинам первого выхода анализатора 1 командной информации управляют приемом содержимого информационной части командного слова в соответствующий регистр при задании в коде операции записи или выдачей данных с соответствующего регистра на блок 12 коммутатора при задании и коде операции считывания. Сигналы запросов, сопровождающие командные слова процессоров, через первые входы элементов И 20 или И 21 при наличии на вторых входах этих элементов разрешающих сигналов с первых выходов регистров 50 второго и третьего Формирователей 8 и 9 сигналов управления обменом (входы два и три анализатора 1) поступают на второй регистр 14, выходы которого являются входами приоритетного узла 16, реализованного на элементах И, НЕ и обеспечивающего на своих выходах появление только одного из одновременно пришедших запросов, который ификсируется на третьем регистре 15 исполнительного уровня, сигналами с, выхода которого по шинам второго выхода анализатора 1 производится запуск генератора 2 импульсов.На третий вход второго регистра 14 принимается ВПС модификации текущего состояния счетчиков 4, используемых для задания интервалов времени каждому процессору, в частности, в программах ОС, обрабатывающих прерывания по сигналам аппаратного контроля для разделения сбоев и отказов оборудования по временному крите. рию. Засылка начального значения счетчиков обеспечивается при выполнении команды типа Записать процес. сором, признак которой с выхода дешифратора 29 поступает на первый вход счетчика 4, при этом информационная часть команды заносится в счет. чик. Одновременно с этим в счетчике 4 устанавливается признаки значимости, сигнализирующие по шинам второго выхода счетчика 4 о наличии информации в счетчике соответствующего процессора. Занятие схемы очереди ВПС выполняется только при наличии информации хотя бы в счетчике одного процессора, что обеспечивается эле1142824 16и 9 с триггеров 37 и 38, так и программно по сигналам дешифратора 29(шины третьего входа формирователей8 и 9), а устанавливаемый при этом5 режим задается значениями разрядовинформационной части команды.1 ментом ИЛИ 23, входами которого являются шины первого входа анализатора1, а на выходе формируется разрешающий сигнал для прохождения на схемуочереди ВПС через элемент И 22. Приэтом по каждому ВПС производитсявычитание "1" из текущего значениясчетчиков процессоров сигналом сВыходные сигналы регистра 50 обестретьего выхода регистра 15, поступечивают возможность Раздельногопаю в счетчик 4 через его втоРой 10 У РавлениЯ достУпом пРоцессоРа: квход, При исчерпании интервала вре- оперативной памяти - этот признакмени, заданного значением счетчикас третьего выхода регистра 50 попроцессора, на первом в оде счетчи- шине второго выхода формирователейка 4 появляется сигнал, по,шине вось 9 и далее по шинам четвертого8 и 9мого выхода устройства выдаваемый 15 о выходов устройства поступав соответствующий процессор, кроме ет в коммутатор ЦВМ, где нулевымтого, этим же сигналом сбрасывается своим значением блокирует прием запризнак значимости, относящийся к просов данного процессора к устройсчетчику данного процессора.ствам памяти, тем самым исключаяд,я Обеспечения Оперативчой ин "можность изменения содержимого,формационной связи с устройством оперативной памяти программой дануправления вычислительным комплек- ного пРоцессоРа; к процессору обмесом (УУВК), в состав которого входит на - этотпризнак с второго выходы данная ЦВМ, в предлагаемое устройст- Регистра 50 поступает по шинам во введен первый регистр 3, выход 5 четвертого и пятого выходов устрой- которого через шины первого выхода , , ства в пРоцессор обмена, где нуле- устройства связан с ууВК, Структура вым своим значением блокирует прием передаваемых через этот регистр дан- запросов данного процессора к процесных формируется программными сред- . сору обмена, тем самым исключая возствами, Засылка данных в регистр 3 можность управления вводом-выводомЗОобеспечивается при выполнении любым программами данного процессора, к процессором ЦВМ команды типа "Запи- самому УстРойствУ Управления и консать , признак которой с выхода троля - этот пРизнак с первого выдешифратора 29 поступает на вход хода регистра 50 поступает в аналипервого регистра 3 и при этом в не- затоР 1 командной информации, где го записывается информационная часть нулевым своим состоянием блокирует35 нкоманды.прием команд данного процессора иС целью обеспечения программного на пеРвый вход элемента И 64, управтестирования аппаратуры устройств, ляющего приемом программно формирувходящих в состав ЦВМ для каждогоУ40 темемых процессором приказов исключаяЭиз устройств введена возможность тем самым воэможность управления уст. функционирования в двух различных ре- Роиством со стоРоны данного процес- жимах "Работа" и "Тест", причем в сора. Установка разрядов регистра режиме "Тест" обеспечивается програм 50 в единичное состояние производитмная проверка и схем контроля что . ся сигналом начальной установкиф 45повышает достоверность их дальней- данного процессора с выхода элемента шего функционирования. режим Работы ИЛИ 56 по первому его входу сигна-устройства ЦВМ задается формировате- лом тРиггера 37 (шина пятого входа лями 6, 8, 9 сигналов управления об- формирователей 8 или 9) или по втоменом и блоками 13 -13 адресации. Рому его входу сигналом элемента Ио 061, открываемого выходом дешифратораРежим аб отР ы с первого и второго 29 (шина третьего входа формировавыхода регис а 49 втр , ыдаваемые в про- телеи 8 или 9) по тактовому импульчцессоры йо шинам т ретьего выхода су генератора 2 (шина четвертоговторого и третьего формирователя 8 входа формирователей 8 и 9), в нулеи 9 и далее по шинам .четвертого и 55все состояние - обобщенным сигналомпятого выхо ов с о"д У тр йства, могут быть аппаратного контроля процессора ссформированы как аппаратно сигналами выхода регистра 51, а программноешин пятого входа формирователей 8 управление регистром 50 осуществляет 17 1142824ся сигналами дешифратора 29 (шины третьего входа формирователей 8 и 9), при этом записываемые значения разрядов регйстра определяются информационной частью команды. 5Сигналы аппаратного контроля процессора поступают по шинам десятого и одиннадцатого входов устройства и далее по шинам второго входа формирователей 8 или 9 на регистр 51, с выхода которого обобщенный сигнал по шине второго выхода формирователя 8 или 9 поступает на третий регистр 11 и в зависимости от состояния триггера 52 признака ОС через элементы И 62 или И 63 Формирует сигнал на шинах второго выхода формирователя в анализатор 7 состояний, При единичном состоянии триггера 53 срабатывает элемент И 61, при ну.-. 20 левом состоянии - элемент И 63, второй вход которого открывается инверсным выходом триггера 53. Установка триггера 53 в единичное состояние выполняется сигналом триггера 37 на этапе начальной установки устройства ЦВИ, а программное управление осуществляется сигналами выходов дешифратора 29 (шины третьего входа формиро вателя 8 или 9), причем устанавлива емое состояние триггера 53 определяется значением информационной части команды.В Формирователях 8.и 9 Формируются и выдаются в процессоры по шинам 35 третьего выход:1 а формирователя с выходов элементов ИЛИ, 54-56 три управляющих сигнала, комбинация которых позволяет осуществить внешнее управление запуском процессора на выпол О нение программ, начиная с трех различных Фиксированных адресов, Первый из этих сигналоь выполняет начальную установку схем процессора и формируется по первому входу элемента ИЛИ 56 при единичном состоянии триггера 37 (шина пятого входа формирователя) или по второму входу элемента ИЛИ 56 при программной начальной установке, задаваемой выходом элемента И 61, срабатывающего от сиг-налов дешифратора 29 (шина третьего входа формирователя) в момент поступ. ления на его первый вход тактового импульса по шине четвертого входа 55 формирователя, Второй управляющий сигнал с элемента ИЛИ 54 формируется по первому его входу через элемент И 58 сигналом триггера 38 (шина пятого входа Формирователя) в момент тактового импульса или по второму входу элемента ИЛИ 54 выходом элемента И 57, первый вход которого шиной третьего входа Формирователя подключен к выходу дешифратора 29, а второй вход шиной четвертого входа формирователя соединен с генератором 2 импульсов, Третий управляющий сигнал выполняет соответственно пуск процессора и формируется по второму входу элемента ИЛИ 55 через элемента И 60 выходом триггера 38 в момент тактового импульса генератора 2 или по первому входу элемента ИЛИ 55 через элемент И 59 выходом дешифратора 29 в момент тактового импульса генератора 2. При этом обеспечивается возможность как аппаратного формирования комбинации указанных трех управляющих сигналов, так и программного при выполнении предлагаемым устройством команд, поступающих от какого-либо процессооа.Одна из составляющих сигнала аппаратного контроля процессоров формируется в формирователях 8 и 9 на выходе элемента И 65 схемой, включающей, кроме того, элемент И 66, триггер 52, элемент задержки 67 и элемент НЕ 68. Данная схема контролирует ре. акцию процессора на внешний периодический сигнал (ВПС) логического прерывания, причем время реакции должно быть не более периода следования этого сигнала. Схема работает следующим образом. ВПС, поступающий в устройство по шине чЕтвертого входа на первые входы формирователей18 и 9 через элемент И 66, устанавливает в единичное состояние триггер 52 и выдается в виде сигнала прерывания в процессор по шине третьего выхода Формирователя и далее по шинам четвертого и пятого выходов устройства, Если к моменту прихода следующего ВПС процессор не выполнил обработку прерывания по предыдущему сигналу, признаком чего является сигнал на шине второ-, го входа формирователя, поступающий от процессоров по шинам десятого и одиннадцатого входов устройства и обнуляющий через элемент И 64 триггер 52 по его второму входу, то появляется сигнал на выходе элемента И 65, первый вход которого в19 1142824 20 этот момент открыт сигналом с выхо-да элемента И 66, а второй - единичным состоянием выхода триггера 52Фпоступающим через элемент задержки67. Величина задержки элемента 67 5выбрана большей длительности ВПС, чтоне позволяет сработать элементу И65 по приходу первого ВПС. Кроме- фиксации в регистре 51, этот сигналаппаратного контроля поступает че Ореэ первый выход формирователя натретий или четвертый входы первогосчетчика 5, увеличивая на единицуего показания. Работа данной схемыблокируется на этапе начальной загрузки программ, признак которогос элемента ИЛИ 30 по шине пятоговхода формирователя поступает наэлемент НЕ 68 и закрывает второйвход элемента И 66, прекращая прием 20ВПС. Необходимо отметить, что данная схема позволяет контролироватькак работоспособность аппаратуры,так и программы, выпопняемых процес,сорами25Режимы работы пРоцессора обменана первом и втором выходах регистра69 могут быть сформированы как аппаратно сигналами по шинам пятого входа формирователя 6 сигналов управ- ЗОления обменом с триггеров 37 и 38,так и программно по сигналам дешифра.тора 29 (шины третьего входаформирователя 6), причем в этом случае устанавливаемый режим задается значения- Э 5ми разрядов информационной части команды,Регистр 70 управляет доступом процессора обмена к оперативной памяти - этот признак по шине второго 4 ф выхода формирователя 6 и далее по шине третьего выхода устройства поступает в коммутатор ЦВМ, где нулевым своим значением блокирует прием запросов процессора обмена к устрой э ствам оперативной памяти, тем самым исключая возможность модификации ее содержимого программами ввода-вывода. Установка регистра 70 в единичное состояние производится сигна О лом начальной установки процессора обмена с выхода элемента ИЛИ 82, на первый вход которого поступает сигнал с триггера 37, а второй вход обеспечивает программное формирование этого сигнала выходами дешифратора 29 (шина третьего входа формирователя 6) в момент тактового импульса генератора 2 (шина четвертого входа Формирователя 6) через элемент И 76. Кроме того, сигнал начальной установки процессора обмена обеспечивает установку в единичное состояние триггера 71 признака ОС по второму его входу, сброс регистра 70 по первому его входу и по шине третьего выхода формирователя 6 и . далее по шине третьего выхода устройства выдается в процессор обмена для приведения его схем в исходное состояние, Программное управление состоянием регистра О обеспечивается сигналом, поступающим на первый его вход с дешифратора 29, при этом устанавливаемое значение задается значением разрядов информационной части команды. Программное управление состоянием триггера 71 обеспечивается сигналом, поступающим на пер-. вый его вход с выхода дешифратора 29, при этом устанавливаемое значение задается значением разряда информационной части команды.Сигналы аппаратного контроля процессора обмена по шинам девятого входа устройства и шинам второго входа формирователя 6 поступают на группу входов регистра 70, с выхода которого обобщенный сигнал по шине второго выхода формирователя 6 поступает на второй вход третьего регистра 11, и, кроме того, в самом Формирователе 6: на входы элементов И 79, 80, с выходов которых формируются сигналы аппаратного контроля с учетом признака ОС процесса обмена (триггер 71), при единичном состоянии триггера 71 срабатывает элемент И 79, при нулевом состоянии - элемент И 80, открываемый единичным состоянием инверсного выхода триггера 71, сигналы с выходов элементов И 79, 80 по шинам второго выхода формирователя 6 поступают через девятый вход в анализатор 7 состояний на элементы ИЛИ 32 и 33, на третий вход регистра 70 и переводит его в нулевое состояние тем самым изолируя процессор обмена от оперативной памяти, на элемент ИЛИ 75, по выходному сигналу которого процессор обмена разрывает логическую связь с подключенными к нему в данный момент внешними устройствами. Для процессора обмена Формируется временной сигнал аппаратного контро 1142824 / 22ля, фиксирующий время, в течениекоторого процессор обмена отключенот оперативной памяти, признаком чего является нулевое состояние регистра 70. После установки в нулевое состояние регистра 70 первый пришедший временной сигнал по первому входу формирователя 6 через второйвход элемента И 77 устанавливаеттриггер 73, так как второй вход элемента И 77 в этот момент открыт единичным состоянием инверсного выходарегистра 70, Если к приходу следующего временного сигнала триггер 73 необнулен единичным состоянием регистра,70, то временной сигнал через элемент И 78 вьдает сигнал аппаратногоконтроля, Сигнал с выхода элементаИ 78 через первый выход формирователя 6 поступает на пятый вход перво- Кго счетчика 5, увеличивая на единицу его показания. Тем самым обеспечивается контроль программной реакции на сигнал аппаратного контроляпроцессора обмена и соответственно 25работоспособность операционной системы, так как программы обработки сигналов аппаратного контроля являютсяее составной частью. Соответственнокаждый последующий временной сигнал ЗОпри единичном состоянии триггера 73увеличивает показания счетчика 5,,при переполнении сигналом с его выхода через второй вход анализатора 7состояний, элемент ИЛИ 32 установиттриггер 40, управляющий аппаратнойперегрузкой операционной системы.Сигналы аппаратного контроля(САК) устройств памяти поступают нашины двенадцатого входа устройства 4 Ои шины четвертого входа соответствующего блока 13 -13 адресации на входрегистра 84, с выхода которого обобщенный сигнал через первый выход блока 13 поступает в третий регистр 11по шинам его второго входа,Из устройства памяти поступаютдва типа САК: первый тип включаетСАК схем регенерации данных, появление его является признаком недосто верности всех данных, хранившихся внакопителе этого устройства памяти;вгорой тип включает САК схем, работоспособность которых не влияет насохранность данных в накопителе 55устройства памяти.Сбой, связанный с появлениемСАК первого типа для устройства памяти, в которых разрешаются программный код и данные операционной системы, требует обновления этой информации с внешних носителей (типа магнитных дисков). Для этого САК устройств памяти через седьмой и восьмой входы устройства и пятый и шестой входы анализатора 7 состояний,элемент ИЛИ 32 устанавливают триггер40, обеспечивающий аппаратную перезагрузку операционной системы с использованием режима начальной загрузкипрограмм. В тестовом режиме послепрограммной проверки схем аппаратного контроля устройства памяти необходимо выполнить приведение их аисходное состояние без потери данных в самом накопителе. Для этогоблок 13 формирует два сигнала начальной установки на шинах второговыхода: первый выполняет начальнуюустановку схем устройства памяти спотерей данных в накопителе и вьдается с выхода элемента И 85, на первый вход которого поступает сигналпо шине третьего входа блока 13 стриггера 37 признака начальной установки, на второй вход - сигнал с эле.мента ИЛИ 30 признака начальнойзагрузки программ, на третий входтактовый сигнал по шине второговхода блока с выхода генератора 2импульсов, второй сигнал начальнойустановки устройства памяти, не затрагивающий схем регенерации данных в накопителе, может формироваться как аппаратно, при этом элементИЛИ 87 срабатывает по своему первомувходу от сигнала триггера 37 (шинатретьего входа блока 13), так и программно, лри этом элемент ИЛИ 87срабатывает от своего второго входа,связанного с выходом элемента И 86,на первый вход которого поступаетсигнал по шине первого входа блока13 с выхода дешифратора 29, а навторой вход - тактовый сигнал генератора 2 импульсов. Режим работы устройства памяти, вьдаваемые по шинам второго выхода блока 13 могут быть заданы как аппаратно сигналами по шинам третьего входа блока 13 с триггеров 37, 38, так и программно сигналом дешифратора 29 (шина первого входа блока 13), причем устанавливающий режим задется значениями информационной части команды.23 11.42824 24Для сбора диагностической инфор- схем, напряжение питания, время эамации устройства памяти (регистрыдержки на элементлементах, контактные яв 84), процессоров (регистры 51), про- ления и т д которт.д., которые проявляютсяцессора обмена (регистр 70), третье- в течение некотчение некоторого промежуткаго регистра 11 и второго регистра 5 времени, большего времени выполне 1 , для проверки работоспособности сором однои. или нескольрегистров в тестовом режиме дляЭ команд.ледовательно, немедопределения текущего состояния (на- ленная обр бя о ра отка с оя может привестибпример, первого регистра 3, второго к неверной инной интерпретации сбоя и откасчетчика 4) обеспечивается возмож за В пред. Редлагаемом устройстве поность программного считывания содер- сигналугналу аппаратного контроля активжимого регистров и отдельных тригге- ный абонеа онент (ни ПО) исключается иэмы с помощью регистров связи,ров предлагаемого устройства через , системы с помоблок 12 коммутатора. Считываемые что с одной сторонной стороны, препятствуетданные с выхода блока 12 коммутато распростра баспространению ошибки, а с другой -ра далее по шинам второго выхода начать о ра отку сбоя черезустройства через коммутатор ЦВМ интервал в етервал времени, определяемый пропоступают в процессор, выполняющий граммнымиными средствами. При неудачныхкоманду считывания, Кроме того вы 1повторенияторениях возможны последующиеход блока 12 коммутатора шинами вто повторения.рого выхода устройства связан с индикационной панелью пульта управле- По сРавнению с прототипом предния ЦВИ, данные на которую выбира- лагаемое устройство обеспечиваетются управляющими сигналами, посту- аппаратурную перегрузку ОС в случаепающими по шинам третьего входа уст ее недостоверности.ройства на третий вход анализатора Время нахождения ЦВМ в состоянии1 командной информации. При этом с исключением активным абонентомна регистре 28 устанавливается код контролируется схемами формирую икоманды считывания соответствующего ми сигнал аппаратного контр ляконтроля черезрегистра, причем выдача на индика некоторое вРемя, если процессоры цВМцию обеспечивается в моменты неза- не Успевают выполнить за это вэто времянятости регистра 28 обработкой ко- определенных действий и счетчиманд какого-либо процессора, что увеличивающим свои показания при кажобеспечивается элементом И 19., на . дом срабатывании данных схем. Припервый вход которого поступаютего переполнении осуществляется песигналы управления индикацией с пуль- Регрузка операционной системы.та управления ЦВМ, а на второй,третий и четвертый входы - сигналы При хранении программ ОС в операчРегистра 15 через элементы НЕ 25-27, тивнои памяти возможна потеря этойчто является признаком незанятости иформации при сбое схемы регенера 40предлагаемого устройства обработкой ции данных в накопителях полупроводкоманд. Блок 12 коммутатора предниковой памяти. Появление САК схемставляет собой группу элементов И,регенерации определенных накопитена первые входы которых поступаютлей, выделенных для хранения проданные с регистров и триггеров пред- . грамм и данных ОС также приводит45флагаемого устройства по шинам второ- к необходимости устранения последго-девятого входов блока 12 коммута- ствий этого сбоя с помощью аппараттора, а на вторые - соответствуюной перезагрузки ОС.е в оды деш фратора 29 по шинам Если текУщаЯ пРогРамма затрагипервого входа блока 12 коммутатора, ает пРогРаммный код или данные ОС,5 ф тВыходы групп элементов И через эле- то любой сбой в текущей программемент ИЛИ подключены к винам выхода приводит к недостоверности ОС, чтоблока 12 коммутатора. может быть устранено только перечПо сравн ению с прототипом в дангрузкои Ж. В предлагаемом устройстном устройстве сл " бучаиныи с ой явля- гется сл ствиерамм введены триггеры, при наличииледствием изменения параметров вычислительной сио системы такихсигналов которых сигнап аппаратногокак температура кристаллов мико си , ,контроля соответств его ст оов микро- выэываеующ у ройстваывает аппаратную перезагрузку ОС.1142824 ставитель И.Дубининхред С.Легеза тор О.Колесникова ектор И,Эрдейи Ре Подписно Тираж 710венного комитета СССРретений и открытий35, Раушская наб д, 4 Заказ 737/ ВНИИИИ Государс по делам изо 3035., Москва, Жфилиал ПЦП "Патент", г. Ужгород, ул. Проектная, 114 вого, второго и третьего формирователей сигналов управления обменом соединены соответственно с девятым, десятым и одиннадцатым входами анализатора состояний, четвертый выход которого соединен с седьмым выходом устройства и седьмым входом блока коммутации, восьмой вход которого соединен с вторым выходом первого формирователя сигналов управления обменом, выходы второго счетчика соединены соот ветственно с восьмым выходом устройства, девятым входом блока.коммутации и пятым входом анализатора командной информации, шестой и седьмой входы которого соединены с вторыми выходами соответственно второго и третьего Формирователей сигналов управления обменом, первый выход анализатора состояний соединен с пятыми входами формирователей сигналов управления обменом н с третьими входами блоков адресации, первые выходы которых соединены с десятым входом блока коммутации и вторым входом третьего регистра, другие входы которого соединены с вторыми выходами формирователей сигналов управления обменом, четвертые входы и вторые выходы блоков адресации соединены соответственно с двенадцатым входом и девятым выходом устройства, анализатор командной информации содержит три регистра, дешифратор, приоритетный узел, два элемента ИЛИ, шесть элементов И три элемента НЕ, причем первый и второй входы анализатора соединены соответственно с входами первого и второго элементов И и через третий и четвертый элементы И - с входами первого элемента ИЛИ, выход которого через соединенные последовательно первый регистр и дешифратор соединен с первым выходом анализатора, пятый вход которого через второй элемент ИЛИ соединен с входом пятого элемента И, седьмой, шестой и четвертый входы анализатора через первый, второй н пятый элементы И соответственно соединены с входами второго регистра, выходы которого через соединенные последовательно приоритетный узел и третий регистр соединены вторым выходом анализатора, входами третьего и четвертого элементов И и через соответствующие элементы НЕ- с входами шестого элемента И, через 2824который третий вход анализатора сое. динен с входом первого регистра, первый формирователь сигналов управления обменом содержит два регистра, три триггера, два элемента ИЛИ шесть элементов И, элемент задержки, причем первый вход формирователя соединен с входами первого и второго элементов И, пятый вход формирователя соединен с входами третьего элемента И, первого регистра и первого элемента ИЛИ и через второй элемент ИЛИ - с входами первого и второготриггеров и второго регистра, выход которого соединен с входами четвертого и пятого элементов И, первого элемента ИЛИ и первого триггера, выходы которого непосредственно и через первый элемент И соединены с входами третьего триггера, выход которого через соединенные последова- тельно элемент задержки и второй эле. мент И соединен с первым выходом.Формирователя, четвертый вход которого соединен с входом третьего элемента И и через шестой элемент И - с входом второго элемента ИЛИ, третий вход Формирователя соединен с входами первого регистра, шестого элемента И, первого триггера и второ го триггера, выходы которого,соединены с входами четвертого и пятого элементов И, выходы которых, первого и второго триггеров и второго регистра являются вторым выходом Формирователя, второй вход которого является входом второго регистра, выходы первого регистра, первого и второго элементов ИЛИ и третьего элемента И являются третьим выходомФормирователя, второй и третий формирователи сигналов управления обменом содержат три регистра, два триг. гера, три элемента ИЛИ, десять элементов И, элемент НЕ, элемент задержки, причем первый вход формирователя через первый элемент И соединен с входом первого триггера и входом второго элемента И, выход которого соединен с первым выходом Формирователя и входом первого регистра, второй вход формирователя соединен с входом третьего элемента И и через первый регистр с входами четвертого элемента И, десятого .элемента И и второго регистра, один из выходов которого через третий эле мент И соединен с входом первого11 триггера, выход которого через элемент задержки соединен с входом второго элемента И, третий вход формирователя соединен с входами третьего регистра, восьмого, шестого и седьмого элементов И, второго регистра н через второй триггер - с входами десятого триггера и четвертого элемента И, четвертый вход формирователя через восьмой и девятый элементы И, через пятый, шестой и седьмой элементы И соединены соответственно с входами первого, второго и третьего элементов ИЛИ, пятый вход формирователя соединен с входами третьего элемента ИЛИ и третьего регистра, второго триггера и через соответственно девятый и пятый элементы И - с входами первого и второго элементов ИЛИ и через элемент НЕ - с входом первого элемента И, выход третьего элемента ИЛИ соединен с входами первого и второго регистров, выходы которых, третьего, четвертого и десятого элементов И, второго триггера соединены с вторым выходом формирователя, третий выход которого соединен с выходами третьего регистра и первого элемента И ивсех элементов ИЛИ, анализатор состояний содержит девять триггеров, пять элементов ИЛИ, четыре элемента И, элемент задержки, причем первый вход анализатора соединен с входом первого элемента И и через второй элемент И - с входами третьего элемента И и первого триггера, выход которого через соединенные последовательно элемент задержки, третий элемент И, первый элемент ИЛИ и второй триггер соединен с входами третьего триггера и первого элемента И, выход кото рого через четвертый триггер соединен с входами соответственно второго элемента ИЛИ и четвертого элемента И, третий вход анализатора через соединенные последовательно пятый триггер и второй элемент ИЛИ соединен с входами второго элемента И и 42824шестого триггера, выход которого соединен с входом третьего элемента ИЛИ и через соединенные последовательно четвертые элементы И и ИЛИ - с входами третьего и седьмого триггеров, четвертый вход анализаторасоединен свходами первого элемента ИЛИ и восьмого триггера, входы которого и шестого триггера соединены с восьмым входом анализатора, девятый, десятый и одиннадцатый входы анализатора соединены с входами первого элемента ИЛИ и через соединенные последовательно пятый элемент ИЛИ и девятый триггер соединены с входом седьмого триггера и вторым выходом анализатора, десятый и одиннадцатый входы которого соединены с входами первого, четвертого и пятого триггеров и через третий элемент ИЛИ - с входами второго и девятого триггеров, . второй, пятый и шестой входы анализатора соединены с входами первого элемента ИЛИ, выходы второго элементов ИЛИ, шестого и восьмого триггеров являются первым выходом анализатора, седьмой вход которого соединен с входом четвертого элемента ИЛИ, выходы которого и третьего элемента ИЛИ являются третьим выходом анализатора, четвертый выход которого является выходами третьего и седьмого триггеров, каждый блок адре. сации содержит два регистра, два элемента И, элемент ИЛИ, причем четвертый вход блока через первый регистр соединен с первым выходом блока, первый вход которого соединен с входом второго регистра и через первый элемент И - с входом элемента ИЛИ, второй вход блока соединен с входами первого и второго элементов И, третий вход блока соединен с входом элемента ИЛИ и через втооые регистр и элемент И - с вторым выходом блока, выход элемента ИЛИ соединен с входом первого регистра и вторым выходом блока.Изобретение относится к вычислительной технике и может быть исполь зовано при создании ЦВМ повышенной надежности, имеющих возможность работы в вычислительных комплексах, состоящих из нескольких параллельно работающих ЦВМ. Известно устройство для сопряжения, содержащее подканалы абонента, блок приоритета, блок синхронизации, регистр готовности программы, коммутатор информации, блок контроля по модулю, два регистра неисправности, три элемента ИЛИ, блок элементов ИЛИ, триггер неисправности передачи и регистробмена, первые вход и выход которого являются соот. ветственно первыми информационными входом и выходом устройства, блок управления обменом, первые вход и выход которого являются соответственно первыми управляющими входом и выходом устройства, а вторые вход и выход подключены соответственно к первым выходу и входу блока синхронизации, второй и третий выходы которого соответственно подключены к первым входам подканалов абонента и управляющему входу блока приоритета, входы запросов и выходы разрешения которого соединены соответственно с первыми выходами и вторыми входами соответствующих подканалов абонента, третьи входы которых подключены к управляющим выходам ре- З 5 гистра готовности программы, подключенного информационными входами и выходами соответственно к вторым выходу и входу регистра обмена, а управляющим входом - к четвертому 40 выходу блока .синхронизации, пятый выход которого соединен с третьим входом блока контроля по модулю, подключенного первым входом и выходом соответственно к третьим вы ходу и входу регистра обмена, а вторым входом - к третьему выходу блока управления, четвертый выход которогоподключен к пятому входу регистра обмена, четвертые выход и 0 вход которого соединены соответстРвенно с информационными входом и вы-. ходом коммутатора информации, управ ляющий вход которого подключен к шестому выходу блока синхронизации, 55 а выходы и входы группы информационВных входов и выходов и входы группы адресных входов соединены соответственно с четвертыми входами, вторыми и третьи-. ми выходами соответствующих подканалов абонентов, информационные входы и выходы и управляющие входы и выходы которых являются соответственно вторыми информационными входами и выходами устройства, а каждый подканал абонента содержит узел управления, регистр служебных сигналов, первые вход и выход которого соединены соответственно с первыми выходом и входом узла управления, а вторые выход и вход являются соответ. ственно управляющими выходом и входом подканала, коммутатор типа передачи, первые вход и выход которого соединены соответственно с первым входом и выходом регистра обмена подканала, а вторые вход и выход являются соответственно информационными входом и выходом подканала, вторые вход и выход регистра обмена являются соответственно четвертым входом и вторым выходом подканала, элемент И, первый вход которого является третьим входом подканала, а выход соединен с вторым вхо- дом узла управления, третий и четвертый выходы которого соединены соответственно с третьими входами коммутатора типа передачи и регистра об. мена подканала, а пятый выход - с третьим выходом подканала, триггер готовности, соединенный входом и выходом соответственно с шестым выходом узла управления и с первым выходом подканала, и элемент ИЛИ, входы которого являются соответственно первым и вторым входами подканала, а выход соединен с вторым входом элемента И И .Недостатком известного устройства является то, что в нем не предусмотрена аппаратная реакция на выявленные сигналы неисправности и, в частности, отсутствуют аппаратные возможности исключения из состава устройства неисправных узлов устрой. ства и подканалов обмена для предотвращения последствий сбоя. Наиболее близким техническим решением к предлагаемому является устройство для обмена информацией, содержащее анализатор командной информации, первый - третий входы которого соединены соответственно с первым - третьим входами устройства, четвертый вход которого соединен с.четвертым входом анализатора командной информации и первыми входамианализатора состояний и трех формирователей сигналов управления обменом,первые выходы которых через первыйсчетчик соединены с вторым входоманализатора состояний, с третьегопо шестой входы которого соединены спятого по восьмой входами устройствасоответственно, первый выход анализатора состояний соединен с входомгенератора импульсов, первый выходанализатора командной информации соединен с первым входом блока коммутации, второй и третий входы которогосоединены с вторыми выходами второгои третьего формирователей сигналовуправления обменом, первый регистр,выход которого соединен с четвертымвходом блока коммутации и первымвыходом устройства, второй выход которого является выходом блока коммутации, второй и третий выходы соответственно первого - третьего формирователей сигналов управления обменомд являются третьим - пятым выходамиустройства соответственно, девятый -одиннадцатый входы устройства соединены с вторыми входами соответственнопервого - третьего формирователейсигналов управления обменом, блокадресации 2 .Недостатком устройства являетсянизкая достоверность обмена информацией ввиду отсутствия контроля передачи информации по каналам межмашин 35ного обмена, обмена параллельным и ,последовательным кодами и отсутствие аппаратных средств контроля отдельных блоков и устройства в целом;40Цель изобретения - повышение на- дежности.Поставленная цель достигаетсятем что в устройство для обмена информацией, содержащее анализатор ко мандной информации, первый, второй и третий входы когорого соединены соответственно с первым, вторым и третьим входами устройства, четвертый вход которого соединен с четвер тым входом анализатора командной информации и первыми входами анализа тофа состояний и трех формирователей сигналов управления обменом, первые выходы которых через первый 55 счетчик соединены с вторым входом анализаторасостояний, с третьего по шестой входы которого соединены с пятого по восьмой входами устройства соответственно, первый выход анализатора состояний соединен с входом генератора импульсов первый выход анализатора командной информации соединен с первым входом блока коммутации, второй и третий входы которого соединены с вторыми выходами второго и третьего формирователей сигналов управления обменом, первый регистр, выход которого соединен с четвертым входом блока коммутации и первым выходом устройства, второй вы" ход которого является выходом блока коммутации, второй и третий выходы соответственно первого, второго и третьего формирователей сигналов управления обменом являются третьим, четвертым и пятым выходами устройства соответственно,. девятый, десятый и одиннадцатый входы устройства соединены с вторыми входами соответственно первого, второго и третьего формирователей сигналов управления обменом, блок адресации, введены два регистра, счетчик и дополнитель" ные блоки адресации, причем первый выход анализатора командной информации соединен с входом первого регистра, седьмым входом анализатора состояний, первым входом второго счетчика, первыми входами блоков адресации и третьими входами формирователей сигналов управления обменом, второй выход анализатора командной информации соединен с вторым входом второго счетчика и через генератор импульсов с четвертыми входами формирователей сигналов управления обме. ном, вторыми входами блоков адресации и восьмым входом анализатора состояний, второй выход которого явгляется шестым выходом устройства, а. третий выход соединен с входами первого счетчика и второго регистра и с первым входом третьего регистра, выход которого соединен с входом первого счетчика, пятым входом блока коммутации и через второй регистр - с шестым входом блока коммутации, вторые выходы первого, второго и третьего формирователей сигналов управления обменом соединены соответственно с девятым, десятым и один" надцатым входами анализатора состояний, четвертый выход которого соединен с седьмым выходом устройства и седьмым входом блока коммутации, 1142824восьмой вход которого соединен с вторым выходом первого формирователя сигналов управления обменом, выходы второго счетчика соединены соответственно с восьмым выходом устройства, девятым входом блока коммутации и пятым входом анализатора командной информации, шестой и седьмой входы которого соединены с вторыми . выходами соответственно второго и 1 О третьего формирователей сигналов управления обменом, первый выход анализатора состояний соединен с пятыми входами Формирователей сигналов управления обменом и с третьими 15 входами блоков адресации, первые выходы которых соединены с десятым входом блока коммутации и вторым входом третьего регистра, другие входы которого соединены с вторыми 2 О выходами Формирователей сигналов управления обменом, четвертые входы и вторые вьжоды блоков адресации соединены соответственно с двенадцатым входом и девятым выходом уст ройства, что анализатор командной информации содержит три регистра, дешифратор, приоритетный узел два элемента ИЛИ, шесть элементов И, три элемента НЕ, причем первый и второй ЗО входы анализатора соединены соответственно с входами первого и второго элементов И и через третий и четвертый элементы И - с входами первого элемента ИЛИ, выход которого через соединенные последовательно первый регистр и дешифратор соединен с первым выходом анализатора, пятый вход которого через второй элемент ИЛИ соедчнен с входом пятого элемента И, седьмой, шестой и четвертый входы анализатора через первый, второй и пятый элементы И соответственно соединены с входами второго регистра, выходы которого через соединенные последовательно приоритетный узел и третий регистр соединены с вторым выходом анализатора, входами третьего и четвертого элементов И и через соответствующие 5 О элементы НЕ - с входами шестого элемента И, через который третийвход анализатора соединен с входом первого регистра, первый формирователь сигналов управления обменом содержит два регистра, три триггера, два элемента ИЛИ, шесть элементов И, элемент задержки, причем первый вход формирователя соединен с входами первого и второго элементов И, пятый вход Формирователя соединен с входами третьего элемента И, первого регистра и первого элемента ИЛИ и через второй элемент ИЛИ - с входами первого и второго триггеров и второго регистра, выход которого соединен с входами четвертого и пятого элементов И, первого элемента ИЛИ и первого триггера, выходы которого непосредственно и через первый элемент И соединены с входами третьего триггера, выход которого через соединенные последовательно элемент задержки и второй элемент И соединен с первым выходом формирователя, четвертый вход которого соединен с входом третьего элемента И и через шестой элемент И - с входом второго элемента ИЛИ, третий вход формирователя соединен с входами первого регистра, шестого элемента И, первого триггера и второго триггера, выходы которого соединены с входами четвертого и пятого элементов И, выходы которых, первого и второго триггеров и второго регистра являются вторым выходом Формирователя, второй вход которого является входом второго регистра, выходы первого регистра, первого и второго элементов ИЛИ и третьего элемента И являются третьим выходом формирователя, второй и третий формирователи сигналов управления обменом содержат три регистра, два триггера, три элемента ИЛИ, десять элементов И, элемент НЕ, элемент задержки, причем первый вход Формирователя через первый элемент И соединен с входом первого триггера и входом второго элемента И, выход которого соединен с первым выходом Формирователя и входом первого регистра, второй вход формирователя соединен с входом третьего элемента И и через первый регистр с входами четвертого элемента И, десятого элемента И и второго регистра, один из выходов которого через третий элемент И соединен с входом первого триггера, выход которого через элемент задержки соединен с входом второго элемента И, третий вход Формирователя соединен с входами третьего регистра, восьмого, шестого и седьмого элементов И, второго регистра и через второй триггер - входами деся1142824 ра, десятый и одиннадцатый входыкоторого соединены с входами первого, четвертого и пятого триггерови через третий элемент ИЛИ - с вхо 5 дами второго и девятого триггеров,второй, пятый и шестой входы акализатора соединены с входами первого.элемента ИЛИ, выходы второго элементов ИЛИ, шестого и восьмого триг 0 геров являются первым выходом анализатора, седьмой вход которого соединен с входом четвертого элемента ИЛИ,выходы которого и третьего элементаИЛИ являются третьим выходом анализатора, четвертый выход которого является выходами третьего и седьмоготриггеров, каждый блок адресациисодержит два регистра, два элемента И, элемент ИЛИ, причем четвертыйвход блока через первый регистр соединен с первым выходом блока, первыйвход которого соединен с входомвторого регистра и через первый элемент И - с входом элемента ИЛИ, второй вход блока соединен с входамипервого и второго элементов И, третий вход блока соединен с входом элемента ИЛИ и через вторые регистр иэлемент И - с вторым выходом блока,выход элемента ИЛИ соединен с входомпервого регистра и вторым выходомблока,На фиг,1 представлена блок-схемаустройства для обмена информацией;на фиг.2 - функциональная схемаанализатора командной информации,на фиг.3 - функциональная схемаанализатора состояний, на фиг.4функциональная схема второго и третьего формирователей сигналов управления обменом, на фиг.5 - функциональная схема первого формирователя сигналов управления обменом, на фиг.6функциональная схема. блока адресации.Устройство (фиг.) включает анализатор 1 командной информации, генератор 2 импульсов, первый регистр 3,второй счетчик 4, первый счетчик 5,первый формирователь 6 сигналов управления обменом, анализатор 7 состояний, два идентичньк формирователя 8и 9 сигналов управления обменом, вто.рой регистр 10, третий регистр 11,блок 12 коммутатора и группу 13 -132 Юблоков адресации,того триггера и четвертого элементаИ, четвертый вход формирователя черезвосьмой и девятый элементы И, черезпятый, шестой и седьмой элементы Исоединены соответственно с входамипервого, второго и третьего элементов ИЛИ, пятый вход формирователясоединен с входами третьего элемента ИЛИ и третьего регистра, второготриггера и через соответственно де-вятый и пятый элементы И - с входамипервого и второго элементбв ИЛИ, ичерез элемент НЕ - с входом первогоэлемента И, выход третьего элементаИЛИ соединен с входами первого и второго регистров, выходы которых,третьего, четвертого и десятого элементов И, второго триггера соединеныс вторым выходом формирователя, третий выход которого соединен с выходами третьего регистра и первогоэлемента И и всех элементов ИЛИ,анализагор состояний содержит девять триггеров, пять элементов ИЛИ,четыре жлемента И, элемент задержки, 25причем первый вход анализатора соеди.нен с входом первого элемента И ичерез второй элемент И - с входамитретьего элемента И и первого триггера, выход которого через соединен- З 0ные последовательно элемент задержки, третий элемент И, первый элемент ИЛИ и второй триггер соединен свходами третьего триггера и первогоэлемента И, выход которого через чет-З 5вертый триггер соединен с входамисоответственно второго элемента ИЛИи четвертого элемента И, третий входанализатора через соединенные последовательно пятый триггер и второйэлемент ИЛИ соединен с входами второго элемента И и шестого триггера,выход которого соединен с входомтретьего элемента ИЛИ и через соединенные последовательно четвертыеэлементы И и ИЛИ - с входами третьего и седьмого триггеров, четвертыйвход анализатора соединен с входамипервого элемента ИЛИ и восьмоготриггера, входы которого и шестого 0триггера соединены с восьмым входом анализатора, девятый, десятый иодиннадцатый входы анализатора соединены с входами первого элементаИЛИ и через соединенные последовательно пятый элемент ИЛИ и девятыйтриггер соединены с входом седьмоготриггера и вторым выходом анализато. Анализатор 1 командной информацииИ 17-22, два элемента ИЛИ 23, 24,три элемента НЕ 25-27, регистр 28,дешифратор 29Анализатор состояний (фиг,3) содержит пять элементов ИЛИ 30-34, девять триггеров 35-43, четыре элемента И 44-47 и элемент задержки 48,Второй и третий формирователи 8и 9 сигналов управления обменом(фиг.4) содержат три регистра 49-51,10два триггера 52, 53, три элементаИЛИ 54-56, десять элементов И 57-66,элемент задержки 67 и элемент ЯЕ 68.Первый формирователь 6 сигналовуправления обменом (фиг,5) содержитдва регистра 69, 70, три триггера 71.73, элемент И 74, элемент ИЛИ 75,пять элементов И 76-80, элемент задержки 81 и элемент ИЛИ,82,Блок (13 -13 п) адресации (фиг.6) Осодержит два регистра 83, 84, дваэлемента И 85, 86 и элемент ИЛИ 87.Устройство работает следующим образом.25Устройство должно обеспечитьуправление и контроль ЦВМ, имеющей всоставе два процессора (ОП и 1 П),процессор обмена (ПО), группуустройств памяти (ПАМ 1-ПАМ ),Одной из основных задач предлага 30емого устройства является управлениереакцией на сигналы аппаратного контроля (САК) устройств ЦВМ, Возможныдва варианта реакции. Первый предлолагает аппаратурную изоляцию активно З 5го абонента (ОП, 1 П, ПО) от остальных устройств для предотвращения рас-пространения последствий неисправности и формирование сигналов прерывания процессоров. Для использованияпервого варианта необходима работоспособность операционной системы(ОС), в тех же случаях, когда этотребование не выполняется, восстановление ЦВМ начинается с аппаратной инициализации перезагрузки ОС свнешних запоминающих устройств (магнитных дисков) . Для текущих программ,выполняемых активными абонентами,вводится признак ОС, фиксируемый натриггерах 53 второго и третьего формирователей 8 и 9 сигналов управления обменом и триггера 71 первогоформирователя 6 сигналов управленияобменом. Нулевое значение признакауказывает на то, что программа незатрагивает программный код и данныеОС, и следовательно, САК данного або нента не приведет к потере работоспособности ОС. Наоборот при единич ном состоянии признака САК активных абонентов сформированные " учетом САК работавшей с ними памяти с выходов второго и третьего формирователей 8 и 9 сигналов управления обменом и первого формирователя 6 сигналов управления обменом поступают в анализатор 7 состояний на второй, четвертый и пятый входы элемента ИЛИ 32, если они сформированы при единичном значении признака ОС соответству. ющих активных абонентов, или в противном случае на входы элемента ИЛИ 33, выходной сигнал которого устанавливает триггер 42 в единичное состояние, которое в виде сигнала прерьвания поступает в оба процессора ЦВМ и, кроме того, переводит в единичное состояние триггер 43, выходной сигнал которого по .выходным шинам устройства поступает на панель индикации пульта управления (ПУ) ЦВМ и в устройство управления вычислительным комплексом, которое отключает неисправную ЦВМ. Информация, уточ няющая устройство источник САК, фиксируется в третьем регистре 11, с выхода которого йереписывается на второй регистр 10.ЭПри срабатывании элемента ИЛИ 32 сигналом с его выхода устанавливается в единичное состояние триггер 40 и затем триггер 41, выходной сигнал которого по выходным шинам устрбйства поступает на панель индикации ПУ ЦВМ и в устройство управления вычислительным комплексом. Для устранения данного типа неисправности требуется выполнить перегрузку операционной системы, которая начинается этапом аппаратной начальной загрузки програм мы. При единичном состоянии триггера 40 с приходом внешнего периодического сигнала по шине четвертого входа устройства на вход анализатора 7 состояний срабатьвает элемент И 44, устанавливая триггер 36 признака аппаратной загрузки программ. Привязка моментов инициализации аппаратной загрузки программ к периоду следования некоторого сигнала, но-первых, позволяет корректным образом организовать работу канала процессора обмена с ВУ типа магнитных дисков и, во-вторых, определенное время между попытками восстановления п,.гнляетих состояние формирует управляющиесигналы реакции на неисправностьЭтогда как триггеры 41, 43 и второйрегистр 10 образуют индикационный 5 уровень, т.е. их состояние лишь информирует оператора ЦВМ и устройство управления вычислительным комплексом о факте фиксации неисправности данного типа и может не сбра- О ссываться до тех пор, пока программноаппаратными средствами не будет принято решение об устранении сбоя ипереходе ЦВМ к продолжению работ,прерванных аппаратной неисправ ностью.Аналогично выполняется этап начальной загрузки программ при инициализации его сигналами с ПЦ ЦВМили дистанционного ПУ вычислительного 20 комплекса, поступающими по шинамшестого входа. устройства и первоговхода анализатора 7 состояний наустановку триггера 35, с выходакоторого через элемент ИЛИ 30 устанавливается триггер 37. Отличия состоят в том, что на этапе начальнойустановки обнуляются не только триггеры 40, 42 и третий регистр 11 сигналом с выхода элемента ИЛИ 31 и ши"не третьего выхода анализатораУно и второй регистр 0 и триггеры41 43 индикационного уровня сигналом элемента И 47, второй вход которого открывается единичным состоянием инверсного выхода триггера 36, и элемента ИЛИ 34 и шинетретьего выхода анализатора. повысить достоверность итерпретации сбоев и отказов аппаратуры. Аппарат ная загрузка программ начинается с приведения в исходное состояние устройства ЦВМ, для чего через элемент ИЛИ 30 устанавливается триггер 37, с выхода которого сигнал начальной установки по шине первого выхода анализатора 7 состояний раздается на второй и третий формирователи 8 и 9 сигналов управления обменом, первый формирователь 6 сигналов управления обменом, группу блоков 131-13 адресации; и запускается генератор 2 импульсов сигналов с выхода элемента, 1 ИЛИ 30, В конце цикла начальной установки с выхода элемента И 74 тактовым импульсом (четвертый вход первого формирователя 6) по шине третьего вьмода первого формирователя 6 сигналов управления обменом и далее по шине третьего выхода устройства в процессор обмена выдается сигнал запуска на начальную загрузку программ. В анализатор состояний 7 25 последним тактовым импульсом (шина восьмого входа анализатора) сбрасывается триггер 37Процессор обмена в случае успешного завершения считывания массива данных в оперативную ЗО память выдает сигнал завершения, поступающий по шине шестого входа устройства и через первый вход анализатора 7 на установку в единичное состояние триггера 38 признака на 35 чального пуска, выход которого по ши. не первого выхода анализатора 7 поступает на пятые входы второго и третьего формирователей 8 и 9 для формирования по тактовому импульсу (четвертый вход формирователей 8 и 9) сигналов запуска процессоров через элементы И 6 О, ИЛИ 55, шину третьего выхода формирователей 8 и 9 и далее по шинам четвертого и пято го выходов устройства на выполнение программ, начиная с некоторого фиксированного адреса начального пуска, что обеспечивается соответствующей комбинацией сигналов на шинах 0 четвертого и пятого вьмодов устройства. Генератор 2 импульсов для формирования временной диаграммы цикла пуска процессоров запускается сигналом с выхода триггера 38 по шине 55 первого выхода анализатора 7. Триггеры 40, 42 и третий регистр 11 образуют исполнительный уровень, т.е. Контроль выполненияначальной загрузки программ (НЗП) выполняется схемой, состоящей из элементов И 45, 46, триггера 39 и элемента задержки 48. При единичном состоянии триггера 35 или 36 сигнал с выхода элемента ИЛИ 30 открывает второй вход элемента И 45 и пропускает внешний периодический сигнал (ВПС) с шины четвертого входа устройства через первый вход анализатора 7 состояний и элемент И 45 на установку в единичное состояние триггера 39 по его третьемувходу. Если к при" ходу следующего ВПС триггеры 35, 36 и 39 не будут переведены в нулевое состояние, то с выхода элемента И 46 второй вход которого в этот момент открыт единичным состоянием триггера 39 с элемента задержки 48, выдается сигнал, поступающий на восьмой