Многофункциональный логический модуль

(56) Авторское свидетельство СССР Иф 754427, кл, 0 06 Р 15/20,1980,Авторское свидетельство СССР Ф 851399, кл. О 06 Г 7/00, 1981.(54)(57) МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ ХОДУЛЬ, содержащий первый ком" мутатор данных, первый и,второй информационные входы которого являются группой информационных входов модуля, выход коммутатора подключен к первому входу данных узла расчета функций, группа выходов результата которого соединена с группой информационных входов мультиплексора, группа выходов которого подключена к группе информационных входов первого регистра, о т л и ч а ю щ и й с я тем, что, с целью повышения производительности модуль дополнительно содержит второй коммутатор данных, .второй и третий регистры, элемент задержки, узел маскирования, узлы коррекции и блок управления коррекцией, группа входов управления расчетом .функций и группа входов заданий функции которого соеди иены с группой выходов второго регистр ра, вход синхронизаций которого является синхровходом модуля, группа входов управления расчетом функции и группа входов задания функциикоторого подключены к группе информационных входов второго регистра, группа.адф" ресных входов модуля соединена с информационным входом второго коммутатора, вход запуска модуля соединен с управляющим входом первого и второго коммутаторов данных, входом разрешения записи первого регистра и через элемент задержки - с входом разрешения записи третьего регистра, группа информационных входов которого объеди. иена с группой информационных входов первого регистра, синхровход которого соединен с синхровходом третьего регистра, с синхровходом модуля и синхровходом узла маскирования, группа входов которого подключена к группе. входов задания функции блока управления коррекцией, группа выходов раэре шения которого подключена к .входам разрешения узлов коррекции соответственно, первый и второй информационные входы каждого -го узла коррекции (1.=1 4) соединены с выходами -ых разрядов первого и третьего регистров соответственно, выходы узлов коррекции являются первой группой выходов модуля, выход узла маскирования является второй группой выходов модуля, группа выходов сигналов инвертирования блока управления коррекцией под-.ключена к группе входов инвертирования каждого узла коррекции, группа управляющих входов мультиплексора подключена к группе входов задания функции модуля, группы прямых и ин- версных выходов второго коммутатора данных подключены к второй и третьей группам входов данных узла расчета. функций соответственно, причем узел расчета функций содержит семь селекторов, первые и пятые входы первых четырех селекторов соединены с (2)-1)-ым входом первой группы вхо дов данных узла =18), третьи1174918 16 Таблица 4 Н"й выход регистра Функции, вырабатываемые на выходах регистров"13 и 24 ПС 1 ПС- О., ПС -1 ВНЕВ "ПС СИФ 1,е/с 0 О 0 ВХК - сигнал управления инверсиРЯ на Б-ом выходе БФЭ;н/с - состояние управляющего сивенно,КП ахун При а не суще с%П р и м е ч а н и еф СИ,- состояние сигнала на синхровходе регистра, соответствующее переходу .1-0 и-го синхроимпульса;н/с - состояние выходов регистра несущественно.с,г бг1 рУО э У 1- юУОЦ 1 ч 2 С 2 71ЕЦ71Г62У 1о-70Го- с,г ственно установкив единицу и в нольпервого разряда КПвыходной функциипо сигналу запрета С 1сигналы установкисоответственно в единицу и в ноль первого разряда КП выходной функции по сигналу запрета С 2;соответствующие "игналы установки второго разряда КП выходной функции,.Пароцай Корректор В. Гирняк остав Редактор А, Гратилло е Тираж 710 Государстве елам изобре Москва, ЖПодписноеного комитета СССРений и открытийРаушская наб., д,илиал ППП "Патент", г йй 1 ЯН жгород, ул. Проектная, 4и шестые входы первых четырех селекторов соединены с 2-ым входом первой группы входов данных, первые входы второй и третьей групп вхо дов данных которого соединены соответственно с вторыми и четвертыми входами первых четырех селекторов соответственно, выход первого селектора подключен к первому и пятому входам пятого селектора, выход которого соединен с первым и пятым входа. ми шестого селектора, выход седьмого селектора соединен с третьим и шестым входами шестого селектора, выход второго селектора подключен к третьему и шестому входам пятого селектора, выход третьего селектора подключен к первому и пятому входам седьмого селектора, выход четвертого селектора подключен к третьему и шестому входам седьмого селектора, второй и третий входы второй группы входов данных узла подключены к вторым вхо" дам пятого и седьмого селекторов и второму входу шестого селектора состветственно, второй и третий входы третьей группы входов данных узла подключены к четвертым входам пятого и седьмого селекторов и четвертому входу шестого селектора соответственно, выходы всех селекторов являют" ся группой выходов результата узла расчета функций, а узел коррекции содержит мультиплексор и два элемен-, та 2 И-ИЛИ, выходы которых являются выходами узла коррекции, первый и второй информационные входы которого подключены к первому и второму прямым и инверсным входам мультиплексора,соответственно, вход разрешения которого является входом разрешения узла, а первый и второй выходы подключены к первым входам первого и второго элементов 2 И-ИЛИ, вторые и третьи входы которых подключены к группе входов сигналов инвертирования узла, причем блок управления кор" рекцией содержит узел инвертирования, узел преобразования сигналов запрета, селектор, элемент И и два мульти-. плексора, выходы которых подключены к группе выходов сигнала инвертирования блока, узел инвертирования содержит три элемента И, элемент ИЛИ, два элемента сложения по модулю два иселектор, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом пер" вого элементаИ, первый вход которого соединен с первым входом первого эле- мента сложения по модулю два, первым входом второго элемента И, первым и четвертым входами селектора, первым и четвертым входами селектора блока управления коррекцией и первым входом элемента И, первым входом группы входов задания функции блока, второй вход группы входов задания функции, которого соединен с вторым и пятым входами селектора блока, вторым входом второго элемента И, первым входом второго элемента сложения по модулю два, вторым входом второго элемента сложения по модулю два, первым входом третьего элемента И и вторым входом элемента И блока, третий вход группы входов задания функции блока управления коррекцией соединен с третьим входом селектора и третьим и шестым входами селектора блока, управления коррекцией, вторыми входами элементов сложения по модулю два и третьим входом элемента И, выход которого соединен с входом управления первого мультиплексора, выходы первого и вто. рого элементов сложения по модулю два соединены с вторым входом третьего.и вторым входом первого элементов И соответственно, выходы первого, второго, третьего элементов И и эле- мента ИЛИ узла инвертирования являются группой выходов разрешения блока .управления коррекцией, а узел пре" .образования сигналов запрета содержит шесть элементов И и коммутатор, первый, второй, третий и четвертый прямые информационные входы которого .подключены к второму, первому, четвертому и третьему входам группы входов управления расчетом функций блока управления коррекцией и к первому, второму входам первого и второго элементов И соответственно,первый, второй, третий и четвертый инверсные .информационные входы коммутатора подключены к первому входу группы входов управления расчетом функций блока, выходу первого элемента И, третьему входу группы входов управления расчетом функций блока и выходу второго элемента И соответственно, выходы первого и второго элементов И соединены с вторыми входами третьего и пятого элементов И соответственно, пятый вход группы входов управления расчетом функции1174 блока соединен с первыми входами элементов И и с третьего по шестой с управляющим входом коммутатора, вторые входы четвертого и шестого элементов И подключены к первому и третьему инверсным входам коммутатора, первый выход которого подключен к группе выходов разрешения блока и к информационным третьим входам первого и второго мультиплексоров блока управления, коррекцией, первые информационные входы которых подключены к выходу третьего элемента И, выход четвертого элемента И подключен к группе выходов разрешения блока управления коррекцией и к пятым информационным входам первого и второго мультиплексо" ров блока управления коррекцией,вторые информационные входы которых со 918единены с выходом пятого элемента И,выход шестого элемента И соединен сшестыми информационными входами первого и второго мультиплексоров блокауправленикоррекцией, четвертые информационные входы которых соединеныс третьим выходом коммутатора узлапреобразования сигналов запрета, второй выход которого соединен с группойвыходов разрешения блока управлениякоррекцией и с седьмыми информацион, ными входами первого и второго мультиплексоров блока управления коррек,цией, восьмые информационные входы которых соединены с четвертым выходомкоммутатора узла преобразования сигналов запрета, управляющий вход второгомультиплексора подключен к выходуэлемента И блока, 1Изобретение относится .к областивычислительной техники и может бытьиспользовано в качестве специализированного вычислительного устройствав системах автоматического проектиро-.5вания логических объектов при проверке правильности схем логических объек"тов в процессе их разработки и припостроении проверяемых тестов,Целью изобретения является повышение производительности модуля,На фиг,1 и 2 изображена функциональная схема модуля; на фиг.З - схема блока управления коррекцией; нафиг.4 - временные диаграммы работы 15модуля.Модуль содержит группу информационных входов 1 модуля, группу адресных входов 2 модуля, группу входов 3 управления расчетом функции, 20группу входов 4 задания функции,вход 5 запуска модуля, вход 6 синхронизации, первый и второй коммутаторы 7 и 8, регистр 9, узел 10расчета функций, содержащий селекторы 11-17, мультиплексор 18, содержащий мультиплексоры 19-22, регистры23 и 24 узлы 25-28 коррекции, каж,дый из которых содержит мультиплексор 29, элементы И-ИЛИ 30 и 31, блок32 управления коррекцией, узел 33 . 2маскирования, содержащий элемент И-ИЛИ 34, элемент ИЛИ 35, триггер 36, а также элемент 37 задержки. В состав блока управления коррекцией входят узел 38 управления инвертиро. вания, содержащий элемент И-ИЛИ 39, схемы 40 сложения по модулю два, элемент И 41, элемент ИЛИ 42, элементы И 43 и 44, а также узел 45 преобразования сигналов запрета, содержащий элементы И 46-51, мультиплексоры 52 и 53, селектор 54, мультиплексор 55 и элемент И 56.Предлагаемое устройство предназначено для расчета выходных состояний интегральных схем (ИС) как с прс. мыми, так и с инверсными выходами, выполняющих функции мультиплексоров из двух каналов в один, иэ четырех каналов в один и из восьми каналов в один и имеющих входы запрета, которые позволяют организовать и логических узлах, построенных на этих схемах, объединение выходов ИС.При подготовке к расчету в модуле ИС описываются в виде базовых функциональных элементов (БФЭ) . Каждому типу БФЭ присвоен четырехразрядный двоичный номер - машинный номер (МН). Разряды МН обозначаются ТО, Т 1, Т 2 и ТЗ, Соответствие МН БФЭЛогическая "1Логический 0Неопр.сост ХВысокоимпедансное состояние 0 0 73 алгоритма Яиниях связи схемы На перв тап овение н воз той 25 сти схемыт мо этот этап,ующего состо рая реасоотвозможно ны не мо дуля, кот КП сигнал янию Е н входные ш лиз В реал ьных ем З ээ 5 40 коирасч прета Т на ре общем ракте но р ния в подход плексо ии хано мож 4 димо прив нему конь кции цани 8 Аг онъюнкция Р(А д мульв,реа анным 50 г 3 71 ийкоррекция эультатов расчета с 11 -нелогич 0 0 0 0 че 5в 1 10 0 0 том сигналозапрета(5 16Г 0 типу его функционирования, т.е, логическим Функциям, вырабатываемым на выходах БФЭ, представлено в табл).Логические функции ГИ, где 1 й Б й 4 реализуемые БФЭ, в основном точно соответствуют логическим функциям мультиплексирующих ИС серий 100 и 533 с числом выходов 1-4. Разрядом ТО закодирован способ воздействия сигналов запрета на мультиплексорные функции, вырабатываемые БФЭ, например, логический "0" в разряде ТО МН расчитываемого БФЭ означает, что при наличии сигнала запрета, равного логическому "0"у выходам логической "1" на выходах БФЭ БФЭ в МН которого ТО=О, обозначаются МПБФЭО и представляют ИС серии 100; логическая "1" в разряде ТО МН рассчитываемого БФЭ означает, что при на личии сигнала запрета, равного логической "1", выходам модуля присваива ются значения, соответствующие состоянию Е (высокоимпедансное состояние) на выходах БФЭ, БФЭ в МН которого ТО=1, обозначаются МПБФЭ 1 и представляют ИС серии 533.Расчет в модуле одного БФЭ произ водится по алгоритму аПодача сигналов на входымодуля 21РасЧет функций мультиплексоров,реализуемыхданным БФЭ без учетаинверсииУчет инверсии этихфункций ЯКоррекция результатоврасчета с учетом сигна- л ов запретаонецак как действие,сигналозультаты мультиплексирслучае носит нелогичер, то алгоритм 1 услазделить на два этапа:-логический -расчет фунсобственнтиплексорлизуемых 74918 4Расчет по алгоритму Ц производится в многозначной логике: состояние сигналапри расчете БФЭ описывается двухразрядным двоичным кодом, обозначаемым в дальнейшем КПкод представления) сигнала, первыйи второй разряды которого обозначаются А и АСостояние сигнала Д и Д сигна- О ла Д имеет следующее соответствиеа гут находиться в высокоимпедансном состоянии, а на внутренних линиях связи указанной части схемы модуля оно не может возникнуть как результат логических операций из-за нелогического характера состояния Е,8 а втором этапе 81 алторитма .1 при наличии сигналов запрета сигналам на выходах модуля присваиваются значения, соответствующие состоянию,выходного сигнала БФЭ, равного логичес"1" при расчете МПБ ФЭО и Е при ете МПБФЭ 1.Для того, чтобы пояснить принципа к расчету функции мультира, по алгоритму 1 необхоести Формулы из расчета по юнкции, дизьюнкции и отри= А 1+А 2: 1 О 2. 15 0 0 О 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 11 1 х 0 1 0 0 0 х 0 1 1 125 0 1 х О 1 1 1 1 1 х 0 .1 х 0 1 х Р .= А 1 +А 21 1 о А о +А 2 о3. Отрицание 30 0 0 ть Так как любая функция, вырабаты ваемая на выходе любой ИС, может бь описана выражением, содержаниемконъюнкции, дизъюнкции от произвольного. числа как прямых, так и инверс-. ных аргументов - сигналов на входах 5 ИС, то согласно 19 и 1 О разряды КПфункции вида у 1 а а 2 уа,ак, як (123, где АИ и А 11 являются независимыми переменными, можно расчитать по формулам 5ц (07 АК 118),1 ( 55 (А 1 фу(ЮО 7 т 9 Д 8 те (АМ)О)или в соответстви с (11и ор резульукнцих типу даваемого ьтиплекси Мул налов,рых ра МД,тванне вхо необходи рядов КП кци ид(221функ 5-1 7)(23 азрядов КПпо формула ет вт ции ви Р =Р(д,баудй,АНо)(1 до (А 1 А 1 оу 1 А 11 оВ частности, расчет КП функцийсобственно мультиплексоров из двухканалов в один (М(2, ), из четырехв один (И 491.1) и из восьми в один(М(8,х ), реализуемых БФЭ перечисленных в таблице типов (где х - номер мультиплексорной функции в БФЭ),производится в соответствии с 19-14по формулам1, М 8,1:М 891 011 Б 4 о Б 2Б 1 о ++08 о Б 4 о Б 2 оБ 1 о11, М 4 Ц:М 4 9 1 =О 1,Б 2 оБо++041Б 2,Б фМЯ 923=051 Б 2 оБ 1 о++08, Б 1, Б 11М 49 2 1 о 05 оБ 2,Б 1, + +08 о Б 2 о Б о111. М 29 Я:01 Бо +02 Б 11Ро Б +02 о Бо 9М 292, =03, Бо +04,Б 1,М 293.1 =Р 5, Б 1 о +06, Б 1Моузо= 05 оБ +Р О Б 19МГ 294, =07, Б 1+08, Б 1,;МР,4 =07, Б 1, +08, Б 1В общем случае мультиплексирующаяфУнкциЯ в описании М 1,1 у а РазРЯдыКП этой функции М у Ц и М 1 91Сопоставительный анализ формулдоя расчета М 7,т, и М 7,Ц 5-171показывает, что целесообразно производить поочередный расчет поэтим фор -мулам наодном итом жеоборудовании.На основании этого, а также в соответствии с7, 8 и 111, алгоритм 11можно записать более подробно:Подача сигналов на входы модуля(8Мультиплексирование входных сигналов, необходимых для расчета первых разрядов КП функций видаМ 1, т 1 (1 9Расчет первых разрядов функцийвида М ,1 уо формулам 15-.17 120Выб татов расчета,соответств функционированиярасчить БФЭ 213ро дных сигмых для расчета вто117491810 Мультиплексор 18 реализует чет, вертый 121 (при ПС=1) и седьмой 124 (при ПС=О, ПС=1) шаги алгоритма. Мультиплексоры 19-22, входящие в его состав, вырабатывают на своих выходах функции, представленные в табл,З. На регистры 23 и 24 при ПС=1 и ПС =1 соответсвенно принимаются с2выходов мультиплексора 18 соответствующне результаты расчета представг. ленные в табл, 4 (шаг 25 алгоритма),Мультиплексоры 29 (фиг. и 2) узлов 25-28 коррекции реализуют девяВыбор результатов расчета,соответствук 1 щих типу функционированиярасчитываемого БЭ гйСоставление КП результатов5расчета 2811Преобразование КП с учетом инвертирования в БФЭ результата мультиплексирования 261Коррекция результатов расчета всоответствии с сигналами запретарасчитыв аемого .БФЭ 27Конец 2 8Сигналы, поступающие на информационные 1, адресные 2 и управляюшие 3 входы модуля первый шаг г 181алгоритма), представляют собой разряды КП, обозначаемые, Р 11, Иод,С 1, С 1 , С 2, С 2 о, соответственнооринформационных (П 1-П 8), адресных(81, 82, 84) сигналов и сигналов за-,прета (С 1, С 2) на входах расчитываемого БФЭ, Сигналы, поступающие науправляющие входы 4 задания функции 25модуля, представляют собой разрядыТО - ТЗ МН БФЭ.Последовательная передача данныхс входов 1, 2 модуля на входы узла10 расчета функций осуществляетсякоммутаторами 7 и 8, управляемымисигналом ПС,Причем при ПП= 1 второй шаг г 191алгоритма) на входы узла 10 поступают сигналы Р 1, -228 у 8112 81 оу 82 у З 582 , 84 84 при ПС=О (пятыйшаг ггг алгоритма) - сигналы1)о - 08 о р 81 о, 811 р 82 О, 821, 84 о р84,.Узел 10 расчета реализует третий а.О (при ПС=1) и шестой 123(приПС=О, ПС=1) ваги алгоритма. На выходах селекторов 11-17, входящих в егосостав, вырабатываются функции,представленные в табл. 2,45 тый шаг 26 алгоритма согласно 111в соответствии с формулами,=, 811 ВМ, 81,8111+8111,где ВМ и КЯ ; - сигналы на выходахсоответственно 23 и24 регистров;8111 сигнал на управляющемвходе мультиплексора111-го иэ четырех уз;лов коррекции.Сигналы 811 т вырабатываются узлом38 управления инвертированием блока32 в соответствии с табл, 5.Коррекция результатов расчета всоответствии с сигналами запрета(десятый шаг 128 алгоритма) произ -водится элементами И-ИЛИ 30 и 31 всоответствии с формулами2"гв д"изоРН о -- 11 оУОГ М +ТГ 12где уОГМ, р Т 1 РМАДОГМ йу 1 ГМ - сигналы установки соответственно в "0"и "1" .первого (РН) и второго (Рт )разрядов КП функции, вырабатываемоина М-бм выходе БФЭ; 1 Б, и 1 т - выходы соответственно первой и второйсхем (2-1) ИИЛИ 11-го узла коррекции.Механизм действия сигнала запрета на значения разрядов КП выходной функции проиллюстрирован формуламиу 1, = то с. +то с, 3171ТоСо 32д, = то с, +тос, с, ЗЗТ = то с (34Подставляя в формулы 31-343 значения С , С 1 и С 2 С 2, получим пеоречень выражений для преобразованных сигналов запрета, вырабатываемых на выходах узла 45 блока 32 ( табл.6).Так как результаты мультиплексирования на одном и том же выходе различных типов БФЭ могут стробироваться различными сигналами запрета С 1 и С 2, то преобразованные сигналы запрета (табл.6) нуждаются в дополнительном распределении по выходам УОМ 71 -м , УОМ и 71 гм узлов 25-28 корр орекции. Это распределение осуществляется мультиплексорами 53 и 55,Соответствие значений сигналов установки в "0" и в "1" значениям преобразованных сигналов запрета приведено в табл. 7. В состав устройства включен узел 33 маскирования, На его выходах формируется четырехраэрядная маска, 1174918 10Я-й разряд которой сопровождает информацию на К"ой паре выходов из первой группы выходов модуля и. содержит признак действительности этой информации.Первый разряд маски помимо признака действительности результатов расчета Р 1 и Р 1 О. содержит признак. готовности результатов расчета к считыванию внешней ЭВМ. Таким образом, при ш 1 1 с выходов модуля считываются результат расчета РН и РБ, сопровождаемые шБ 1, где шН - выходы узла 33 маскирования. Зависимость значений сигналов навыходе узла 33 маскирования от типасрабатывачия БФЭ представлена втабл, 8.Преимущество предлагаемого. изобретения по сравнению с известнымзаключается в увеличении быстродействия в среднем в пять раэ за счет 1 О того, что расчет значений сигналовна выходах БФЭ независимо от количества входов и типа БФЭ производится эа один цикл, а в известномустройстве вычисления производятся 15 поэтапно, причем количество этаповтем больше, чем сложнее искомаяфункция.:В ОФЖ ВиО еВ фц Ф 11749181 я сч с лО э В ф а3В3 нХ ВС Ьс Вс о3Х,е очв оОС С0 РС,оСЙС- ко оно Ве оо с 51174918 14 Таблица 2 21 - ВЗ, 81, +П 4 10-1 п 41 81 81 1, +116 2,3 М 2,41 М 4, 1 17 о 11 821 +М М 14) 2 М 21 84 4, +М 18)1 щ 10 М 2,11 - ь-ая нультиллекслрная функция иа 1 каналонв один, входящая в состав расчитываемого БФЗ.1 р и абп К 1 1,МВ,1 Д, М М Г 4 ) 3 ) М 41МР, 11, МР 13 11 Яв К 14 СМ ГВ,М 4 11 .С 2,11 3 М М 4 11 Т 1, Т 2 ТЗ к 21 мв,1 м м 4)111 мР)21 Т 1 т 2, тз) 2КЗ,(ИЬ,41 МТ 2ТЗ)К 411,И 1421 1Т 2, ТЗ) к 311(м 42.10мТ 2, ТЗ.К 4 о(М 4,гало Мтг , тз) 22 Иг)41,) М 241 И 24 неча 34111 и ЕЯО - функции, вырабатываете на М-ом татора 18 соответственно пры ПС оде коммум 2 2 МГ 2 3 М 2