Устройство для моделирования систем массового обслуживания

(54) УСТРОЙСТВО СИСТЕМ МАССОВОГО (57) Изобретение лительной техник пользовано для о ДЛЯ МОДЕЛИРОВАНИЯ ОБСЛУЖИВАНИЯ относится к вычис и может быть исределения вероятГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ОПИСАНИЕ ИЗОБРЕ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 4155331/24-2402,12.8630.05,88. Бюл. В 20В.В.Пучков, В.А.Смагин,убнов и В.И,Сафонов681.3(088,8)Авторское свидетельство СССР8931, кл. С 06 Р 15/20, 1981торское свидетельство СССР3965, кл. С 06 Р 15/20, 1981 костных характеристик систем массового обслуживания. Цель изобретения - расширение функциональных возможностей устройства за счет моделирования систем массового обслуживания с изменяющейся интенсивностью поступления запросов на обслуживание и повышение быстродействия. Цель достигается тем, что в устройство дополнительно введены группы элементов ИЛИ, сумматор, генератор импульсов времени, группа регистров памяти, регистр памяти, блок элементов И, треугольная матрица регистров памяти, блок формирователей сигналов управления и блок вычисления вероятностей переходов. 9 ил. афходов, информационные входы второйгруппы второго, третьего, четвертогои шестого дешифраторов которого соединены соответственно с разряднымивыходами второго счетчика импульсовблока управления, разрядные выходырегистров памяти третьей группы устройства соединены с информационнымивходами соответствующих блоков элементов И четвертой и пятой групп устройства, управляющие входы блоковэлементов И .четвертой группы устройства соединены соответственно с выходами пятого дешифратора блока вычисления вероятностей переходов,выходы первого дешифратора которогоподключены соответственно к управляющим входам блоков элементов И пятойгруппы устройства, выходы которыхподключены соответственно к информа.;ционным входам первой группы третье,го узла умножения блока вычисления;вероятностей переходов, информационные входы первой группы первого узлаумножения которого соединены соответственно с выходами блоков элементовИ четвертой группы устройства, х -йвыход второго дешифратора блока вычисления вероятностей переХодов соединен с управляющими входами всехблоков элементов И первой группы х-йстроки второй треугольной матрицы регистров памяти, информационные входывсех блоков элементов И первой группы которой подключены соответственнок выходам сумматора блока вычислениявероятностей переходов, -й выходэлемента ИЛИ группы которого подключен к управляющим входам блоков элементов И третьей группы 1.-й строкипервой треугольной матрицы регистровпамяти выходы блоков элементов Итретьей группы 1-й строки которойподключены соответственно к д-м входам элементов ИЛИ третьей группы уст 5 10 15 20 25 30 35 ао 45 ройства Выходы которых гоединенез соответственно с информационными входами второй группы первого, второго,третьего и четвертого узлов умножения блока вычисления вероятностей переходов -й выход третьего блокаэлементов И блока формирования сигналов управления соединен соответственно с управляющими входами блоков элементов И первой группы х-й строкипервой треугольной матрицы регистровпамяти, -й выход второго блока элементов И блока формирования сигналовуправления подключен к управляющимвходам блоков элементов И второйгруппы -й строки первой треугольнойматрицы регистров памяти, выходы блоков элементов И четвертой группы "йстроки которой подключены соответственно к входам х-й группы элементовИЛИ четвертой группы устройства, выходы которых соединены соответственно с информационными входами первойгруппы второго сумматора устройства,выходы которого подключены соответственно к информационным входам всехблоков элементов И второй группыпервой треугольной матрицы регистровпамяти, управляющие входы блоков элементов И четвертой группы -й строкипервой треугольной матрицы регистровпамяти подключены к -му выходу первого блока элементов И блока формирования сигналов управления и управляющим входам блоков элементов И второйгруппы ь.-й строки второй треугольнойматрины регистров памяти одноименные выходы блоков элементов И второйгруппы з.-й строки которой объединеныи подключены соответственно к входам-й группы элементов ИЛИ пятой группы устройства, выходы которых соединены соответственно с информационными входами второй группы второго сумматора устройства.Изобретение относится к вычислительной технике и.может быть исполь"зована для определения вероятностныххарактеристик систем массового обслу 5живания,Целью изобретения является расширение функциональных воэможностейустройства за счет моделирования систем массового обслуживания с изменяющейся интенсивностью поступлениязапросовна обслуживание и повышениебыстродействия.На фиг. 1 приведена Фукбиональная схема предлагаемого устройств а; на Фиг, 2,5и 3 - структурные схемы первой и второйтреугольных матриц; на Фиг.4 - структурная схема блока управления; нафиг,5 - структурная схема блока вы"числения вероятностей переходов; на 20Фиг,б - структурная схема блока Формирования сигналов управления; нафиг,7 - структурная схема генератораимпульсов времени; на Фиг.8 - временные диаграммы напряжений; на Фиг.9 - 25диаграмма переходов между состояниями системы обслуживания.Устройство (фиг.1) содержит первую треугольную матрицу 1, первуюгруппу элементов ИЛИ 2, первый сумматор 3, первую группу блоков элементов И 4, первую группу регистров 5памяти, вторую группу регистров 6памяти, вторую 7 и третью 8 группыблоков элементов И, вторую группуэлементов ИЛИ 9, блок 10 управления,четвертую 11 и третью 12 группы элементов ИЛИ, вторую треугольную матрицу 13, пятую группу элементов ИЛИ 14,второй сумматор 15, блок 16 вычисления вероятностей переходов, блок 17формирования сигналов управления,третью группу регистров 18 памяти,четвертую 19 и пятую 20 группы блоков элементов И, регистр 21 памяти 45блок 22 элементов И и генератор 23импульсов времени.Первая треугольная матрица (фиг.2)содержит группу регистров 24 памяти,первую 25, вторую 26, третью 27 ичетвертую 28 группы блоков элементовИ, входы 29-33 и выходы 34-36.Вторая треугольная матрица 13(фиг,3) содержит группу регистров 37памяти, первую 38 и Вторую 39 группыблоков элементов И, вхопы 40,41 и 31и выход 42.Блок О управления (фиг.4) содержит генератор 43 тактовых импульсов,первый 44, второй 45, третий 46, шестой 47, пятый 48, седьмой 49 и четвертый 50 элементы И, первый 51, второй 52 и третий 53 счетчики импульсов, первый 54, второй 55, третий 56,четвертый 57, пятый 58, шестой 59 иседьмой 60 дешифраторы, первую 61,вторую 62 и третью 63 схемы сравнения, первый 64 и второй 65 триггеры,узел 66 вычитания, регистр 67 памяти,сумматор 68, элемент ИЛИ 69, выходы70-73 и вход 74,Блок 16 вычисления вероятностейпереходов (фиг.5) содержит первый 75,второй 76, третий 77 и четвертый 78узлы умножения, первый 79, второй 80,третий 81 и четвертый 82 регистрыпамяти, с первого по седьмой элементы И 83-89, третий 90, второй 91 итретий 92 блоки элементов И, формирователь 93 импульсов, с первого пошестой дешифраторы 94-99, группу элементов ИЛИ 100, сумматор 01, входы102,103,104,05,70,7 и 106, выходы107108,109,40,41 и 30.Блок 17 формирования сигналов управления (Фиг.б) содержит первый 110и второй 111 дешифраторы, с первогопо пятый элементы И 112-116, элементНЕ 117, с первого по шестой блоки118-1 23 элементов И, первый 1 24 ивторой 125 Формирователи импульсови выходы 126-128,Генератор 23 импульсов времени(фиг.7) содержит счетчик 129, регистр 130, схему 131 сравнения, триггер 132, единичный вход 132 триггера 133.Принцип действия работы устройства основан на представлении системыобслуживания, на которую последовательно поступает с интенсивностями%... Я И запросов и кбтораяобслуживает их с интенсивностью р,вложенной марковской цепью с дискрет.ным множеством состояний и непрерывным временем, Состояния системы вкаждый момент времени характеризуются числом находящихся в системе запросов х(1 = О, Б) и числом запросов3(, = О, Ж-), получивших обслуживание в системе. Вероятности пребывания системы обслуживания в этих состояниях - Р 1 . Диаграмма переходов между состояниями системы обслуживания приведена на фиг.9. Значениявероятностей нахождения системы обслуживания в 1, 1-х состояниях опре 399756деляются при решении системы дифференциальных уравнений, описывающихданную диаграмму переходов,Устройствдработает следующим образом.В исходном состоянии на регистры188,., занесены значения интенсивностей поступления И = шзапросов на обслуживание, на регистр21 - интенсивность обслуживания, нарегистр 24 занесена единица, все остальные регистры устройства обнулены,триггеры 64 и 65 блока О управленияустановлены в нулевое состояние,счетчики 51-53 блока 10 управленияи счетчик 129 генератора 23 импульсов времени обнулены, на схему 131сравнения занесено значение времениокончания моделирования, на схемы 62и 63 сравнения блока 10 управлениязанесено значение числа поступающихна систему обслуживания запросов И.Установлением триггера 133 единичным импульсом но входу 132 триггераустройство переводится в режим моделирования.На каждом шаге моделирования нарегистрах 5 формируются значения вероятностей состояний системы обслужи"вания. Процесс формирования складывается из четырех фаз.На первой фазе происходит формирование на регистрах 37 треугольнойматрицы 13 блоком 16 значений измене"ний вероятностей состояний системыобслуживания,На второй фазе происходит формирование блоком 17 иа регистрах 24 треугольной матрицы 1 значений вероятностей состояний системы обслуживанияпутем суммирования на сумматоре 15значений с регистров 3 треугольнойматрицы 13 и регистров 24 треугольной матрицы 1.На третьей Фазе происходит Формирование блоком 17 на регистрах 5 значений вероятностей нахождения в системе обслуживания 0,1 Ы запросовпутем суммирования на сумматоре 3значений с регистров 24 треугольнойматрицы 1,На четвертой фазе происходит формирование на регистре 130 генератора 23 импульсов времени значения текущего времени моделирования,Тактовые импульсы от генератора43 через элемент И 44 при условии наличия единицы на входе 74 блока 1 Й55 код на выходах и передает его на регистр 130, содержание которого соот" ветствует новому значению времени, а счетчики 51 и 53 обнуляются.При нулевом состоянии счетчика 53дешифратор 57 вырабатывает единицу,что является признаком первой фазыработы устройства. Единица н выходе управления (с блока 23 признак режима моделирования) и через элемент И 45 (единица на инверсном выходе триггера 64) поступают на счетный вход счетчика 51, на выходах которого формируется код, определяющий число заявок, обслуженных системой обслуживания,. На выходах счетчика О 52 формируется код, соответствующийчислу заявок, находящихся в системе обслуживания, 1. Узел 66 вычитания производит расчет разности (И - 1) и результат расчета выдает на вход 15 схемы 61 сравнения. Схема 61 сравнения при установлении на выходах счетчика 51 кода, равного поступившему от узла 66, вырабатывает единицу иа первом выходе и переводит триггер 64 20 в единичное состояние. Изменение состояния триггера 64 закрывает элементИ 45. Тогда очередной тактовый импульс через элемент И 46 и элемент ИЛИ 69 обнуляет счетчик 51, через 25 элемент И 46 переводит триггер 64 внулевое состояние и при наличии еди" ницы на инверсном выходе триггера 65через элемент И 47 поступает на счетный вход счетчика 52. При установле 30 нии на выходах счетчика 52 кода, рав"ного И, схема 62 сравнения вырабатывает единицу и переводит триггер 65в единичное состояние. В этом случаеочередной тактовый импульс обнулитсчетчик 52 через элемент И 48, переведет триггер 65 в нулевое состояниеи по счетному входу изменит код навыходах счетчика 53, Код на выходахсчетчика .53 определяет фазу работы 4 О устройства. При установлении на выходах счетчика 53 кода, равного "3",единицу вырабатывает дешифратор 59.Тогда единица, выработанная навыходе дешифратора 55 при установле 45 нии на выходах счетчика 5 кода, равного "1", через элемент И 49 поступает на нулевой вход счетчика 53,через элемент ИЛИ 69 на нулевой входсчетчика 51 и по выходу 73 блока 10управления на счетный вход счетчика129 блока 23. Счетчик 129 изменяетдешифратора 57 открывает элементИ 50 для прохождения тактовых импульсов на блок 16 по выходу 70 блока 10управления. Блок 16 Формирует по значениям интенсивностей поступлениязапросов с регистров 18, значениюинтенсивности обслуживания с регистра 2 и по значениям вероятностейнахождения системы обслужинания в1,3 -х состояниях с регистров 24треугольной матрицы 1 значения изменений вероятностей нахождения системы обслуживания в этих состояниях изаписывает в регистры 37 второйтреугольной матрицы 13. Тактовые импульсы по третьей шине 70 блока 16поступают на входы элементов И 84,86 и 88, на выход 07 блока 16 и навхоц Формирователя 93, На каждом тактовом испульсе Формирователь 93 вырабатывает по трем выходам три последовательных импульса в соответствиис диаграммойнапряжений, приведеннойна Фиг,8.Импульс 1 с выхода Формирователя93 подключает через группу элементовИ 90 и группу элементов ИЛИ 100 выходы дешифратора 99 по шинам 30 блока16 к элементам И 27 первой треуголь-.ной матрицы 1. Дешифратор 99 вырабатывает единицу по шине в соответствии с кодами 1, 3, поступающими свыходов счетчиков 51 и 52 блока 10управления по шинам 71, и обеспечинает подключение регистра 24первой треугольной матрицы 1 через группу блоков элементов И 2 т по шинам 36 первой треугольной матрицы 1,группу элементов ИЛИ 12, по шинам106 блока 16 на входы узлов 75-78умножения. Узлы 75-78 при наличииединицы на нулевом входе перемножаюткоды, поступающие по первому и второму входам.Дешифратор 98 в соответствии с кодом, поступающим на блок 16 по четвертой шине 70 с выхода регистра 67,на который занесена сумма кодов свыходов счетчикон 51 и 52, полученная на сумматоре 68, подключит повыходу 108 блока. 16 через группу элементов И 19 выходы регистра 18, повходу 04 блока 6 к входу узла 75умножения,Импульс Р при наличии единицы наседьмой шип 70 блока 16, поступающей с инверсного выхода дешифраторг56 блока 1 О упрднления, разрешит узлу 75 перемножение кодов. Дешифратор 56 вырабатывает единицу на инверсном выходе при ненулевом состоянии счетчика 52. В случае нулевого кода на выходах счетчика 52 единица с прямого выхода дешифратора 56 по восьмой шине 70 блока О управления поступит на второй вход элемента И 84 блока 16 и откроет его для прохождения тактового импульса, Тогда тактовый импульс обнулит регистры 79 и 82,Таким образом, при коде на выходах счетчика 52, не равном нулю,.на тактовом импульсе при Б на регистр 79 будет занесен результат перемноженияР(1 - 1,3 )ъ,Импульсс выхода формирователя93 подключает через вторую группу блоков элементов И 91 и группу элементов ИЛИ 100 выход дешифратора 9 по шинам 30 блока 16 к блокам элементов И группы 27 первой треугольной матрицы 1. В соответствии с кодами1, 3 дешифратор 97 обеспечивает под"ключение регистра 24первой треу 1гольной матрицы 1 через группу блоЗО ков элементов И 27по шинам 36первой треугольной матрицы 1, группуэлементов ИЛИ 12 по шинам 106 блока16 на входы узлов 75-78 умножения.Дешифратор 94,в соответствии сЗБ кодом, поступающим с регистра 67 почетвертой шине 70, подключит по выходу 109 через группу блоков элементов И 20 ,выходы регистра 18по входу 105 блока 16 к входу узла40 76 умножения,Импульс Ц при наличии единицы навходе элемента И 86, поступающей пошестой шине 10 блока 16 с инверсноговыхода схемы 63 сравнения блока 10л 5 управления, разрешает перемножениекодов, поступающих на входы узла 77умножения. Схема 63 сравнения вырабатьвает единицу по инверсному выходупри установлении на выходах счетчика5 О 52 кода, не равного Ю. В случае установления на выходах счетчика 52 кода,равного Ы, схема 63 сравнения вырабатывает единицу по прямому выходу, которая по пятой шине 70 6 тока 10 уп 55 ранления поступает на второй входэлемента И 88 и открывает его дляпрохождения тактового импульса. Тогда тактовый импульс обнуляет регистр81, 3997561Таким образом, при коде ня выходах счетчика 52, не равном И, на тактовом импульсе при 11 на регистр 81 будет занесен результат перемноженияРИ,Д)Тактовый импульс с выхода 107 блока 16 открывает блок элементов И 22 и подключает выхоцы регистра 21 по 10 шинам входов 102 и 103 блока 16 к входам узлом,76 и 78 умножения.Импульс Б при наличии единицы на втором входе элемента И 89, поступающей по седьмой шине 70 с инверсного 5 выхода дешифратора 56, разрешает перемножение кодов, поступающих на входы узла 78.Таким образом, при коде на выходах счетчика 52, не равном нулю, при 20 Г на регистр 82 будет занесен результат перемноженияР(1, 3 )ьИмпульс Пз с выхода формирователя 25 93 подключает через элементы ИЛИ 100 выход дешифратора 96 по шинам 30 блока 16 к блокам элементов И 27 первой треугольной матрицы 1. В соответст" вии с кодами дешифратор 96 обеспечи" 30 вает подключение регистра 24 т з,первой треугольной матрицы 1 через группу блоков элементов И 27 г+,з- по шинам 36 первой треугольной матрицы 1, группу элементов ИЛИ 12 по вхо- З ду 106 блока 16 на входы узлов 75-78 умножения. Импульс 11 при наличии единицы на втором входе элемента И 85, поступаю щей по второй шине 70 блока 16 с инверсного выхода дешифратора 54 блока 10 управления, разрешает перемножение кодов, поступающих на входы узла 76, Дешифратор 54 вырабатывает на ин- дб версном выходе единицу при коде на выходах счетчика 51, не равном нулю.В случае, если на выходах счетчика 51 устанавливается нулевой код, дешифратор 54 вырабатывает единицу по 50 прямому выходу, которая по первой ши. не 70 блока 10 управления поступает на второй вход элемента И 86 блока 16 и открывает его для прохождения тактового импульса на нулевой вход регистра 80. Тогда тактовый импульс обнуляет регистр 80.Таким образом, при коде на выходах счетчика 51, не равном нулю, при наличии импульса 1 на регистр 80будет занесен результат перемноженияВ течение тактового импульса на выходе сумматора 10 формируется сумма кодов, поступивших с выходов регистров 79-82. Дешифратор 95 в соответствии с кодами 1, 3 по шинам 40 блока 16 открывает группу блоков элементов И 38второй треугольной матрицы 13 и подключает выход сумматора 101 блока 16 по шинам 41 второй треугольной матрицы 13 к входам регистра 37По окончании первой Фазы работы устройства на все регистры 37 второй треугольной матрицы 13 будут занесены новые значения, очередной тактовый импульс поступает на счетный вход счетчика 53 и устанавливает на его выходах код, равный1", тогда дешифратор 58 вырабатывает единицу и по четвертой шине 72 открывает элемент И 112 блока 17 для прохождения тактовых импульсов, чем определяется вторая Фаза работы устройства,На второй фазе работы устройства тактовые импульсы поступают от генератора 43 через элемент И 44 по пер- вой шине 72 блока 1 О управления, через элемент И 112 блока 17 на вход формирователя 124 импульсов, который вырабатывает в течение тактового импульса на выходах три последовательных импульса 1 Б Б в соответствии с диаграммой, приведенной на фиг.8.Импульс 1, с первого выхода подключает выход дешифратора 110 через группу блоков элементов И 118 по шинам 31 блока 17 формирования к входам элементов И первой треугольной матрицы 1 и входам элементов И 39 второй треугольной матрицы 13. Дешифратор 110 в соответствии с кодом 1, 3, поступившим с выходов счетчиков 51 н 52 блока 10 управления, по шинам 1 блока 17 подключает через группу блоков элементов И 28пер 1 вой треугольной матрицывыходы регистра 24по шинам 35 треугольной матрицы 1 через группу элементов ИЛИ 11 к входу сумматора 15 и через группу блоков элементов И 391вто 1 рой треугольной матрицы 3 выходы регистра 37 , по шинам 42 треугольной матрицы 13 через группу элементон ИЛИ 14 к нходу сумматора 15. Импульс Ц с второго выхода Формиронателя 124 подключает выход дешифратора 110 через группу элементов И 19 по шинам 32 блока 17 Формирования к входам элементов И второй группы 26; первой треугольной матрицы1. Дешйфратор 1 О подключает выходсумматора 15 по шинам 29 треугольной матрицы 1 в соответствии с кодом 1,1 через группу элементов И 26квходам регистра 24, .Таким образом, по окончании второй фазы работы устройства на регистрах 24 треугольной матрицы 1 будут занесены новые значения вероят"ностей состояний системы обслуживания и счетчик 53 по очередному тактоному импульсу изменит код на своихвыходах.При установлении на выходах счетчика 53 кода равного "2", дешифратор 60 вырабатывает на выходе едини.цу, которая по пятой шине 72 блока10 управления поступает на второйвход элемента И 113 блока 17, устройство переходит в третью Фазу работы.На третьей Фазе тактовые импульсы 30поступают от генератора 43 через, элемент И 44 по первой шине 72 блока 10управления через элемент И 113 блока17 на второй вход группы блоков элементов И 120 и на вход Формирователя125. По поступлении тактового импульса выход дешифратора 110 через черезгруппу блоков элементов И 120 по шинам 33 подключается к входам блоковэлементов И 25, первой треугольной 40матрицы 1, В соответствии с кодом 1,3, поступающим по шинам 71 блока 17с выходов счетчиков 51 и 52, дешифратор 110 подключает выходы регистра24через группу блокон элементовИ 25 по шинам выхода 34 треугольной матра 1 через группу элементовИЛИ 2 к второму входу сумматора 3,Формирователь 125 по поступлениитактового импульса формирует на выхо- я 0дах три последовательных имнульсаБ Ц , О в соответствии с диаграммой, приведенной на Фиг.8,Импульс П, с первого выхода Формиронателя 1 25 при поступлении единицы на второй вход элемента И 114 по третьей шине 72 блока 17 с иннерсного выхода цещифратора 54 блока 1 О управл ння, цто означает ненулевой код на 1399756 1 Овыходах счетчика 51, подключит черезгрупгу блоков элементов И 121 по шинам 126 выход дешифратора 111 к входам группы злементон И 7. При этом всоответствии с кодом 1, поступиншимс выхода счетчика 52 по шинам 71 блока 17, выходы регистра б через группу блоков элементов И 7 и группу1 О элементов ИЛИ 9 подключаются к входусумматора 3,Импульс У с второго выхода формирователя 125 при наличии единицы навторой шине 72 блока 17 формирования,которая поступает с инверсного выхода схемы 61 сравнения при коде на выходах счетчика 51, не равном (Н - 1),поступает через элемент И 115 на входгруппы блоков элементов И 112 и подключает выход дешифратора 111 черезгруппу блоков элементов И 122 по шинам 1 27 к входам группы блоков элементов И 8,. ,8 . В соответствиис кодом 1 дешифратор 11 1 подключаетвыход сумматора 3 через группу блоков,элементов И 8 к нходам регистра 6.При установлейии на выходах счетчика51 кода, равного (Б - 1), единица синверсного выхода схемы 61 сранненияснимается. Тогда появление единицына выходе элемента НЕ 117 открываетэлемент И 116 для прохождения импульса У с второго выхода Формирователя125. Импульс О, подключает выход дешифратора 111 через группу блоковэлементов И 123 по шинам 128 блока17 Формиронания к входам группы блоков элементов И 44 . В соответ"ствии с кодом 1 дешифратор 111 под"ключает выход сумматора 3 через группу блоков элементов И 4 т к входам регистра 5.Таким образом, по окончании третьей фазы работы устройства на регист"рах 5 Формируются значения вероятностей нахождения в системе обслуживания 0,1Я запросов.Четвертая фаза работы устройстваопределяется появлением на выходахсчетчика 53 блока 10 управления кода,равного "3", Тогда дешифратор 59 открывает элемент И 49, и единица, выработанная дешифратором 55 при установлении на выходах счетчика 51 кода,бб равного "1", обнуляет счетчик 53 исчетчик 51, а по шине 73, поступаетна счетный вход счетчика 129 генератора 23 импульсов времени и изменяеткод на его выходах. Код с выходов35 счетчика 2 о заносится на регистр130 и является новым значением координаты времени, При установлении навыходах счет 1 ика 129 кода, равноговремени окончания моделирования, схема 131 сравнения вырабатывает единицу и обнуляет триггер 33. Снятиеединицы ло шине входа 74 блока 23приведет к закрытию элемента И 44 10блока 10 управления. Режим моделирования закончен. Формула изобретения15 Устройство для моделирования систем массового обслуживания, содержащее первую треугольную матрицу регистров памяти размерностью ш к т, блок улранления, первую группу эле О ментов ИЛИ, первый сумматор, первую и вторую группы регистров памяти, первую, вторую, третью, четвертую и пятую группы блоков элементов И и вторую груллу элементов ИЛИ, первая 25 и вторая группы информационных входов первого сумматора соединены соответственно с выходами элементов ИЛИ первой и второй групп, а выходы первого сумматора подключены соответст- ЗО венно к информационным входам блоков элементов И первой группы, выходы которых подключены соответственно к разрядным входам регистров памяти первой группы, разрядные выходы которых являются выходами устройства, выходы -го блока элементов И второй .группы ( = 1, ш) соединены соответ-, ственно с д-ми входами элементов ИЛИ второй группы, а выходы блоков зле О ментов И третьей группы подключены к разрядным входам соответствующего регистра памяти второй группы, разрядные ныходы которых подключены к информационным входам соответствующего 45 блока элементов И второй группы, первая треугольная матрица регистров памяти размерностью шш н х-й строке содержит 3 регистров памяти Ц = ш - ь + 1) и первую группу блоков 5 О элементов И, информационные входы которых соединены с разрядными выходами соответствующего регистра памяти, одноименные выходы блоков элементов И первой группы -й строки объединены между собой и подключены соответственно к -м входам элементов ИЛИ первой группы устройства, о т л и - ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет моделированиясистем массового обслуживания с изменяющейся интенсивностью поступлениязапросов на обслуживание и повышениябыстродействия, оно дополнительно содержит третью, четвертую и пятуюгруппы элементов ИЛИ, второй сумматор, генератор импульсов времени,третью группу регистров памяти, регистр памяти, блок элементов И, вторую треугольную матрицу регистровпамяти размерностью ш х ш, блок формирования сигналов управления и блоквычисления вероятностей переходов,причем блок управления состоит изпервого по седьмой элементов И, первого, второго и третьего счетчиковимлульсон, с первого по седьмой дешифраторов, первой, второй и третьейсхем сравнения, первого и второготриггеров, узла вычитания, регистрапамяти, сумматора, элемента ИЛИ игенератора тактовых импульсов, выходкоторого соединен с первым входомпервого элемента И, выход первогоэлемента И подключен к первым входамвторого, третьего и четвертого элементов И, выход второго элемента Исоединен со счетным входом первогосчетчика имлульсон, выход третьегоэлемента И подключен к нулевому входу первого триггера, первому входуэлемента ИЛИ и первым входам пятогои шестого элементов И, выход элемента ИЛИ соединен с входом обнуленияпервого счетчика импульсов, прямойвыход первого триггера подключен квторому входу третьего элемента И,а инверсный выход - к второму входувторого элемента И, разрядные выходыпервого счетчика импульсов подключены соответственно к информационным .входам первой группы сумматора, входам первого и второго дешифраторови информационным входам первой группы первой схемы сравнения, выходлРавно" которой соединен с единичнымвходом первого триггера, выход шестого элемента И подключен к счетномувходу второго счетчика импульсов, кразрядным выходам которого подключены информационные входы второй группы сумматора, входы третьего дешифратора, информационные входы второй итретьей схем сравнения и входы узлавычитания, выход которого соединен сустановочным входом первой схемысравнения, выход "Равно" второй схе-мы сравнения подключен к единичномувходу второго триггера, прямой выходкоторого соединен с вторым входом пятого элемента И, выход которого подключен к входу обнуления второго счетчика импульсов, нулевому входу второго триггера и счетному входу третьего счетчика импульсов, инверсный выход второго триггера соединен с вторым входом шестого элемента И, разрядные выходы третьего счетчика импульсов подключены соответственнок входам четвертого, пятого, шестого и седьмого дешифраторов, выход четвертого дешифратора соединен с вторым входом четвертого элемента И, разрядные выходы сумматора подключены соответственно к разрядным входам; регистра памяти, выход второго дешифратора соединен с первым входом седь,мого элемента И, выход которого подключен к входу обнуления третьего счетчика импульсов и второму входу элемента ИЛИ, выход шестого дешифра". тора соединен с вторым входом седьмого элемента И, первая треугольная матрица регистров памяти дополнительно в каждой строке содержит вторую, третью и четвертую группы блоков эле" ментов И, число блоков элементов И в каждой группе равно числу регистров памяти в строке, выходы блоков элементов И второй группы в каждой строке соединены с разрядными входами соответствующего регистра памяти данной строки, разрядные выходы регистра памяти подключены к информационным входам соответствующих блоков элементов И третьей и четвертойгрупп, вторая треугольная матрица регистров памяти в каждой строке содер"житрегистров памяти, 1 блоков элементов И первой и второй групп, причем в каждой строке выходы блока элементов И первой грунпь 1 соединены с разрядными входами соответствующегорегистра памяти, разрядные выходы которого подключены к информационнымвходам соответствующего блока элементов И второй группы, блок вычисления вероятностей переходов содержит с первого по четвертый узлы умножения, с первого по четвертый регистры па мяти, с первого по седьмой элементыИ, первый, второй и третий блоки элементов И, формирователь импульсов,с первого по шесточ дешифраторы,группу элементов ИЛИ и сумматор, причем в блоке вычисления вероятностейпереходов информационные входы первой, второй, третьей и четвертойгрупп сумматора подключены соответственно к разрядным выходам первого,второго, третьего и четвертого регистров памяти, разрядные входы ко торых соединены с выходами соответственно первого, второго, третьего ичетвертого узлов умножения, информационные входы первого, второго и третьего блоков элементов И подключены 15 к выходам соответственно третьего,четвертого и шестого дешифраторов,выходы первого, второго и третьегоблоков элементов И соединены соответ"ственно с первыми, вторыми и третьи ми входами элементов ИЛИ группы, выход первого элемента И блока вычисления вероятностей переходов соединенс входом разрешения умножения первого узла умножения, выход второго эле мента И подключен к обнуляющему входу первого регистра памяти, выходтретьего элемента И соединен с вхо"дом разрешения умножения второго узла умножения, выход четвертого эле мента И подключен к обнуляющему вхо. -ду второго регистра памяти, выход пятого элемента И соединен с входомразрешения третьего узла умножения,выход шестого элемента И соединен с З 5 обнуляющим входом третьего регистрапамяти, выход седьмого элемента Иподключен к входу разрешения умножения четвертого узла умножения, а обнуляющий вход четвертого регистра 40 памяти соединен с выходом второгоэлемента И блока вычисления вероятностей переходов, первый выход формирователя импульсов подключен к управляющему входу третьего блока элемен тов И и первому входу первого элемента И, второй выход формирователя импульсов соединен с управляющим входом второго блока элементов И и первыми входами пятого и седьмого эле ментов И, тРетий выход формирователяимпульсов подключен к управляющемувходу первого блока элементов И ипервому входу третьего элемента Иблока вычисления вероятностей перехо" 55 дов, блок формирования сигналов управления содержит первый и второйдешифраторы, с первого по пятый элементы И, элемент НЕ, с первого пошестой блоки элементов И, первый и20 30 35 40 50 55 15второй формирователи импульсов, причем в блоке формирования сигналов управления выход первого элемента И соединен с вхддом первого формирователя импульсов, первый и второй выходы которого подключены к управляющим входам первого и второго блоков эле- ментов И, информационные входы которых и информационные входы третьего блока элементов И соединены соответственно с выходами первого дешифратора, выход второго элемента И соединен с управляющим входом третьегоблока элементов И и входом второгоформирователя импульсов, первый выход которого соединен с первым входом третьего элемента И, второй выход второго формирователя импульсовблока формирования сигналов управления подключен к первым входам четвертого и пятого элементов И, второйвход пятого элемента И соединен свыходом элемента НЕ, а выходы третьего, четвертого и пятого элементов И подключены к управляющим входам соответственно четвертого, пятого и шестого блоков элементов И, информационные входы которых соединены соответственно с выходами второго дешифратора блока формирования сигналов управления, выходы первого сумматора устройства соединены соответственно синформационными входами блоков элементов И третьей группы устройства,управляющие входы которых подключенык выходам пятого блока элементов Иблока формирования сигналов управления, выходы шесгого блока элементов И которого соединены соответственно с управляющими входами блоков элемен"тов И первой группы устройства, управляющие входы блоков элементов Ивторой группы которого подключенысоответственно к выходам четвертогоблока элементов И блока формированиясигналов управления, первая группавходов первого дешифратора и входы второго дешифратора которого подключены соответственно к разрядным выходам второго счетчика шпульсов блокауправления, разрядные выходы первогосчетчика импульсов которого соединены соответственно с входами второйгруппы первого дешифратора блока формирования сигналов управления, первый вход первого элемента И и первыйвход второго элемента И которого соединены с выходом первого элемента И блока формирования сигналов управления, выход "Не равнопервой схемысравнения которого подключен к входуэлемента НЕ и второму входу четвертого элемента И блока формирования сигналов управления, второй вход второгоэлемента И которого соединен с выходом седьмого дешифратора блока управления, выход пятого дешифратора которого подключен к второму входу первого элемента И блока формирования сигналов управления, второй вход третьего элемента И которого соединен спервым выходом первого дешифратораблока управления и вторым входом тре"тьего элемента И блока вычисления вероятностей переходов, первые входывторого и четвертого элементов И которого соединены соответственно спервым выходом третьего дешифратдраи вторым выходом первого дешифратораблокауправления, выход третьего эле- .мента И которого подключен к вторымвходам второго, четвертого и шестогоэлементов И, входу формирователя импульсов блока вычисления вероятнос"тей переходов и управляющему входублока элементов И устройства, информационные входы которого соединенысоответственно с разрядными выходамирегистра памяти устройства,. а выходыблока элементов И устройства подключены соответственно к информационнымвходам первой группы второго и четвертого узлов умножения блока вычисления вероятностей переходов, входыпервого и пятого дешифраторов которого соединены соответственно с разрядными выходами регистра памяти блокауправления, второй выход третьего дешифратора которого подключен к вто-рым входам первого и седьмого элементов. И блока вычисления вероятностейпереходов, вторые входы пятого и шестого элементов И которого соединенысоответственно с выходами "Не равно"и "Равно" третьей схемы сравненияблока управления, выход седьмого элемента И которого соединен с входомзапуска генератора импульсов времени,выход которого подключен к второмувходу первого элемента И блока управления, разрядные выходы первого счетчика импульсов которого соединены соответственно с информационными входами первой группы второго, третьего,четвертого и шестого дешифраторовблока вычисления вероятностей пере