Устройство для контроля аппаратуры управления электростанций

(71) Всесоюзный злектротехнический институт им. В.И.Ленина(56) Дисковый пакет программных модулей генерации задач сбора и обработки информации в АСУ ТП: Краткое описание и руководство по поль -.,зованию 3.340.004 Т, 1979.Автоматизированная система управления технологическим процессомСаяно-Ыушенской ГЭС; Техн. проект,Инв. Р 1609-)Т. ВЭИ, 1978,(54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯАППАРАТУРЫ УПРАВЛЕНИЯ ЭЛЕКТРОСТАНЦИИ, содержащее первый вычислитель,первый, второй, третий и четвертыйвходы которого являются соответственно первым, вторым, третьим ичетвертым входами устройства, второйвычислитель, первый вход которогосоединен с вторым входом первоговычислителя, второй вход являетсяпятым входом устройства, а третийи четвертый входы соединены соответственно с третьим и четвертымвходами первого вычислителя, первыйи второй интеграторы, соединенныепервыми входами с выходом генератора тактовых импульсов, а выходами -соответственно с входами первого ивторого компараторов, выходы которых являются соответственно первыми вторым выходами устройства, о тл и ч а ю щ е е с я тем, что, сцелью расширения области применения 801 01799 А устроиства путем селекции источника параметрического отказа, оно содержит третьи, четвертые и пятые интеграторы и компараторы, третий вычислитель, соединенный первым, вторым, третьим, четвертым и пятым входами соответственно с первым, вторым, пятым, третьим и четвертым входами устройства, четвертый вычислитель, подключенный первым, вторым, третьим, четвертым, пятым, шестым, седьмым и восьмым входами соответственно к первому, второму, третьему, четвертому, пятому, шестому, седьмому и восьмому выходам третьего вычислителя, пятый вычислитель, соединенный первым, вторым и третьим. входами соответственно с первым, вторым и третьим выходами четвертого вычислителя, шестой вычислитель, подключенный первым, вторым, третьим, четвертым пятым, шестым, седьмым и восьмым входами соответственно к первому, второму, третьему, четвертому, пятому, шестому, седьмому и,восьмому входам третьего вычислителя, девятым, десятым и одиннад-. цатым входами - соответственно к первому, второму и третьему выходам пятого вычислителя, двенадцатым и тринадцатым входами - к выходам соответственно первого и второго вычислителей, первым и вторым выходами соответственно к вторым входам первого и второго интеграторов, а третьим, четвертым и пятым выходами - к входам соответственно третьего, четвертого и пятого интеграторов, другие входы которых соединены с выходом генератора тактовых импульсов, а выходы - соответственс выходным сигналом умножителя 44 сумматором 146 и перемножается с . сигналом с двенадцатого входа вычислителя 12 умножителем 147. Сигнал с четвертого входа вычислителя 12 перемножается с сигналом с его одиннадцатого входа уиножителем 148, Сигнал с восьмого входа вычислителя 12 перемножается с сигналом с его десятого входа умножителем 149, сум О мируется с выходным сигналом умно- жителя 48 сумматором 150, перемножается с сигналом с тринадцатого входа вычислителя 12 умножителем 151, суммируется с выходным сигналом 15 умножителя 147 сумматором 152 и 152 перемножается с постоянной величинойумножителем 153. Выходной сигнал умножителя 153 является пятым выходным сигналом вычислителя.12.Первый, второй, третий, четвертый и пятый выходные сигналы блока вычислителей 8 интегрируются первым 4, вторым 5, третьим 13, четвертым 14 и пятым 15 интеграторами (со сбро сом ), Выходные сигналы интеграторов контролируются соответственно первым 6, вторым 7 третьим 16, четвер. тым 17 и пятым 8 сигналиэаторами отклонений, каждый из которых настроен на определенную уставку. При выходе входного сигнала за границы диапазона, задаваемого уставкой, сигнализатор отклонений выдает "1" на соответствующий выход устройства. Таймер 3 периодически выдает сигналы на сброс всех интеграторов.В качестве сигнализатора отклонений может быть выбран любой двух" пороговый компаратор, В качестве интеграторов могут быть использованы интеграторы,в которых сброс осуществляется внешним сигналом.Предлагаемое устройство испытывали на математической модели измерительных каналов, реализованной на мини-ЭВМ СМ. Результаты расчетов показали, что ошибки при оценке параметров, возникающие за счет линеаризации исходной системы уравнений, не превышают 0,0053 от дисперсии ошибок измерений,но с входами третьего, четвертогои пятого компараторов,выходы которых являются соответственно третьим,четвертым и пятым выходами устройства, причем третий вычислительсодержит первый умножитель, входи выход которого являются соответственно первыми входом и выходомданного вычислителя, включенныепоследовательно второй умножитель,вход которого является пятым входомтретьего вычислителя, первые сумматор и делитель, третий умножитель,другой вход которого соединен с егопервым входом, вторые делитель исумматор, четвертый умножитель нпервый инвертор, выход которого является вторым выходом данного вычислителя, пятый умножитель, вход которого является четвертым входом данного вычислителя, а выход подключенк другому входу первого сумматора,включенные последовательно шестойумножитель, соединенньп входом свходом второго умножителя, третьисумматор и делитель, другой вход которого является вторым входом третьего вычислителя, седьмой умножитель, четвертый сумматор и восьмойумножитель, выход которого являетсятретьим выходом третьего вычислителя, девятый умножитель, вход и выход которого соединены соответственно с входом пятого умножителя и другим входом третьего сумматора, пятый сумматор, один вход которогоподключен к выходу первого делителя,другой вход соединен с другими входами первого и второго делителей ивторого сумматора и является вторымвходом третьего вычислителя, десятый умножитель, подключенный входоми выходом соответственно к выходу пятого и другому входу четвертого сумматоров, включенные последовательночетвертый делитель, вход которого является третьим входомтретьего вычислителя, одиннадцатыйумножитель, первый вход которогосоединен с другим входом седьмогоумножителя, а второй вход - с выходом пятого сумматора, шестой сумматор и двенадцатый умножитель, выход которого является четвертым выходом третьего вычислителя, включенные последовательно пятый делитель,соединенный входом с входом четвертого делителя, тринадцатый умножитель, первый вход которого соединен с другим входом десятого умножителя,а второй вход - с выходом третьегоделителя, и четырнадцатый умножитель,соединенный выходом с другим входомшестого сумматора, включенные последовательно пятнадцатый умножитель,другой вход которого соединен с егопервым входом и входом четвертогоделителя, шестнадцатый умножитель,соединенный другим входом с вторымвходом третьего делителя, и семнадцатый умножнтель, выход которого является пятым выходом третьего вычислителя, включенные последовательно восемнадцатый умножитель, другойвход которого соединен с его первымвходом и вторым входом третьего делителя, девятнадцатый умножитель,соединенный другим входом с входомчетвертого делителя, и двадцатый умножитель, выход которого являетсяшестым выходом третьего вычислителя,включенные последовательно двадцатьпервый умножитель, подключенный входом к входу девятого умножителя, ивторой инвертор, выход которого является седьмым выходом третьего вычислителя, и включенные последовательно двадцать второй умножитель,соединенный входом с входом шестогоумножителя, и третий инвертор, выходкоторого является восьмым выходомтретьего вычислителя, четвертый вычйслитель содержит включенные последовательно двадцать третий умножитель, другой вход которого соединен с его первым входом и являетсячетвертым входом четвертого вычислителя, двадцать четвертый умножитель, седьмой и восьмой сумматорыи девятый сумматор, выход которогоявляется первым выходом четвертоговычислителя, последовательно соединенные двадцать пятый умножитель,другой вход которого соединен с егопервым входом и является третьим входом четвертого вычислителя, и двадцать шестой умножитель, выход которого соединен с другим входом седьмого сумматора, последовательно соединенные двадцать седьмой умножитель,другой вход которого соединен сего первым входом и является вторымвходом четвертого вычислителя, идвадцать восьмой умножитель, выходкоторого соединен с другим входомвосьмого сумматора, последовательно соединенные двадцать девятый умножитель, другой вход которого соединен с его первым входом и является первым входом четвертого вычислителя, и тридцатый умножитель, выход которого соединен с другим входом девятого сумматора, последовательйо .соединенные тридцать первый умножитель, другой вход которого соединен с его первым входом и является восьмым входом четвертого умножителя, тридцать. второй умножитель, десятый и одиннадцатый сумматоры и двенадцатый сумматор, выход которого является третьим выходом четвертого вычислителя, последова 1 тельно соединенные тридцать третий .умножитель, другой вход которого 1:соединен с его первым входом и является седьмым. входом четвертого вычислителя, и тридцать четвертый умножитель, выход, которого соединен с другим входом десятого сумматора, последовательно соединенные тридцать пятый умножитель, другой вход ;которого соединен с его первым входом и является шестым входом четвертого вычислителя, и тридцать шестой умножитель, выход которого соединен с другим входом одиннадцатого сумматора, последовательно соединенные тридцать седьмой умножитель, другой вход которого соединен с. его первым входом и является пятым входом .четвертого вычислителя, и тридцать . восьмой умножитель, выход которого соединен с другим входом двенадцатого сумматора, последовательно соединенные тридцать девятый умножитель, первый и второй входы которого соединены соответственно с входами двадцать третьего и тридцать первого умножителей, сороковой умножитель, тринадцатый сумматор и четырнадцатый сумматор, выход которого, является вторым выходом четвертого вычислителя, последовательно сое-. диненные сорок первый умножитель, первый и второй входы которого соединены соответственно с входами двадцать пятого и тридцать третьего умножителей, и сорок второй .умножитель, выход которого соединен с другим входом тринадцатого сумматора, последовательно соединенные сорок третий умножитель, первый и второйвходы которого соединены соответственно с входами двадцать седьмого и тридцать седьмого умножителей, и сорок четвертый умножитель, выход которого соединен с другим входом четырнадцатого сумматора, пятый вычислитель содержит последовательно соединенные сорок пятый умно- житель, другой вход которого соединен с его первым входом и являетсятретьим входом пятого вычислителя, пятнадцатый сумматор и шестой делитель, другой вход которого подключен к первому входу пятого вычисли-, теля, а выход является вторым выходом пятого вычислителя, сорок шестой умножитель, первый и второй входыкоторого являются соответственно первым и вторым входами пятого вычислителя, а выход соединен с другим входом пятнадцатого сумматора, седьмой делитель, первый и второй входы которого соединены соответственно с вторым входом сорок шестого умножителя и выходом пятнадцатого сумматора, а выход .является первым выходом пятого вычислителя, последовательно соединенные восьмой делитель, первый и второй входыкоторого соединены соответственнос входом сорок пятого умножителя ивыходом пятнадцатого сумматора, ичетвертый инвертор, выход которого является третьим выходом пятого вычислителя, шестой вычислитель содержит последовательно соединенные сорок седьмой умножитель, первый и второй входы которого являются соответственно одиннадцатым и тринадцатым входами шестого вычислителя, шестнадцатый сумматор, сорок восьмой умножитель, другой вход которого является первым входом шестого вычислителя и сорок девятый умножитель, выход которого является первым выходом шестого вычислителя, пятипесятый умножитель, первый и второй входы которого являются соответственно девятыми двенадцатым входами шестого. вычислителя, а выход соединен с другим входом шестнадцатого сумматора, последовательно соединенные пятьдесят первый умножитель, первый и второй входы которо-. го являются соответственно пятым и десятым входами шестого вычислителя, семнадцатый сумматор, пятьдесят второй умножитель, другой вход которого соединен с вторым входом сорок седьмого умножителя, восемнадцатый сумматор и пятьдесят третий умиожитель, выход которого является вторым выходом шестого вычислителя, пятьдесят четвертый умножитель, первыйи второй входы которого подключенысоответственно квторому и одиннадцатому входам шестого вычислителя,а выход соединен с другим входомсемнадцатого сумматора, последовательно соединенные пятьдесят пятыйумножитель, первый и второй входыкоторого подключены соответственнок пятому и одиннадцатому входам шестого вычислителя, восемнадцатыйсумматор и пятьдесят шестой умножитель, другой вход которого соединен с вторым входом пятидесятогоумножителя, а выход - с другимвходом восемнадцатого сумматора,пятьдесят седьмой умножитель, первыйи второй входы которого подключенысоответственно к второму и девятому входам шестого вычислителя, авыход соединен с другим входом восемнадцатого сумматора, последовательно соединенные пятьдесят восьмой умножитель, первый и второй входы которого подключены соответственно к десятому и тринадцатому входам шестого вычислителя, девятнадцатый сумматор, пятьдесят девятыйумножитель, другой вход которогоподключен к шестомувходу шестоговычислителя, и шестидесятый умножитель, выход которого являетсятретьим выходом шестого вычислителя, шестьдесят первый умножитель,первый и второй входы которого подключены соответственно к девятомуи двенадцатому входам шестого умножителя, а выход соединен с другимвходом девятнадцатого сумматора,последовательно соединенные шестьдесят второй умножитель, первый ивторой входы которого подключенысоответственно к седьмому и десятому входам шестого вычислителя,двадцатый сумматор, шестьдесят третий умножитель, другой вход которого соединен с вторым входом сорокседьмого умножителя, двадцать первый сумматор и шестьдесят четвертый умножитель, выход которого является четвертым выходом шестого вычислителя, шестьдесят пятый умножитель, первый и второй входй которого подключены соответственнок третьему и одиннадцатому входам 120179951015 20 25 30 40 45 50 55 35 Изобретение относится к автоматике и вычислительной технике ипредназначено для использования вАСУ ТП электростанций.Цель изобретения - расширение.области применения устройства путемселекции источника параметрическогоотказа,На фиг. 1 показана функциональная схема устройства; на фиг. 2-7 -функциональные схемы, соответственнопервого в . шестого вычислителей соответственно.Устройство содержит первый 1 и,второй 2 вычислители, генератор 3 тактовых импульсов (таймер), первый 4(сигнапизаторы отклонений).Первый вычислитель (фиг. 2). образуют умножители 19-21,. сумматор 22, делитель 23, сумматор (вычжатель) 24, умножители 25-27,сумматор (вычитатель) 28, делитель29, умножитель 30 и сумматор 3 исумматор,(вычитатель) 32.Второй вычислитель (фиг. 3) состоит из умножителей 33-38, сумматора 39 и сумматора (вычитателя) 40.Третий вычислитель (фиг. 4) содержит умножители 41-43, сумматор44, делитель 45, умножитель 46, делитель 47, сумматор (вычитатель) 48;умножитель 49, инвертор 50, сум-.матор вычитатель) 51, умножители52 и 53, сумматор 54, делитель 55,умножители 56 и 57, сумматор (вычитатель) 58, умножитель 59, делители60 и 61, умножители 62-64, сумматор65, умножители 66-73, инвертор 74,умножнтель 75 и инвертор 76.Четвертый вычислитель (фиг. 5)образуют умножители 77-84, сумма.торы 85-87, умножители 88-93, сумматоры 94 и 95, умножители,96-103 исумматоры 104-106,1Пятый вычислитель (фиг. 6) .состоит из умножителя 107, ди108, умножителя 109, сумматора (вычитателя) 110, делителей 111 и 112.и инвертора 113. Шестой вычислитель (фиг. 7) содержит умножители 114 и 115, сумматор 116, умножители 117-120, сумматор 121, умножители 122-24, сумматор 125, умножитель 126, сумматор 127, умножители 28-130, сумматор 131, умножители 132-135, сумматор 136, умножители 137-139, сумматор 140, умножитель 141, сумматор 142, умно- жители 143-145, сумматор 146, умно- жители 147-149, сумматор 150, умно- житель 151, сумматор 152 и умножитель 153.Устройство работает следующим образом./ На первый, второй, третий, четвертый входы первого вычислителя 1 подаются измеренные аналоговые сигналы .соответственно напряжения шин Ц, напряжения П, активной Р и реактивной Я мощностей агрегата. Первый вычислитель 1 реализует функцию: 1 ВхзАХВхаВр вкЬ хэлА Вьи "ьх 1"бхай хек У 1 Хр г тгде У - сигнал на выходе- сигналы соответственноЬХ ЬХ11 ь К на первом, втором, треЬМЪХуг,тьем и четвертом его вхо"дах,А и В - заранее заданные постоянные величины.Сигнал с первого входа первоговычислителя 1 квадратируется умножителем 19, сигнал с третьего входа первого вычислителя 1 перемножается с постоянной величиной А наумножителе 20, сигнал с четвертоговхода первого вычислителя 1 перемножается с постоянной величиной В наумножнтеле 21, сигнал с его выходасуммируется с выходным сигналом умножителя сумматорами 22, 20 и 21 иделится на сигнал с второго входапервого вычислителя 1 делителем 23.Выходной сигнал делителя 23 вычитается из сигнала с второго входа первого вычислителя 1 вычитателем 24,выходной сигнал которого перемножается сам с собой на умножителе 25,Сигнал с четвертого входа первоговычислителя 1 перемножается с посто"янной величиной А на умножителе 26,а сигнал с третьего входа перемножается с постоянной величиной на умножителе 27, выходной сигнал которо го вычитается из выходного сигнала умножителя 26 вычитателем 28; Выходной сигнал вычитателя 28 делится на сигнал с второго входа первого вычислителя 1 делителем 29, перемножается с самим собой на умножителе 30, суммируется с выходным сигналом умножителя 25 сумматором 31 и вычитается из выходного сигнала умножителя 19 вычитателем 32, выходной сигнал которого является выходным сигналом первого вычислителя 1На первый, второй, третий и четвертый входы второго вычислителя 2 подаются измеренные аналоговые сигналы соответственно напряжения Щ тока ,г, активной Рц и реактивной Ц,х мощности агрегата.Второй вычислитель 2 реализует фуНКЦИЮ 1 г г гьых ХЬх 1 Хьх гВхх х Ьх 3где Уб- сигнал на выходе,ых. а МЬх ХЬ - сигналы соответственнохгХЬХ ХЬ на пеРвом, втоРом, тРехь Вххтьем и четвертом входахвторого вычислителя 2.Сигнал с первого входа второговычислителя 2 квадратируется умножителем 33, сигнал с второго входаквадратируется умножителем 34,.ихвыходные сигналы перемножаются умножителем 35, выходной сигнал которого перемножается с постоянной величиной 3 умножителем 36. Сигнал стретьего входа второго вычислителя2 квадратируется умножителем 37, асигнал с четвертого входа квадратируется умножителем 38, выходной сигнал которого суммируется с выходнымсигналом умножителя 37 сумматором39, выходной сигнал которого вычитается из выходного сигнала умножителя 36 вычитателем 40, выходнойсигнал вычитателя 40 является выходным сигналом второго вычислителя 2..На первый, второй, третий, четвертый, пятый, шестой и седьмой входы блока вычислителей 8 поступаютсоответственно измеренные аналоговые сигналы напряжения шин 11, напряжения 11,г, тока 1,х, активной Рц иреактивной й,г мощностей агрегата,а также выходные сигналы с первого1 и второго 2 вычислителей. Третий,вычислитель реализует следующие функции:УВьа - -2 Х ВхУЬЫХ В = -2 Хбх В 15где УВгуЬыгг убыхиУЬыг УьмгхУВаььмхгф, Ьь 48 сигналы соответственно на первом,втором, третьем,четвертом, пятом,шестом, седьмом ивосьмом выходах;сигналы соответственно на первом,втором, третьем,четвертом и пятомвходах третьего вычислителя 9. 20 "Ьк эЬхр Во ф Вхц э ЬХВ 25 Сигнал с первого входа третьеговычислителя 9 перемножается с постоянной величиной.2 на умножителе 4. Сигнал с выхода перемножителя 41 является первым выходным сигналом третьего вычислителя 9. Сигнал с его четвертого входа перемножается с пострянной величиной А на умножителе 42, сигнал с пятого входа перемножается с постоянной величиной В на умножителе 43, их выходные сигналы суммируются сумматором 44, выходной сигнал сумматора .44 делится на сиг нал с второго входа этого вычислителя делителем 45. Сигнал с выхода делителя 45 вычитается из сигнала с второго входа вычислителя 9. Сигнал с выходаделителя 45 квадрати руется на умножителе 46 и делитсяна сигнал с второго входа вычислителя 9 делителем 47. Выходной сигнал делителя 47 вычитается из сигнала с второго входа вычислителя 9 50 вычитателем 48, выходной сигнал которого перемножается с постоянной величиной 2 умножителем 49, выходной сигнал умножителя 49 инвертируется инвертором 50. Выходной сигнал 55 инвертора 50 является вторым выходом третьего вычислителя 9. Сигнал с его четвертого входа перемножается с постоянной величиной В на% 12017 умножителе 52, сигнал с его пятого входа перемножается с постоянной величиной А на умножителе 53 и выходной сигнал умножителя 53 суммируется с выходным сигналом перемножйтеля 52 сумматором 54. Вы 5 ходной сигнал сумматора 54 делится на сигнал со второго входа вычислителя 9 делителем 55, Постоянная величина В делится на сигнал с третьего входа вычислителя 9 делителем 60, а постоянная величина А делится на сигнал с третьего входа делителем 61. Выходной сигнал вычитателя 51 перемножается с выходным сигна- лом делителя 60 умножителем 56. Выходной сигнал делителя 55 перемножается с выходным сигналом делителя 61 на умножителе 57, вычитается из выходного сигнала перемножителя 56 вычитателем 58 и перемножается с постоянной величиной 2 умножителем 59. Выходной сигнал умножителя 59 является третьим выходом третьего вычислителя 9.25Выходной сигнал делителя 55 перемножается с выходным сигналом делителя 60 умножителем 62, выходной сигнал которого перемножается с постоянной величиной 2 умножителем 63. Выходной сигнал вычитателя 51 перемножается с выходным сигналом делителя б умножителем 64, суммируется с выходным сигналом перемножителя 63 сумматором 65 и перемножается с постоянной величиной 2 умножителем 66. Выходной сигнал умножителя 66 является четвертым выходным сигналом третьего вычислителя 9. Сигнал с его третьего входа квадратируется40 умножителем 67, перемножается с сигналом с второго входа вычиелителя 9 умножителем 68 и перемножается с постоянной величиной 6 умножителем 69. Выходной сигнал умножителя 6945 является пятым выходом вычислителя 9. Сигнал с его второго входа квадратируется умножителем 70, перемножается с сигналом с третьего входа вычислителя 9 перемножителем 71 и перемножается с постоянной величиной 650 умножителем 72. выходной сигнал перемножителя 72 является шестым выходным сигналом вычислителя 9. Сигнал с его четвертого входа перемножается с постоянной величиной 2 умножителем 73, выходной сигнал которого инвертируется инвертором .74 Выходной сигнал инвертора 74 яв 99 6,ляется седьмым выходным сигналомтретьего вычислителя 9. Сигнал сего пятого входа 9 перемножается спостоянной величиной 2 умножителем75, выходной сигнал которого инвертируется инвертором 76. Выходнойсигнал инвертора 76 является восьмымвыходным сигналом третьего вычислителя 9.Сигналы с первого, второго,третьего, четвертого, пятого,шестого, седьмого и восьмого выходовтретьего вычислителя 9 подаютсясоответственно на первый, второй,третий, четвертый, пятый, шестой,седьмой и восьмой входы четвертоговычислителя 10, который реализуетследующие функции:г +Ьых Ч х "ЬХ 1+%гХЬХ,4 "ВХЬ %В "Вх"Ьихх=фъ ХЬХх"ВхВ 1 ХВХЗХЬхЧ %ВХЬХ 4 ХЬХъ+ х+Ьых ЬхЬХ В ЯЬ ЬХЬ 41 ЬХГ %5 Вх ВГде УХХ,Ухх,УЬх - сигналы соответственно на первом,втором и третьемвыходахф ХВХХВх 1 ХВхх 1 ЬХ 4 - сигналы соответстХЬхр 1 ВхХЬху 1 ЦхВ венно на первом,втором, третьем,четвертом, пятом,шестом, седьмом ивосьмом входахчетвертого вычислителя О,заранее заданныеТ ( 1 -, е 1 1 э 1 ф 41 ф 5постоянные величиныеСигнал с первого входа четвертого вычислителя 10 квадратируется перемножителем 77 и перемножается с постоянной величиной с умножителем 78, сигнал. с втброго входа квадратируется умножителем 79 и перемножается с постоянной величинойумножителем 80, сигнал с третьего входа квадратируется умножителем 81 и перемножается с постоянной величинойумножителем 82, сигнал с четвертого входа квадратируется умножителем 83 и пере - множается с постоянной величинойс,4 умножителем 84 и суммируется с выходным сигналом умножителя 82 сумматором 85. Выходной сигнал сумматора 85 суммируется с выходным сигналом умножителя 80 сумматором 86 и с выходным сигналом перемножителя778 сумматором 87. Выходной сигналсумматора 87 является сигналом спервого выхода вычислителя 1 О, сигнал с второго входа которого перемножается с сигналом с его пятого5входа умножителем 88 и с постояннойвеличиной я, умножителем 89.,Сигнал с третьего входа вычислителяО перемножается с сигналом с егоседьмого входа перемножителем 90и с постояннои величиноиумноителем 91, сигнал с четвертого входавычислителя 1 О перемножается с сигналом с его восьмого входа умножителем 92 и с постоянной величиной фумножителем 93 и суммируется с выход"ным сигналом умножителя 91 суммато-.,ром 94 и с выходным сигналом умножителя 89 сумматором 95, Выходной сигнал сумматора 95 является сигналом с второго выходачетвертого вычислителя 10. Сигналс пятого входа последнего квадратируется умножителем 96 и перемножаетСЯ с постоЯнной величиной х Умножителем 97, Сигнал с шестого входавычислителя 10 квадратируется умножителем 98 и перемножается с постоянной величиной , умножителем99, сигнал с седьмого входа квадратируется умножителем 100 и перемножается с постоянной величинойс умножителем 01, сигнал с восьйЙого входа квадратируется умножителем 102, перемножается с постоянной величинойумножителем 03,суммируется с выходным сигналомсумматором 104, с выходным сигналомумножителя 99 - сумматором 105,а с выходным сигналом умножителя 497 - сумматором 106, Выходной сигналсумматора 106 является третьим выходным сигналом четвертого вычислителя. 1201799)Ех 1 "Ехх ХЕ"Выход Чадех 1 С" ЕкхХ ВХ + "Ехх "ВХ)+55 + ЧхХВхойбхх 1 ЕХ, Хех Хвх 1 о)УВью ХЬХ 1Выем Хбх ХВХ,-ХВХ иНа первый, второй и третий входы пятого вычислителя 11 подаются сигналы соответственно с первого, второго и третьего выходов четвертого вычислителя 10, Пятый вычислитель 11 реализует следующие функцииу уе,уе,д- соотввтственно первый, второй и третий выходные сигналы;- первый, второй итретий соответственно входные сигналы вычислителя.,Сигнал с первого входа вычислителя 11 перемножается с сигналом с его второго входа умножителем 107, сигнал с третьего входа вычислителя 11 квадратируется умножителем 109 и вычитается из выходного сигнала умножителя 107 вычитателем 110, сигнал с второго входа вычислителя 11 делится на сигнал с выхода вычитателя 110 делителем 108. Выходной сигнал делителя 108 является первым выходным сигналом вычислителя 11. Сигнал с его первого входа делится на сигнал с выхода вычитателя 110 делителем 111, Выходной сигнал делителя 111 является вторым выходным сигналом вычислителя 11. Сигнал с его третьего входа делится на выходной сигнал вычитателя 110 делителем 112 и его выходной сигнал инвертируется инвертором 113. Выходной сигнал инвертора 113 является третьим выходом вычислителя 11. На первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый, двенадцатый и тринадцатый входы шестого вычислителя 12",подаются сигналы соответственно с первого, второго, третьего, четвертого, пятого, шестого, седьмого, восьмого выходов третьего вычислителя 9, первого, второго и третьего выходов пятого вычислителя 11 и выходов первого и второго вычислителей 1 и 2. Шестой вычислитель 12 реализует следующие функции: У еых=% хех 1 "вк 1 "ехе+хвххех) Ъ ых 5- ех (хехя Хьхе+вх 13 ьх 40%Ф "ьх 1 ъ"ьх 3 хьх+Хвх 1 Хвх 40 ) 1ЬьхЬ Ч(э Хвх 11(ХВх 4 Хвхв+Хьхз ХЬхр)в Хьх 4 Хвх ХьхцХьхб Хвх 1 о)где увьсюуВ, ФУЬихЗ- сигналы соответбью бюв ственно на первом,втором, третьем,четвертом и пятомвыходах "Ьхм ХВХх "Ьхв"Ьхц- сигналы соответ- Х Ьхб, Хвхе, Хвх у Хех Вственно на первом,Х Х Хв втоРом, третьем ВхцЬхо вхи вхмЬИЗчетвертом, пятом,шестом, седьмом,восьмом, девятом,десятом, одиннадцатом, двенадцатоми тринадцатом входах шестого вычислителя 12; н фгфвС,(р - заданные постоянные величины.Сигнал с двенадцатого входа вычислителя 12 перемножается с сигналом с его девятого входа умножителем 114, сигнал с тринадцатого входа перемножается с сигналом с. одиннадцатого входа умножителем 115, выходные сигналы умножителей 115 и 114 суммируются сумматором 16, выходной сигнал сумматора 116 перемножается с сигналом с первого входа вычислителя 12 умножителем 117 и выходной сигнал последнего перемножается с постоянной величинойумножителем 118. Выходной сигнал умножителя 118 является пер-, вым выходным сигналом шестого вычислителя 12. Сигнал с его второго входа перемножается с сигналом с его девятого входа умножителем 119. Сигнал с пятого входа вычислителя 12 перемножается с сигналом с его одиннадцатого входа умножителем 120, выходные сигналы умножителей 120 и 119 суммируется сумматором 121 и выходной сигнал сумматора 121 перемножается с сигналом с двенадцатого входа вычислителя 12 умножителем 122. Сигнал с его второго входа перемножается с сигналом с его одиннадцатого входа умкожителем 123. Сигнал с пятого входа вычислителя 12 перемножается с сигналом с его десятого входа умножителем 124, суммируется с выходным 10152025303540455055 99 10сигналом умножителя 123 сумматором-125, перемножается с сигналом с тринадцатого входа вычислителя 12 перемножителем 126, выходные сигналы умножителей 126 и 22 суммируются сумматором 127 и выходной сигнал умножителя 127 перемножается с постоянной величиной г умножителем 128. Выходной сигнал умножителя 128 является вторым выходным сигналом шестого вычислителя 12. Сигнал с его двенадцатого входа перемножается с сигналом с его девятого входа умножителем 129. Сигнал с тринадцатого входа вычислителя 12 перемножается с сигналом с его десятого входа умножителем 130, выходной сигнал последнего суммируется с выходным сигналом умножителя 129 сумматором 13, перемножается с сигналом с шестого входа вычислителя 12 умножителем 132 и с постоянной величиной в умножителем 133. Выходной сигнал перемножителя 133 является третьим выходным сигналом вычислителя 12, Сигнал с его третьего входа перемножается с сигналом с его девятого входа умножителем 134. Сигнал с седьмого входа вычислителя 12 перемножается с сигналом с его одиннадцатого входа умножителем 135, суммируется с выходным сигналом умножителя 134 сумматором 36,перемножается с сигналом с двенадцатого входа вычислителя 12 умножителем 137. Сигнал с третьего входа вычислителя 12 перемножается с сигналом с его одиннадцатого входа 12 умно- жителем 138. Сигнал с седьмого входа вычислителя 12 перемножается с сигналом с его десятого входа умножителем 139, суммируется с выходйым сигналом перемножителя 138 сумматором 140, перемножается с сигналом с тринадцатого входа вычислифтеля 12 умножителем 141, суммируехся с выходным сигналом умножителя 137 сумматором 142 и перемножается с постоянной величинойумножителем 143. Выходной сигнал перемножителя 143 является четвертым выходным сигналом вычислителя 12. Сигнал с его четвертого входа перемножается с сигналом с его девятого входа умножителем 144. Сигнал с восьмого входа вычислителя 12 перемножается с сигналом с его одиннадцатого входа умножителем 145, суммируется