Устройство для вычисления элементарных функций

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ п 911519 Союз Советски кСоцнапистнчесиикРеспублик(51)М. Кл. с присоеаннением заявки РЙ(23) тввуюврствсгшыв квмвтет сВСР ае дмам взевретеввв и вткрытвй(с 88.8) Дата опубликования описания 07.03.82.А, Алексенко, В,П. БС.А. Селютин 2) Авторы нзобретеннИ, Рувинский,аявит СТРОЙСТВО ДЛЯ ВЫЧИСЛЕФУНКЦИЙ ЛЕИЕНТАРНЫХ Устроиство относится к вычислитеной технике и может найти применение при лроектировании электронныхклавишных вычислительных машин (ЭКВМ),реализующих класс элементарных Функций.Известно устройство для вычисления элементарных функций, содержащее три регистра данных, два сумматора, блок синхронизации, блок модифигокатора, блок управления, коммутаторы.и логические элементы И, ИЛИ 1.11.Недостаток этого устройства - егосложность.15Наиболее близким к предлагаемомупо техническому решению являетсяустройство для вычисления элементарных функций, содержащее регистр данных, сумматор, два коммутатора, блокмодификатора, блок управления, блоксинхронизации, включающий битовый,числовой и цифровой регистры, блокконстант,Первый выход регистра данных соединен с первым информационным вхо" дом сумматора. Второй информационный вход сумматора соединен с выходом первого коммутатора, первый информационный вход которого соединен с выходом блока модификатора.Входы блока модификатора соединены с выходами разрядов регистра данных, первым выходом блока управленйя и выходами цифрового регистра блока синхронизации. Вход регистра данных соединен с выходом второго коммутатора, первый и второй информационные входы которого соединены с внеш" ним входом и выходом сумматора соответственно. Управляющий вход второго коммутатора соединен со вторым выходом блока управления, Вход блока констант соединен с первым выходом блока управления, второй его вход " с выходами цифрового регистра блока синхронизации, третий выход блока управления соединен с управляющимвключен к выходу четвертого элемента НЕ, вход которого подключен ко второму входу пятнадцатого элемента И и ко второму управляющему выходу счетчика, информационные выходы которого подключены к шинам первого выхода блока, выход шестнадцатого элемента И подключен к третьему входу пятого элемента ИЛИ первой группы,выход пятнадцатого элемента И подключен 10 к первому входу первого элемента ИЛИ первой группы, выход второго элемента ИЛИ первой группы подключен к входу девятого триггера, нулевой выход которого подключен к первым входам 15 семнадцатого и восемнадцатого элементов И, второй вход которого подключен к выходу пятого элемента НЕ, вход которого подключен ко второму входу семнадцатого элемента И и к третьему 20 входу блока, выход семнадцатого злемемта И подключен ко второму входу второго элемента ИЛИ первой группы, выход восемнадцатого элемента И подключен к входу десятого триггера, 25 единичный выход девятого триггера подключен к первым входам девятнадцатого, двадцатого, двадцать первого и двадцать второго элементов И,второй вход девятнадцатого элемента И подключен к первому входу блока, который подключен ко вторым входам двадцать первого и двадцать второго элементов И, второй вход двадцатого элемента И подключен ко второму входу блока, который подключен к третьим входам двадцать первого и двадцать второго элементов И, кулевой выход десятого триггера подключен к первым входам двадцать третьего и двадцать четвертого элементов И, второй вход которого подключен к выходу шестого элемента НЕ, ,вход которого подключен ко втором 1входу двадцать третьего элемента И, к первому управляющему выходу счетчика, выход двадцать четвертого элемента И подключен к третьему входувторого элемента ИЛИ первой группы,выход двадцать третьего элемента И 50подключен к первому входу шестого элемента ИЛИ первой группы., выход которого подключен к входу одиннадцатого триггера, единичный выход которого подключен к первому входу 55 седьмого элемента ИЛИ первой группы, выход которого подключен к входу двенадг,этого триггера, нулевой выход которого подключен к первым входам двадцать пятого и двадцать шестого элементов И, второй вход которого подключен к выходу седьмого элемен- та НЕ, вход которого подключен ко второму входу двадцать пятого элемента И к третьему входу блока, выход двадцать шестого элемента И подключен ко второму входу седьмого элемента ИЛИ первой группы, выход двадцать пятого элемента И подключен к входу тринадцатого триггера,единичный выход двенадцатого триггера подключен к первым входам двадцать седьмого и двадцать восьмого элементов И, вторые входы которых подключены к первому и второму входам блока соответственно, нулевой выход тринадцатого триггера подключен к первым входам двадцать девятого и тридцатого элементов И, второй вход которого подключен к выходу восьмого элемента НЕ, вход которого подключен ко второму входу двадцать девятого элемента И и ко второму управляющему выходу счетчика, выходы двадцать девятого и тридцатого элементов И подключены ко вторым входам первого и шестого элементов ИЛИ первой группы соответственно, единичные выходы восьмого и тринадцатого триггеров подключены к первому и второму входам шестого элемента ИЛИ второй группы соответственно, выход которого подключен к входу вычитания единицы счетчика, вход прибавления единицы которого подключен к выходу седьмого элемента ИЛИ второй группы, первой и второй входы которого подключены кединичным выходам пятого и десятого триггеров соответственно, второй вход второго элемента ИЛИ второйгруппы подключен к нулевому выходу одиннадцатого триггера, выходы первого и второго элементов ИЛИ второй 3гоуппы подключены к второму выходу блока, выход девятнадцатого элемента И подключен к вторым входам третьего и четвертого элементов ИЛИ второй группы, выход одиннадцатого элемента И подключен к третьему входу третьего элемента ИЛИ второйгруппы, четвертый вход которого. подключен к выходу двадцать седьмого элемента И, третий вход четвертогоэлемента ИЛИ второй группы подключен к выходу тринадцатого элемента И, а четвертый вход подключен к21 9115 выходу четырнадцатого элемента И,второй вход пятого элемента ИЛИ второй группы подключен к выходу шестого элемента И, выход двадцат первого элемента И подключен к первому входу восьмого элемента ИЛИ второй группы, второй вход которого подключен к выходу тринадцатого элемента И, выход двадцать второго элемента И подключен к первому входу девятого . 1 о элемента ИЛИ второй группы, второй вход которого подключен к выходу четырнадцатого элемента И, выход двадцать первого элемента И подключен к первому входу десятого эле- м мента ИЛИ второй группы, второй вход которого подключен к выходу двадцать второго элемента И, третий вход подключен к выходу одиннадцатого элемента И,. а четвертый вход подключен к выходу двадцать седьмого элемен- та И, выход двенадцатого элемента И подключен к первому входу одиннадцатого элемента ИЛИ второй группы, второй выход которого подключен к выходу двадцать восьмого элемента .И, выходы первого и второго элементов ИЛИ второй группы подключены ко второму выходу блока, выходы четвертого и десятого элементов ИЛИ второй группы подключены к третьему выходу блока, выходы пятого и одиннадцатого элементов ИЛИ второй группы подключены к четвертому выходу блока, пятый, шестой и седьмой выходы которого подключены к выходам девятого,.восьмого и третьего элементов ИЛИ второй группы.3. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок модификатора содержит элементы И и ИЛИ, причем первый вход первого элемента И подключен к первой шине первого входа управления блока, вторая, шина которого подключена к первым 19 22входам второго и третьего элементовИ, третья шина - к первому входучетвертого элемента И, вторая шина - к первым входам пятого и шестого элементов И, третья шина - кпервому входу седьмого элемента И,четвертая щи;а - ко вторым входамвторого и четвертого элементов И,пятая шина - ко вторым входам третьего и седьмого элементов И, шестаяшина - ко второму входу пятого элемента И, седьмая шина - ко второмувходу шестого элемента И, третийвход второго элемента И подключенк первой шине второго входа управления блока, вторая шина которогоподключена к третьим входам третьегои четвертого элементов И, третьяшина подключена к третьему входупятого элемента И, четвертая шинаподключена к третьим входам шестогои седьмого элементов И, первый разряд информационного входа блока подключен ко второму входу первого элемента И, второй разряд информационного входа блока подключен к четвертому входу второго элемента И,четвертые входы третьего и четвертого элементов И подключены к треть"ему разряду информационного входаблока, четвертый разряд которогоподключен к четвертому. входу пятогоэлемента И, пятый разряд подключенк четвертым входам шестого и седьмого элементов И, выходы элементов Иподключены ко входам элемента ИЛИсоответственно, выход которого подключен к выходу блока,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРЬ 560229, кл. 6 06 Е 7/38, 19772. Неппап ЯсЬппс 1. Ресдща 1 Саирц.Й.й 1 од Иеы догЕ 1974, с. 32-46,3 911 у входом сумматора. Первый и второй входы блока управления соединены с выходами битового и числового регистров блока синхронизации соответственно. 5Устройство содержит также еще два регистра данных, блок модификатора и еще один коммутатор на входах сумматора. Числовой регистр, битовой регистр и цифровой регистр в блоке 10 синхронизатора соединены последова- Ртельно.Кроме того, устройство содержит промежуточные триггеры, выходы которых соединены со входами соответст вующих регистров, а входы через коммутаторы - с выходом сумматора 2,Недостатком известного устройства является сложность его структуры.20Оно содержит, например, такиесложные узлы, как три регистра данных,два блока модификатора и два коммутатора на входах сумматора. Крометого, для хранения результатов суммирования битов информации между25сдвигами устройство содержит промежуточные триггеры. Схема самого сумматора (ос бенно при интегральном ис полнении) также является усложненнойвследствие требования высокого быстродействия, предъявляемого к нему. Этообъясняется тем, что за время сдвигаодного бита информации сумматор должен успеть обработать информацию,содержащуюся в трех регистрах, т.е,его быстродействие должно в три разапревышать быстродействие регистров,Другим недостатком известногоустройства - является низкая точность вычисления элементарных Функ- ф 0ций, так как процесс псевдоумножения выполняется, начиная со старшихразрядов, что приводит к значительному накоплению ошибок округления.Такая организация процесса псевдо- ф 5умножения объясняется тем, что структура данного устройства позволяетвыполнить его лишь параллельно спроцессом псевдоделения и начиная состарших разрядов, как это и требуется для псевдоделения,Цель изобретения - упрощение устройства и повышение точности вычисления элементарных функций.Поставленная цель достигается тем,55что устройство для вычисления элементарных Функций, содержащее блоксинхронизации, включающий битовый,9 4числовой и цифровой регистры, а также регистр данных, блок констант, блок модификатора, сумматор, два коммутатора и блок управления, выход последнего разряда регистра данных подключен к первому информационному входу сумматора второй информационный вход которого подключен к выходу первого коммутатора, первый информационный вход которого подключен к выходу блока модификатора, информационные входы которого подключены к выходам разрядов регистра данных соответственно, вход первого разряда которого подключен к выходу второго коммутатора, первый информационный вход которого подключен к выходу сумматора, второй информационный вход подключен к информационной шине устройства, шины первого .выхода блока управления подключены к шинам первых управляющих входов блока модификатора и констант,шина вторых управляющих входов которых подключены к выходным шинам цифрового регистра блока синхронизации, выход блока констант подключен к третьему информационному входу второго коммутатора, управляющий вход которого подключен ко второму выходу блока управления, третий выход которого подключен к управляющему входу сумматора, а первый и второй входы подключены к выходам битового и числового регистров блока синхронизации соответственно,оно также содержит схему сравнения и сдвиговый регистр, причем выход предпоследнего разряда регистра данных подключен ко второму информационному входу первого коммутатора, третий информационный вход которого подключен к,выходу сдвигового регистра, вход, которого подключен к первому информационному входу первого коммутатора, первый, второй, третий и четвертый управляющие входы которого подключены к четвертому, пятому, шестому и седьмому выходам блока управления соответственно, выход сумматора подключен к первому входу схемы сравнения, второй вход которой подключен ко второму входу блока управления, третий вход которого подключен к выходу схемы сравнения.Кроме того, устройство содержитблок управления, содержащий триггеры,первую группу элементов ИЛИ,вторую19115 19 5группу. элементов ИЛИ, элементы И,элементы НЕ, счетцик и регистр,два входа которого подключены к первому и второму входам блока и кпервым входам первого и второго элементов И соответственно, вторые входы которых подключены к единичномуи нулевому выходам первого триггерасоответственно, вход которого подключен к выходу первого элемента ИЛИ 10первой группы, выход первого элемента И подключен к входу второготриггера, единичный и нулевой выходыкоторого подключены к первым входамвторого элемента ИЛИ первой группы и 15первого элемента ИЛИ второй группысоответственно, выход второго элемента И подключен к первому входутретьего элемента ИЛИ первой группы,выход которого подключен к входу 20третьего триггера, нулевой и единичный выходы которого подключены к первым входам второго элемента ИЛИ второй группы и цетвертого элемента ИЛИпервой группы соответственно, второй 25вход которого подключен к выходутретьего элемента И, а выход подклю,чен к входу четвертого триггера,нулевой выход которого подключен кпервым входам третьего и четвертого 30элементов И, вход которого подключенк выходу первого элемента НЕ, вход1которого подключен ко второму входутретьего элемента И и к третьему вхо-ду блока, единичный выход четвертого 35триггера подключен к первым входампятого и шестого элементов И, вторыевходы которых подключены к первомуи второму входам блока соответственно, выход пятого элемента И подключен40к первьм входам третьего и четвертогоэлементов ИЛИ второй группы, выходшестого элемента И подключен к первому входу пятого элемента ИЛИ второйгруппы, выход четвертого элемента И 45подключен к входу пятого триггера,нулевой выход которого подключен кпервым входам седьмого и восьмогоэлементов И, второй вход которогоподключен к выходу второго элемента НЕ, вход которого подключен ковторому входу седьмого элемента Ии к первому управляющему выходу счетчика, выход восьмого элемента И подключен ко второму входутретьего эле мента ИЛИ первой группы; выход седьмого элемента И подключен к входушестого триггера, нулевой выход которого подключен ко второму входупервого элемента ИЛИ второй группы,а единичный выход подключен к первомувходу пятого элемента ИЛИ первойгруппы, выход которого подключен квходу седьмого триггера, нулевой выход которого подключен к первым входам девятого и десятого элементов И,второй вход которого подключен к выходу третьего элемента НЕ, вход которого подключен ко второму входудевятого элемента И и к третьемувходу блока, выход десятого элемента И подключен ко второму входу пятого элемента ИЛИ первой группы,выход девятого элемента И подключен квходу восьмого триггера, единичныйвыход седьмого триггера подключенк первым входам одиннадцатого,двенадцатого, тринадцатого и четырнадцатого элементов И, второй входодиннадцатого элемента И подключенк первому входу блока, который под"клюцен ко вторым входам тринадцатогои четырнадцатого элементов И,второйвход двенадцатого элемента И подключен ко второму входу блока, которыйподключен к третьим входам тринад-цатого и четырнадцатого элементов И,нулевой выход восьмого триггера подключен к первым входам пятнадцатогои шестнадцатого элементов И, второйвход которого подключен к выходучетвертого элемента НЕ, вход которогоподключен ко второму входу пятнадцатого элемента И и ко второму управляющему выходу счетчика, информационные выходы которого подключенык шинам первого выхода блока, выходшестнадцатого элемента И подключенк третьему входу пятого элемента ИЛИпервой группы, выход пятнадцатогоэлемента И подключен к первому входупервого элемента ИЛИ первой группы,выход второго элемента ИЛИ первойгруппы подключен к входу девятого,триггера, нулевой выход которогоподключен к первым входам семнадцатого и восемнадцатого элементов И,второй вход, которого подключен квыходу пятого элемента НЕ, вход которого подключен ко второму входусемнадцатого элемента И и к третьему входу блока, выход семнадцатогоэлемента И подключен ко второмувходу второго элемента ИЛИ первойгруппы, выход восемнадцатого элемента И подключен к входу десятоготриггера, единичный выход девятого7 9115триггера подключен к первым входамдевятнадцатого, двадцатого, двадцать первого и двадцать второгоэлементов И, второй вход девятнадцатого элемента И подключен к перво зму входу блока, который подклбменко вторым входам двадцать первогои двадцать второго элементов И,второй вход двадцатого элемента Иподключен ко второму входу блока, 1 Окоторый подключен к третьим входамГдвадцать первого и двадцать второгоэлементов И, нулевой выход десятого триггера подключен к первым входам двадцать третьего и двадцать 15четвертого элементов И, второй входкоторого подключен к выходу шестого элемента НЕ, вход которого подключен ко,второму входу двадцатьтретьего элемента И, к первому управляющему выходу счетчика, выходдвадцать четвертого элемента И подкл,зчен к третьему входу втооогоэлемента ИЛИ первой группы, выходдвадцать третьего элемента И под- аключен к первому входу шестого элемента ИЛИ первой группы, выход которого подключен к входу одиннадцатоготриггера, единичный выход которогоподключен к первому входу седьмого ЗОэлемента ИЛИ первой группы, выходкоторого подключен к входу двенадцатого триггера, нулевой выход которого подключен к первым входам двадцатьпятого и двадцать шестого элементов З 5И, второй вход которого подключен квыходу седьмого элемента НЕ, вход которого подключен ко второму входудвадцать пятого элемента И к третьему входу блока, выход двадцать шес Отого элемента И подключен ко второмувходу седьмого элемента ИЛИ, первойгруппы, выход двадцать пятого элемента И подключен к входу тринадца 1того триггера, единичный выход двенадцатого триггера подключен к первым входам двадцать седьмого и двадцать восьмого элементов И, вторыевходы которых подключены к первому ивторому входам блока соответственно, Ынулевой выход тринадцатого триггераподключен к первым входам двадцатьдевятого и тридцатого элементоВ,И,второй вход которого подключен к вы.ходу восьмого элемента НЕ, вход которого подключен ко второму входудвадцать девятого элемента И и ковторому управляющему выходу счетчика,19 8выходы двадцать девятого и тридцатого элементов И подключены ко вторымвходам первого,и шестого элементов ИЛИ первой группы соответственно,единичные выходы восьмого и тринадцатого триггеров подключены к первому и второму входам шестого элемента ИЛИ второй группы соответственно, выход которого подключен к входувычитания единицы счетчика, вход прибавления единицы которого подключен квыходу седьмого элемента ИЛИ второйгруппы, первой и второй входы которого подключены к единичным выходампятого и десятого триггеров соответственно, второй вход второго элемен-.та ИЛИ второй группы подключен кнулевому выходу одиннадцатого триггера, выходы первого и второго элементов ИЛИ второй группы подклсченыко второму выходу блока, выход де"вятнадцатого элемента И подключенко вторым входам третьего и четвертого элементов ИЛИ второй группы,выход одиннадцатого элемента И подключен к третьему входу третьего элемента ИЛИ второй группы, четвертыйвход которого подклочен к выходудвадцать седьмого элемента И, третийвход четвертого элемента ИЛИ второйгруппы подключен к выходу тринадцатого элемента И, а четвертый входподключен к выходу цетырнадцатогоэлемента И, второй вход пятого элемента ИЛИ второй группы подключен квыходу шестого элемента И, выходдвадцать первого элемента И подключен к первому входу восьмого элемента ИЛИ второй группы, второй входкоторого подключен к выходу тринадцатого элемента И, выход двадцатьвторого элемента И подключен к первому входу девятого элемента ИЛИ .второй группы, второй вход которогоподключен к выходу четырнадцатогоэлемента И, выход двадцать первогоэлемента И подключен к первому входу десятого элемента ИЛИ второй группы, второй вход которого подключенк выходу двадцать второго элементаИ, третий вход подключен к выходуодиннадцатого элемента И, а четвертый вход подключен к выходу двадцать седьмого элемента И, выходдвенадцатого элемента И подключенк первому входу одиннадцатого элемента ИЛИ второй группы, второйвыход которого подключен к выходудвадцать восьмого элемента И,выходы первого и второго элементов ИЛИ второй группы подключены ко второму выходу блока, выходы четвертого и десятого элементов ИЛИ второй группы подключены,к третьему выходу блока, выходы пятого и одиннадцатого элементов ИЛИ второй группы подключены к четвертому выходу блока, пятый, шестой и седьмой выходы которого подключены к выходам девятого, восьмого и третьего элементов ИЛИ второй группы.Кроме того, устройство содержит блок модификатора в состав которого входят элементы И и ИЛИ, причем первый вход первого элемента И подключен к первой шине первого входа управления блока, вторая. шина которого подключена к первым входам второго и третьего элементов И, третья шина - к первому входу четвертого элемен-, та И, вторая шина - к первым входам пятого и шестого элементов И, третья шина - к первому входу седьмого элемента И, четвертая шина - ко вторым входам второго и четвертого элементов И, пятая шина - ко вторым входам третьего и седьмого элементов И,шестая шина - ко второму входу пятого элемента И, седьмая шина - подключена ко втооому входу шестого элемента И, третий вход второго элемента И подключен к первой шине второго входа управления блока, вторая шина которого подключена к третьим входам третьего и четвертого элементов И, третья шина - к третьему входу пятого элемента И, цвтвертая шина - к третьим входам шестого и седьмого элементов И, первый разряд информационного входа блока .подключен ко второму входу первого элемента И, второй разряд информационного входа блока подключен к четвертому входу второго элемента И; четвертые входы третьего и четвертого элементов И подключены к третьему разряду информационного входа блока, четвертый разряд которого подключен к четвертому входу пятого элемента И, пятый разряд подключен к четвертым входам шестого и седьмого элементовИ, выходы элементов И подключены ко входам элемента ИЛИ соответственно, выход которого подключен к выходу блока.На Фиг. 1 представлена схема устройства; на фиг, 2 - схема блока мо"По шине 16 передается управляющий сигнал, обеспечивающий открывание одного из элементов И 25., осуществляющего подключение необходимогоразряда регистра 1 через элементИЛИ 26 к выходу блока модификатора.Это соответствует сдвигу числа наопределенное количество разрядов.Третьи входы элементов И 25 соединены с выходами регистра синхронизации 11, что обеспечивает обнулениеинформации на выходе элемента ИЛИ 26блока модификатора после прохожде"ния через него старшего разряда числа,Блок управления (фиг 3) содержиттриггеры 27, соединенные последовательно через элементы ИЛИ 28.Для Формирования выходных сигналов используется элемент 29.Для выполнения условных переходов и разветлений используются элементы И 30 и элементы НЕ,31, Счетчик 32 служит для выработки сигналов,5 1 о 12 О2ЗО 3 ео 4 0 55 дификатора; на фиг, 3 - схема блока управления.Схема устройства (фиг.1) содержит регистр 1 данных, входную шину 2, первый коммутатор 3, сумматор 4,второй коммутатор 5, блок 6 модификатора, сдвиговый регистр , блок 8 синхронизации, содержащий битовый регистр 9, числовой регистр 10 и цифровой регистр 11, блок 12 констант, схему 13 сравнения, блок 14 управления с выходами-шинами 15-21 и входами-шинами 22-24.Блок модификатора 6 предназначен для реализации сдвига числа, хранящегося в регигте 1, на произвольное число разрядов. Блок (фиг.2) содери жит и + элементов И 25 (и - чис 2ло разрядов регистра (на фиг,1 и=5).Выходы элементов И 25 соединены со входами элемента ИЛИ 26, выход ко" торого является выходом блока модИ- фикатора. В качестве примера на рисунке представлена схема блока модификатора для 5-и разрядов. Четвертыевходы всех элементов И 25 соединеныс выходом соответствующих разрядоврегистра 1, причем с выходами каждого нечетного разряда, за исключениемпервого, соединены два элемента И.Первые и вторые входы элементов И 25соединены с выходными шинами 16 блокауправления 14.поступающих на вход тора 6 (фиг.1) для ции, содержащейся в гистр 33 хранит код ляемой устройством. 9 51 блока модификасдвига информарегистре 1. Рефункции, вычисПо шине 22 (фиг.) на вход блока управления 14 поступает сигнал со схемы 13 сравнения. По шинам 23 и 24 поступают сигналы с выходов регистров 9 и 10 блока синхронизации 8, Выход последнего разряда регистраданных соединен с первым информационным входом сумматора. Второй информационный вход сумматора 4 соединен с выходдм коммутатора 3, первый информационный вход которого соединен с выходом блока 6 модификатора, соответствующие входы которого соединены с выходами разрядов регистра 1 данных, первым выходом блока 14 уп 20 равления и выходами цифрового регистра 11 блока 8 синхронизации. Вход регистра 1 данных соединен с выходОм втОрого коммутатора , первый ивторой информационные входы которого соединены с внешним входом устройства и выходом сумматора 4 соответственно. Управляющий вход второго коммутатора 5 соединен со вторым, выходом блока 14 управления. Первый30 вход блока 12 констант соединен с первым выходом блока 14 управления, второй его вход соединен с выходами цифрового регистра 11 блока 8 синхронизации, третий выход блока 14 уп равления соединен с управляющим входом сумматора 4, Первый и второй входы блока 14 управления соединены с выходами битового регистра 9 и числового регистра 10 блока 8 синхро- ф 0 низации соответственно. Информационнйе входы схемы 13 сравнения соединены с выхддом сумматора 4, управляющие его входы - с выходом числового регистра 10 блока 8 синхронизации, а выход - с третьим входом блока 14 управления. Второй и третий информационные входы первого коммутатора 3 соединены соответственно с выходом предпоследнего разряда регистра 1 данных и выходом сдвигового ре-гистра 7, вход которого соединен с выходом блока 6 модификатора управ.ляющие входы первого коммутатора 3 соединены с четвертым, пятым, шестым 55 и седьмым выходами блока 4 управления, Выход блока 12 констант соединен с третьим информационным входом 9 2второго коммутатора 5, числовой регистр 10 блока 8 синхронизации включен между битовым 9 и цифровым 1 регистрами блока 8 синхронизации.Устройство работает следующим образом.Информация в регистр 1 заносится по входной шине 2, соединенной с первым информационным входом коммутатора 5. Этот регистр является динамическим,сдвиговым регистром и хранит три операнда, Одноименные разряды операндов располагаются в соседних разрядах. регистра, Для определения положения информации в регистре 1 служит блок 8 синхронизации, который содержит битовый регистр 9, числовой регистр 10 и цифровой регистр 11. Разрядность битового регистра 9 определятся количеством бит в цифре операнда (для десятичных цифр разрядность битового регистра равна четырем). Наличие единицы в первом разряде числового регистра 10 соответствует поступлению первого операнда на выход последнего разряда регистра 1 данных, наличие единицы во втором разряде числового регистра 10 соответствует поступлению второго операнда и т.д. Разрядность числового регистра 10 блока 8 синхронизации определяется количеством операндов, хранимых,в регистре 1 данных (в дан;ном случае она равна трем), Номера разрядов операндов, поступающих на выход последнего разряда регистра 1 данных, определяются состоянием цифрового регистра 11 блока 8 синхронизации.Для обеспечения режима модификации используется блок 6 модификатора, на выходе которого вырабатывается информация, сдвинутая вправо на определенное количество разрядов относительно информации, содержащейся в регистре 1 данных. Величина сдвига определяется сигналом,поступающим с выходм 16 блока 14 управления, .Выход блока 6 модификатора используется для,модификации второго операнда сдвинутой информацией того же операнда. Выход сдвигового регистра 7 используется для модификации второго операнда сдвинутой информацией первого операнда, Модификация производится во время нахождения единицы во втором разряде числового регистра 10 блока 8 синхронизации.9 14ка 14 управления вырабатывается сигнал, обеспечивающий поступление информации с выхода регистра 1 данныхчерез коммутатор,3 на вход сумматора4, Одновременно на выходе 21 блока14 управления вырабатывается сигнал"Сложение"В момент нахождения "1" в третьемразряде регистра 10 на выходе 20 блока 14 управления вырабатывается сигнал "1", при этом от младшего разряда третьего операнда отнимается еди-ница. Процесс продолжается до обнуления младшего разряда псевдочастного - третьего операнда, расположенного в регистре 1 данных, Далее производится сдвиг первого и третьего операндов вправо и умножение на последующие цифры псевдочастного.По окончании процесса псевдоумножения, Ь у содержится в регистре1 данных на месте первого операнда.Вычисление функции Р происхоХ дит аналогично вычислению функции1 И Х с той разницей, что сначала производится, деление аргумента на константы вида 10 п(1+10), а затем псевдоумножение с модификациеймножимого.При делении на константы в регистр 1 данных через коммутатор 5из блока 12 констант заносится очередная константа при вычислении каждой цифры частного, Процесс деленияаналогичен описанному выше, толькобез модификации делителя.Перед началом псевдоумножения в регистр 1 данных на место второго операнда записывается множимое повходной шине 2.Далее выполняется процесс псевдо- умножения, подобный приведенному выше процессу умножения, только на каждом шаге выполняется модификация множимого аналогично описанной выше модификации делителя.По окончании процесса псевдоумножения величина с содержится вхрегистре 1 данных на месте первого операнда.При вычислении функции агсйд х сначала выполняется процесс псевдо- деления с модификацией делителя, а затем псевдоумножение на константы вида 10 агейла 1 О,. Перед началом псевдоделения делимое и делитель заносятся по входной шине 2 в регистр 1 данных на 13 91 51Вычисление функции ГюХ происходит следующим образом.Сначала выполняется процесс псевдоделения первого операнра (делимого) на второй операнд (делитель) и модификация делителя. Для этого в момент. нахождения "1" в первом разряде числового регистра 10 на вход коммутатора 3 поступает сигнал с выхода 17 блока 14 управле о ния, обеспечивающий поступление информации с выхода регистра 1 данных , на вход сумматора 4 через коммутатор 3. Одновременно на выходе 21 блока 14 управления вырабатывается сигнал "Вычитание", поступающий на управляющий вход сумматора 4. В момент нахождения "1" во втором разряде числового регистра О выполняется модификация делителя, при этом на выходе 18 блока управления 14 вырабатывается сигнал, обеспечивающий поступление информации с выхода блока 6 модификатора через коммутатор 3 на сумматоре 4. Одновременно на выхо-де 21 блока 14 управления вырабатывается .сигналСложение".В момент нахождения "1" в третьем разряде числового регистра 10 на выходе 20 блока 14 управления вырабатывается сигнал, обеспечивающийприбавление "1" к младшему разряду третьего операнда (псевдочастотного). Процесс вычисления цифры псевдо- частного продолжается до тех пор,пока на выходе блока сравнения, соединенном со входом 22 блока 14 управления держится сигнал "1", который означает, что первый операнд(делимое) больше второго операнда (делителя). Чтобы выработать ука 4 О занный сигнал, входы схемы 13 сравнения соединены с выходоМ сумматора 4 и выходом числового регистра 10 блока 8 синхронизации.После вычисления цифры псевдочаст 45 ного производится сдвиг влево.первого и третьего операндов, а затем вычисляется следующая цифра псевдо- частного аналогичным образом. Далее выполняется процесс умножения констант вида О 8 И (1+10 ф) на полученное псевдочастное Ц - номер . разряда псевдочастного) . Для этого константа из блока 12 констант поступает на вход коммутатора 5. и далеев регистр 1,данных на место второго операнда, При умножении на младшую цифру псевдочастного на выходе 17 бло"1" в первом разряде числового регистра 10 на вход коммутатора 3 поступает сигнал с выхода 17 блока 11управления, обеспечивающий поступление информации иэ регистра 1 данныхна сумматор 1; одновременно на выходе 21 блока 11 управления вырабатывается сигнал "Вычитание".1 ОВ момент нахождения "1" во второмразряде регистра 10 выполняется модификация делителя, при этом на выходе 19 блока 1 М управления вырабатывается сигнал, обеспечивающий поступление информации с выхода сдвигового регистра 7 через коммутатор3 на сумматор 1; одновременно на выходе 21 блока 11 управления вырабатывается сигнал "Сложение", В остальном процесс псевдоделения аналогичен описанному выше.После получения псевдоцастноговыполняется псевдоумножение на константы вида 103 агсйд 10так же,как приведено выше для ЬВычисление функции йду происходит аналогично вычислению функции агсйд х,. нов обратном порядке; сначала выполняется псевдоделение на константы, азатем псевдоумножение с модификациеймножимого.Модификация множимого при вычислении 1 д х отличается от модификацииделителя тем, что одновременно споступлением информации с выходасдвигового регистра 7 через коммутатор 3 на сумматор 4, на выходе 21блока 11 управления вырабатываетсясигнал "Вычитание". По окончаниипсевдоумножения числа, отношение коюторых представляет собой величинуС х, находятся на месте 1-го и 2-гооперандов соответственно,Таким образом, предлагаемое устройство имеет более простую структуру, чем известное поскольку в немустранены такие сложные узлы, какдва регистра данных, коммутатор иблок модификатора, а также промежу- яточные триггеры. Схема сумматора также упрощается, поскольку теперь егобыстродействие совпадает с быстродействием регистра данных,Организация процесса вычислений ы 5элементарных функций в виде двухпоследовательных этапов - псевдоделение и псевдоумножение - позво 19 16пяет повысить точность результатаПроцесс псевдоумножения выполняется,начиная с младших разрядов, цто при .водит к меньшему накоплению ошибококругления по сравнению с известнымустройством.Кроме того, преимуществом предлагаемого устройства является то,что процессыпсевдоделения и псевдоумножения аналогичны обычным процессом деления и умножения. Это позволяет организоватьблок управления данного устройстватак же, как и блок управления длявыполнения операций умножения и деления и без дополнительных аппаратурных затрат,Формула изобретения1. Устройство дпя вычисления элементарных функций, содержащее блок синхронизации, включающий битовый, числовой и цифровой регистры, а также регистр данных, блок констант, блок модификатора, сумматор, два коммутатора и блок управления, выход последнего разряда регистра данных подключен к первому информационному входу сумматора, второй информационный вход которого подключен к выходу первого коммутатора, первый информационный вход которого подключен к выходу блока модификатора, информационные входы которого подключены к выодам разрядов регистра данных соответственно, вход первого разряда которого подключен к выходу второго коммутатора, первый информационный вход которого подключен к выходу сумматора, второй информационный вход подключен к информационной шине устройства, шины первого выхода блока управления подключены к шинам первых управляющих входов блоков модификатора и констант, шины вторых управляющих входов которых подключены к выходным шинам цифрового регистра блока синхронизации, выход блока констант подключен к третьему информационному входу второго коммутатора,. управляющий вход которого подключен ко второму выходу блока управления, третий выход которого подключен к управляющему входу сумматора, а первый и второй входы подключены к выходам битового и числового регистров блока синхронизации соответственно, о т л и ч а ю щ е е с я17911519 18 тем, что, с целью упрощения. устройства и повышения точности вычисленияэлементарных функций, оно содержитсхему сравнения и сдвигов,й регистр,причем выход предпоследнего разрядарегистра данных подключен. ко второму информационному входу первогокоммутатора, третий информационныйвход когорого подключен к выходусдвигового регистра, вход которого 1 о второму входу третьего элемента И ик третьему входу блока, единичныйвыход четвертого триггера подключен к первым входам пятого и шестогоэлементов И, вторые входы которыхподключены к первому и второму входам блока соответственно, выход пята.го элемента И подключен к первымвходам третьего и четвертого эЛементов ИЛИ второй группы, выход шесподключен к первому информационномувходу первого коммутатора, первый,второй, третий и четвертый управляющиевходы которого подключены кчетвертому, пятому, шестому и седьтого элемента И подключен к, первомувходу пятого элемента ИЛИ второйгруппы, выход четвертого элемента Иподключен к входу пятого триггера,нулевой выход которого подключен к мому выходам блока управления соответственно,выход сумматора подключенк первому входу схемы сравнения, второй вход которой подключен ко второму входу блока управления, третий 2 о первым входам седьмого и восьмогоэлементов И, второй вход которогоподключен к выходу второго элемента НЕ, вход которого подключен ковторому входу седьмого элемента И и элементов, И, второй вход двенадцатого элемента И подключен ко второму входу второй вход которого подключен к вы"ходу третьего элемента И, а выход блока, который подключен к третьимвходам .тринадцатого и четырнадцатогоэлементов И, нулевой выход восьмоготриггера подключен к первым входам подключен к входу четвертого триггера, нулевой выход которого подключенк первым входам третьего и четвертого 55элементов И, второй вход которого подключен к выходу первого элеменпятнадцатого и шестнадцатого элета НЕ, вход которого подключен ко ментов И, второй вход которого подвход которого подключен к выходу к первому управляющему выходу счетчисхемы сравнения, ка, выход восьмого элемента И подключен ко второму входу третьего эле 2. Устройство по и,1, о т л имента ИЛИ первой группы, выход седьч а ю щ е е с я тем,. ч 1 о, блок уп 2 з мого элемента И подключен к входуравления содержащий триггеры, первуюшестого триггера, нулевой выход когруппу элементов ИЛИ, вторую группуторого подключен ко второму входуэлементов ИЛИ, элементы И, элеменпервого элемента ИЛИ второй группы,аты НЕ, счетчик и регистр, два входаединичный выход подключен к первомукоторого подключены к первому и втозр входу пятого элемента ИЛИ первойрому входам блока и к первым входамгруппы, выход которого подключен кпервого и второго элементов И соответвходу седьмого триггера, нулевой вы ственно, вторые входы которых подклюход которого подключен к,первым вхочены к единичному и нулевому выходам девятого и десятого элементов И,дам первого триггера соответственно,второй вход которого подключен к вывход которого подключен к выходу пер- фходу третьего элемента НЕ, вход кото"вого элемента ИЛИ первой группы,вырого подключен ко второму входу деход первого элемента И подключен квятого элемента И и к третьему входувходу рторого триггера, единичныйблока, выход десятого элемента И поди нулевой выходы которого подключенык первым входам второго элемента ИЛИ 4 о "ючен ко второ у хОду я опервой группы и первого элемента ИЛИ мента ИЛИ первой группы, ыход девятого элемента И подключен к входувторой группы соответственно, выходвосьмого триггера, единичный выходвторого элемента И подключен к первому входу третьего элемента ИЛИ пер-. сед мого Ри ер одседьмого триггера подклочен к первымвой группы, выход которого подключен 4 ходам оди надцатого, дтринадцатого и четырнадцатого элеменк входу третьего триггера, нулевой иединичный выходы которого подключены тов И, второй вход одиннадцатого элек первым входам второго элемента ИЛИмента И подключен к первому входувторой группы и четвертого элемен- блока, который подключен ко вторымта ИЛИ первой группы соответственно, 50 входам тринадцатого и четырнадцатого