Устройство для формирования изображения на экране телевизионного приемника

,ЯО 1474 09 С 1/ КЫЙ КОМИТЕТ ЯМ И ОЧНРЫТИ ГОСУДАРСТВЕ ПО ИЗОБРЕТЕ ПРИ ГКНТ С АНИЕ ИЗОБРЕТЕНИЯ ЕЛЬС К АВТОРСКОМ У 15трукторское бюытным производ-.нетики АН АЗССРС. Б. Ситков,Дворянкина СССР1982,ССР1985.ВАНИЯЗИОННОГО связ инфо ф-лы ся к автома хинке и моЖ ится к автоматиехнике и может визуального азличных п о есема коммутатора; ем а блока регене отображение на го приемника тевной информации, оперативной пан зобретение отн а фиг. 4 - блок-схна фиг. 5 - блок-срации; на фиг, 6 -экране телевизионнкущей и ретроспектхранящейся в блокахмяти.Устройство соде е и вычислительнои ьзован арамет ис л т бл прием 2, ко локи утатор 3, еративной анных, вычислителервый 4, второй 5 аже -рации изовидеосигнтретью 1 Облок 11 сй 13 и тр памяти, блок б реген ния, формирователь 7 первую 8, вторую 9 и пы элементов 2 И-ИЛИ, ния, первый 12, втор 14 преобразователи к блок-схема блок-схем блок-схем ой памяти; На фиг, 1 устройства; вычисления; первого блок групавнетийртый приведеа фиг,а фиг.операт дов, чет н(71) Специальное консро "Кибернетика" с опством Института кибер(54) УСТРОЙСТВО ДЛЯ ФОРМИРИЗОБРАЖЕНИЯ НА ЭКРАНЕ.ТЕЛЕВПРИЕМНИКА(57) Изобретение относиттике и вычислительной те быть пол о дляконтро я п ров р Р сов,Цель изобретения - расширение области применения устройства путем формирования в реальном масштабе времени совмещенного в одном кадре изображения текущей и ретроспективной информации и быстропротекающих процес с ах жет быть использовано для визуального контроля параметров различных процессов. Цель изобретения - расширение области применения устройства путемформирования в. реальном масштабе времени совмещенного в одном кадре изображения текущей и ретроспективной информации о быстропротекающих процес - сах. В устройство введены блок сравнения, четвертый элемент ИЛ 11, элемент И, триггер и группы элементов 2 И-ИЛИ с соответствующими функциональнымиями. В устройстве осуществляется поочередный вывод на экран телевизионного приемника информации из блоперативной памяти, что позволяетюдать текущую и ретроспективную рмацию в одном кадре, 2 з.п . у б илеС:первый выход регистра маски соединенс управляюцим входом регистра грани;цы, второй выход - с информационнымвходом третьего триггера, первымвходом элементов И первый группы и входом первого элемента НЕ, а третийвыход - с управляюшим входом третьего триггера и информационным входомчетвертого триггера, выход третьеготриггера соединен с первым входомблока сравнения, второй вход которого является входом управления режимами выборки вычислителя, а выходсоединен с первым входом первого элемента ИЛИ и входом второго элементаНЕ, выход которого соединен с первымвходом второго элемента ИЛИ, вторыевходы элементов ИЛИ подключены к инверсному выходу четвертого триггера,выходы элементов ИЛИ являются соответственно девятнадцатым и восемнадцатым выходами вычислителя, выходпервого элемента НЕ соединен с первым входом элементов И второй группы,входы группы которых и входы группыэлементов И первой группы подключенык выходам группы регистра маски, выходы элементов И первой группы явля .ются соответственно тринадцатым, четырнадцатыми пятнадцатым выходами вычислителя,.десятым, одиннадцатьви двенадцатым выходами которого яв-. ляются выходы элементов И второй группы, выходы регистра цвета являются седьмым, восьмым и девятым выходаЪми вычислителя, выходы первой группырегистра адреса являются вторым ифтретьим выходами вычислителя и соединены с информационными входами первой группы регистра границы, инфор мационные входы второй группы кото-.рого соединены с выходами второй . группы регистра адреса, подключенными к информационньв входам дешифратора, выходы которого являются шест 10 15 и второго формирователей импульсов,20 25 30 35 40 45 йадцатым и семнадцатым выходами вычислителя, пятым и шестым выходамикоторого являются выходы регистра . границы,3, Устройство по и, 1, о т л и - ч а ю щ е е с я тем, что блок регенерации изображения содержит генератор импульсов, выход которого соединен со счетным входом первого счетчика и входом первого элементазадержки, выход переполнения первогосчетчика соединен со счетным входомвторого счетчика и входами первого выходы которых являются первым ивторым выходами блока, выход переполнения второго счетчика соединен свходами третьего и четвертого формирователей импульсов; выходы которыхявляются восьмым и девятым выходамиблока, выход. первого элемента задержки соединен с синхровходом регистра,входом второго элемента задержки иуправляющим входом пятого формирователя импульсов, выход которого является пятым выходом блока, шестйм выходом которого является выход второго элемента задержки, седьмым выходом блока является выход шестого формирователя импульсов, подключенныйк информационному входу пятого формирователя импульсов, входы которогосоединены с выходами первой группыпервого счетчика, которые являютсятретьим, двенадцатым и тринадцатымвыходами блока, вход элемента НЕ соединен с третьим выходом блока, выходэлемента НЕ является четвертым выходом блока, десятым и одиннадцатым.выходами блока являются выходы регистра, информационные входы первойгруппы которого соединены с выходами,второй группы первого счетчика, а ин-формационные входы второй группы - свыходами группы второго счетчика.КНТ СССР В Производственно"издательский комбинат "Патент", г. ужгород, ул. Гагарина,10 аз 1900/51 Тираж 470 ПодписноеНИИПИ Государственного комитета по изобретениям 113035, Москва, Ж, Рауаская н открытиям д. 4/5элемент ИЛИ 15, элемент И 16, первый 17,. второй 18,третий 19, четвертый 20, пятый 21 и шестой 22 регистры, триггер 23, первый 24, второй 25, третий 26 элементы ИЛИ,Вычислитель 2 содержит регистр 27 границы, регистр 28 адреса, регистр 29 маски, регистр 30 цвета, первый 31 и второй 32 триггеры, формирователь 33, дешифратор 34, третий 35, четвертый 36 триггеры, блок 37 сравнения, второй элемент НЕ 38, первый 39 и второй 40 элементы ИЛИ, первую 41 и вторую 42 группы элементов И, первый элемент НЕ 43.Блок 4 оперативной памяти содержит первую 44, вторую 45, третью 46 группы инверторов, первый 47, второй 48, третий 49 сумматоры, первый 50, второй 51, третий 52.узлы памяти, первую 53, вторую 54, третью 55 группы элементов И.Коммутатор 3 содержит элемент НЕ 56, первый 57, второй 58, и-ый 59 . 25 элементы 2 И-ИЛИ,Блок 6 регенерации изображения содержит первый 60 и второй 61 счетчики, первый 62, второй 63, третий 64, четвертый 65, пятый 66 и шестой 30 67 формирователи, регистр 68, элемент НЕ 69, генератор 70 импульсов, первый 71, второй 72 элементы задержки.Позициями 73 и 74 обозначены соответственно информационные входы и вход начальной установки устройства, а позициями 75, 7 и 77 - информационный выход устройства для подключения к видеовходу телевизионного приемника и управляющие выходы устройства для подключения к синхровходам телевизионного приемника,Позициями 78-96 обозначены соответствующие выходы вычислителя 2.Устройство работает следующим образом.На группу информационных входов устройства иэ внешнего источника (не показан) подается информационный код, который проходит через блок 1 приема . данных и поступает в вычислитель 2. Структура информационного кода имеет следующий ви 1 ь:55 где А - код координат точки изображения, соответствующий коду адреса одноименных ячеек памяти;В - код признака разграничительной линии;С - код выбора устройства памяти;0 - код режима работы устройства;Е - код маски;Р - код цвета,В рассматриваемом случае .разрядность кодов признака разграничительной линии, выбора блоков памяти,режима работы устройства равна одному разряду, а разрядность кодов маски и цвета - трем разрядам, Разрядность кода адреса зависит от объемапамяти и информационной емкости экрана. Код режима работы устройства определяет режим работы устройства. При наличии логической "1" в разряде режима работы устройства оно работает в режиме "Ретроспективное изображениеКод блока памяти определяет блок памяти, к которому происходит обращение, При поступлении с седьмого выхода блока 6 регенерации изображения на первый управляющий вход вычислителя 2 сигнала "Запись" на выходах последнего устанавливаются код координат точки изображения, код выборки элемента памяти, код координаты разграничительной линии, шестиразрядный код маски, трехразрядный код цвета. Код выборки элемента памяти с шестнадцатого 84 и,семнадцатого 85 выходов вычислителя 2 одновременно подается на управляющие входы первого 4 и второго 5 блоков. Код маски с десятого 86, одиннадцатого 87, двенадцатого 88, тринадцатого 89, четырнадцатого 91 и пятнадцатого 91 выходов вычислителя 2 поразрядно подается на информационные входы вторых групп первого 4 и второго 5 блоков. Код цвета с седьмого 78, восьмого 79 и девятого 80 выходов вычислителя 2 одновременно подается на информационные входы первых групп первого 4 и второго 5 блоков . Код координат точки изображения с второго 82 и третьего 83 выходов вычислителя 2 подается на информационные входы первой группы коммутатора ЗКод маски (логическая "1" в соответствующем разряде) служит для выбора заданного узла памяти в соответствующем блоке памяти, вэлемент памяти которого записывается информация.Адрес элемента памяти задается кодом выборки элемента памяти (логический Ов соответствующем разряде).С первого 81 выхода вычислителя 2 на управляющий вход коммутатора 3 поступает сигнал управления, разре О шающий прохождение через последний сигналов, определяющихкод координат точки изображения, поступающих на информационные входы первой группы коммутатора 3 с второго 82 и третьего 15 83 выходов вычислителя 2 на адресные входы первого 4 и второго 5 блоков.Код координат точки изображения выбирает ячейку памяти, в которую будет записываться информация, зада ваемая кодом цвета, При наличии логической "1" в заданном разряде кода цвета в ячейку памяти записывается логическая "1. При наличии логической "1" в разряде признака разграни-. чительной линии в поступившем информационном коде на информационные входы вычислителя 2 с пятого 95 и шестого 96 выходов последнего код координаты Х разграничительной линии пода- З 0 ется на группу входов второй группы блока 11 сравнения.Разграничительная линия представляет собой вертикальную линию белого цвета на экране телевизионного прием- З 5 ника (не показан) и является границей между текущей и ретроспективной информациями, Текущая информация строится слева от разграничительной ли-. нии, а ретроспективная - справа, 40 Изображение на экране телевизионного приемника имеет вид, представленный на Фиг. 6. При поступлении новой текущей ин Формации разграничительная линия перемещается в новую точку экрана, Разграничительная линия движется от левого края экрана телевизионного приемника до правого, При достижении правого края экрана разграничительная линия вновь начинает передвигаться слев а нап раво.По принятию кодов режима работы устройства и выбора блока памяти с девятнадцатого 94 и восемнадцатого 93 выходов вычислителя 2 вступают управляющие сигналы соответственно на первые и вторые входы элементов 2 ИИЛИ первой 8, второй 9 и третьей 10групп,оПо заполнению объема памяти первого блока 5 из внешнего источника (непоказан) подается информационный код,содержащий в разряде кода выбора бло 1ка памяти код второго блока 5, который будет установлен до заполнениявсего объема памяти второго блока 5.На время заполнения второго блока 5в первом блоке 4 сохраняется ретроспективная информация. Информация,записываемая во втором блоке 5,текущая информация,По окончании режима Запись сседьмого выхода блока 6 регенерацииизображения на вход управления записью-чтением вычислителя 2 наступаетсигнал "Чтение", По принятию сигнала"Чтение" с первого выхода 81 вычислителя 2 на управляющий вход коммутатора 3 поступает сигнал управления,разрешающий прохождение сигналов,определяющих код адреса ячеек памятии поступающих с десятью и одиннадцатью выходов блока 6 на информационные входы второй группы коммутатора3, с выходов которого сигналы одновременно поступают на адресные входыпервого 4 и второго 5 блоков.Одновременно на десятом 86, одиннадцатом 87, двенадцатом 88, тринадцатом 89, четырнадцатом 90 и пятнадцатом 91 выходах вычислителя 2 устанавливается код маски, соответствующий режиму "Чтение" в первом 4 и втором 5 блоках (логический "О" во всехразрядах), который подается на первые группы информационных входов последних, и выполняется считывание информации из заданных одноименных ячеек памяти одновременно первого 4 и:второго 5 блоков, Информационные коды с выходов первого блока 4 подаются на одни из входов элементов 2 И-ИЛИсоответственно первой 8, второй 9 итретьей 10 групп, на другие входы которых подаются информационные кодысоответственно с выходов второго блока 5.При поступлении с девятнадцатоговыхода 94 вычислителя. 2 разрешающихсигналов на первые управляющие входыэлементов 2 И-ИЛИ первой 8, второй 9и третьей 1 О групп на выходы послед -них проходят информационные коды,имеющиеся наодних из входов элементов.2 И-ИЛИ первой 8, второй 9 и тре 147472725 30 35 тьей 10 групп, и на экран телевизионного приемника выводится текущаяинформация, по окончании которой начинается построение на экране разграничительной линии. При наличии разрешающих сигналов на вторых управляющих входах элементов 2 И-ИЛИ первой 8, второй 9 и третьей 10 групп на выходы последнкс проводят информационные коды с других входов элементов 2 И-ИЛИ первой 8, второй 9 и третьей 10 групп, информационные коды с выходов которых подаются на входы соот-,. ветственно первого 12, второго 13 и третьего 14 преобразователей кода,С третьего и четвертого выходов блока 6 на первые управляющие входы первого 17, второго 18, третьего 19, четвертого 20, пятого 21 и шестого 22 регистров поступают соответственно сигналы управления, определяющие режим работы этих регистров. "Сдвиг" и "Загрузка". Причем, если первый 17, третий 19 и пятый 21 регистры работают в режиме "Сдвиг", то второй,18, четвертый 20 и шестой 22 регистры работают в режиме "Загрузка" и наоборот. В случае, когда на первые управляющие входы первого 17, третьего 19 и пятого, 21 регистров с третьеговы-, хода блока 6 поступает сигнал управления "Сдвиг", а на первые управляющие входы второго 18, четвертого 20 и шестого 22 регистров с четвертого выхода блока б поступает сигнал "Загрузка", то при поступлении с пятого выхода блока б на вторые управляющие входы первого 17, второго 18, третьего 19, четвертого 20, пятого 21 и шестого 22 регистров стробирующих сигналов "Загрузка" коды с информационных входов первого 17, второго 18,третьего 19, четвертого 20, пятого21 и шестого 22 регистров записываются во второй 8, четвертый 20 и шестой 22 регистры. При поступлено с.шестого выхода блока б на третьи управляющие входы первого 17, второго18, третьего 19, четвертого 20, пятого 21 и шестого 22 регистроЬ,стро, бирующих сигналов "Сдвиг" информация, имеющаяся в первом 17, третьем 19 и пятом 21 регистрах, побитно сдвигается и с их выходов сигналы поступают на цервые входы соответственно первоФго 24, второго 25 и третьего 26 элементов ИЛИ с выходов которых сигнаЭ 5 10 15 40 45 50 55 лы поступают на соответствующие инФормационные входы Формирователя 7 видеосигнала, на синхровходы которого с первого и второго выходов блока 6 поступают управляющие сигналы - строчный и кадровый гасящие соо тве тственно. На выходе формирователя 7 видеосигнала появляется видеосигнал, который поступает на информационный выход устройства для подключения к видеовходу телевизионного приемника,С восьмого и девятого выходов бло ка 6 на первый и второй управляющие входы устройства поступают соответственно сигналы строчной и кадровой синхронизации для подключения к синхровходам телевизионного приемника. По принятию сигнала Чтение" счетвертого выхода 92 вычислителя 2 на управляющий вход элемента И 16 поступает сигнал высокого логическогоуровня, разрешающий построение разграничительной линии на экране телевизионного приемника. Одновременнос третьего, двенадцатого, тринадцатого, десятого и одиннадцатого выходов блока б подается код текущейкоординаты Х на входы первой группыблока 11 сравнения, который сравниваетсяс кодом координаты Х разграничительной линии, который подается на входы второй группы блока 11 сравнения с пятого 95 и шестого 96 выходов вычислителя 2. При сравнении кодов, имеющихся на входах блока 11,на его выходе Формируется сигналвысокого логического уровня, поступающий на информационный вход элемента И 16, при этом на его выходе формируется сигиап, поступающий на третьи входи одновременно первого 24,второго 25 и третьего 26 элементов ИЛИ, с выходов которых сигналы поступают на информационные входы Формирователя 7, с выхода которого сигналпоступает на информационный выходустройства. Одновременно сигнал высокого логического уровня с выхода бло.ка 11 проходит через четвертый элемент ИЛИ 15 на синхровход триггера23 и устанавливает последний в состояние "1", так как на его информацион.ный вход поступает сигнал высокогологического уровня с его инверсноговыхода (до начала работы по сигналу"НУ" на входе 74 устройства триггер23 был установлен в состояние 0).С прямого выхода триггера 23 сигналпоступает на вход управления режимом выборки вычислителя 2. Приэтом в последнем на девятнадцатом 94и восемнадцатом 93 выходах изменяются третий и четвертый управляющиесигналы, разрешая вывод содержимогообъема памяти второго блока 5 на экран телевизионного приемника, и нанем строится ретроспективное изображение. При поступлении с первого выхода блока 6 на вход четвертого элемента ИЛИ 1 5 строчного гасящего импульса на выходе последнего формируется сигналпоступающий на синхровход триггера 23 и устанавливающийего в состояние "О", После этого сигнал с прямого выхода триггера 23 поступает на вход управления выборкивычислителя 2 и устанавливает в первоначальное состояние третий и четвертый управляющие сигналы, вырабатывающиеся на выходах 94 и 93 вычислителя 2,Следующая строка выводится на экран телевизионного приемника аналогично предыдущей,Вычислитель 2 работает следующимобразом.С информационных входов вычислите- З 0ля 2 на информационные входы регистра28 адреса, регистра 29 маски, регистра 30 цвета поразрядно подается иразрядный код,Одновременно на синхровход триг- З 5гера 31, синхровходы регистра 28 адреса, регистра 29 маски,.регистра 30цвета по первому информационному входу вычислителя 2 поступает синхросигнал, тем самым записывая в регистр 4028 адреса, регистр 29 маски, регистрЭО цвета имеющиеся,на их информационных входах коды и устанавливая триггер 31 в состояние логической "1"(на информационный вход первого триггера 31 постоянно подается сигналвысокого логического. уровня).Выход триггера 31 подключен к информационному входу триггера 32. Припоступлении по. входу управления записью-чтением вычислителя 2 сигнала"Запись" на синхровход триггера 32последний устанавливается в состояние логической "1" и с его прямоговыхода сигнал высокого логического 55уровня одновременно поступает на четвертый выход вычислителя 2, на входформирователя 33 и управляющие входы регистра 28 адреса, регистра 29 маски, регистра 30 цвета, тем самымразрешая выдачу на их выходы хранящихся там кодов,С выхода регистра ЭО код цвета поразрядно подается на выходы 78, 69и 80 вычислителя 2.С выхода разряда кода выбора блокапамяти регистра 29 маски сигнал одновременно поступает на информационныйвход триггера 35, управляющие входыэлементов первой 41 группы и входэлемента НЕ 43, с выхода которогосигнал поступает на управляющие входы элементов И второй 42 группы. ПриФпоступлении с выхода разряда кодавыбора блока памяти регистра 29 маски сигнала высокого логического уровня информационный код, подающийся стрех младших разрядов регистра 29маски, проходит через элемент И первой 41 группы на выходы 89 - 91 вычислителя 2, а на выходах элементов Ивторой 42 группы Формируются сигналынизкого логического уровня, которыепоступают на выходы 86 - 88 вычислителя 2При поступлении выхода разряда кода выбора блока памяти регистра 29 маски сигнала низкого логического уровня информационный код, подающийся с трех младших разрядов регистра 29 маски, проходит через элементы И 42 группы на выходы 86 - 88 вычислителя 2, а на выходах элементовИ первой 41 .группы формируются сигналы низкого логического уровня, которые поступают на выходы 89-91 вычислителя 2,С выхода разряда кода режима работы устройства сигнал высокого логического уровня поступает одновременно на управляющий вход триггера 35,устанавливая его в состояние логической "1",и информационный вход триггера 36.С выходов регистра 28 адреса кододновременно подается на выходы 82 и83 вычислителя 2 и на информационныевходы первой группы 27 регистра границы. С информационных выходов регистра 28 адреса код одновременно подается на входы дешифратора 34 и наинформационные входы второй группырегистра 27, на управляющий вход которого с выхода разряда кода признака разграничительной линии регистра29 маски поступает сигнал высокогологического уровня и разрешает запись в регистр 27 границы кода, име 147427 12ющегося на его информационных входах.С выходов регистра 27 границы код подается на выходы 95 и 96 вычислителя 2. С выхода формирователя 33 сигнал управления одновременно поступает на управляющий вход дешифратора 34, разрешая его работу, и на синхровходы триггеров 35 и 36. При этом на выходах дешифратора 34 вырабатывается код, соответствующий коду, имеющемуся на его входах, триггеры 35 и 36 устанавливаются в состояние, соответствующее коду, име ющеуся на их информационных входах. С выходов дешифратора 34 код подается на выходы 84 и 85 вычислителя 2, С прямого выхода триггера 36 сигнал поступает на выход 92 вычислителя 2. С выхода триггера 35 сигнал поступает на вход блока 37 сравнения, на другой вход которого сигнал поступает с входа управления режимом выборки вычислителя 2. С выхода блока 37сигнал поступает одновременно на вход элемента ИЛИ 39 и на вход элемента НЕ 38, с выхода которого сигнал поступает на вход элемента ИЛИ 40. При поступлении с инверсного выхода триггера 36 сигнал высокого уровня с вы"сходов элементов ИЛИ 39 и 40 сигналывысокого, логического уровня поступают соответственно на выходы 94и 93 вычислителя 2, При по ступленин с инверсного выхода триггера 36 сигнала низкого логическогоуровня, а с выхода блока 37 - сигналавьйокого логическрго уровня, на .выходе элемента ИЛИ 39 формируется сигнал высокого логического уровня, а на выходе элемента ИЛИ 40 - сигнал низкого логического уровня. При поступлении с выхода блока 37 сигнала низкого логического уровня на выходе элемента ИЛИ 39 формируется сигнал низкого логического уровня, на выходе элемента ИЛИ 40 - сигнал высокого логического уровня.С инверсного выхода триггера 32 сигнал низкого логического уровня поступает на управляющий вход триг-.гера 31, тем самым устанавливая последний в состояние логического 0 С выхода триггера 3 1 сигнал низкого логического уровня поступает н а информ ацио нный вход триггера 3 2 .При пос тупл ении по входу управления -записью-чтением вычислителя 2 сигнала "Чтение " н а синхро вхо д три г 5 10 15 20 25 30 35 40 45 50 55 гера 32 последний устанавливается всостояние логического "О. С выходатриггера 32 сигнал низкого логического уровня одновременно поступает навыход 81 вычислителя 2, на вход формирователя 33 и на управляющие входырегистра 28 адреса, регистра 29 маски, регистра 30 цвета, на выходах которых устанавливаются сигналы низкого логического уровня, С выхода формирователя 33 сигнал поступает на управляющий вход дешифратора 34, запрещая тем самым его работу. Структураи работа первого 4 и второго 5 блоков идентичны.Блок 4 работает следующим образом.Код цвета с информационных входовпервой группы блока 4 поразрядно подается на входы инверторов первой44, второй 45 и третьей 46 групп, сгрупп выходов которых и-разрядньй инверсный код подается на информационные входы первого 47, второго 48,третьего 49 сумматоров, причем наинформационные входы младших разрядов последних постоянно подается код1С информационных входов второйгруппы блока 4 код маски поразрядноподается на разрешающие входы элементов И первой 5 3, второй 54 и т ретье й 5 5 групп ,С адресных входов блока 4 код адреса одновременно подается на адресные входы первого 5 О, второго 5 1 итретьего 5 2 узлов памяти, при этомн а информационных выходах к аждо гоузла устанавливаются и-раз рядные коды , находящиеся в з аданных ячейкахпамяти, С информационных выходов узла 50 сигналы одновременно поступаютна информационные входы первого 4 7сумматора и на входы первой и второйгрупп блока 4, В первом сумматоре 47коды, имеющиеся на входах обеих групп,суммируются и с его выходов и-разрядньй код подается на информационныевходы первого узла 50: если в первомразряде кода цвета установлен код"Зажечь точку", то на выходах сумматора происходит наращивание кодов,содержащихся в заданных ячейках памяти, на единицу; если в первом разрядекода цвета установлен код ",Погаситьточку", то на выходах сумматора прэисходит уменьшение кодов, содержащихся в заданных ячейках памяти, на еди -ницу.747 27 14коммутатора 3 информационные сигналы поступают на вторые информационные входы перв ого 5 7, в то рого 53 и5и-го 59 элементов 2 И-ИЛИ. По приходупо управляющему входу коммутатора 3сигнала высокого уровня, ко то рый одновременно поступает на первые управ.ляющие входы первого 57, второго 5810 и и-го 59 элементов 2 И-ИЛИ и на входэлемента НЕ 56, с выхода которогосигнал низкого уровня одновременнопоступает на вторые управляющие входы первого 57, второго 58, и-го 5915 элементов 2 И-ИЛИ, при этом разрешается прохождение сигналов с информационных входов первой группы и запрещается прохождение си налов с информационных входов второй группы на20 выходы первого 57, второго 56, и-го59 элементов 2 И-ИЛИ. По приходу поуправляющему входу коммутатора 3 сигнала низкого логического уровня разрешается прохождение сигналов с вто 25 рых информационных входов первого57, второго 58, и-го 59 элементов2 И-ИЛИ и запрещается прохождение спервых информационных сигналов на выходы последних,30 С выхода первого 57, второго 58и и-го 59 элементов 2 И-ИЛИ сигналыпоступают на выходы коммутатора 3.Блок 6 регенерации иэображенияработает следующим образом,Генератор 70 импульсов вырабатывает тактовые импульсы с частотой гГ =51,2 мкс 40 где 1 - количество разрядов первого1счетчика 60.55 С информационных выходов счетчика60 сигналы -х младших разрядов поступают одновременно на выходы формирователя 67 и на третий, десятый, одиннадцатый выходы блока 6, причем 13 14С информационных входов второго узла 51 памяти сигналы одновременно поступают на информационные входы т второго сумматора 48 и на выходы третьей и четвертой групп блока 4. Во втором сумматоре 48 коды, имеющиеся на входах обеих групп, суммируются и.с его выходов и-разрядный код подается на информационные входы второго узла 51,С информационных выходов третьего узла 52 памяти сигналы одновременно поступают на информационные входы третьего сумматора 49 и на выходы пятой и шестой групп блока 4. В третьем сумматоре 49 коды, имеющиеая на входах обеих групп, суммируются и с его выходов и-разрядный код подается на информационные входы третьего узла 52 памяти.По сигналу "Запись с управляющих входов блока 4 на информационные входы элементов И первой 53, второй 54 и третьей 55 групп одновременно поступают управляющие сигналы, и если на их разрешающих входах имеются сигналы разрешения (соответствующие разряды кода маски равны "1"), то управляющие сигналы, проходят через них и поступают соответственно на управляющие входы первого 50, второго 51 и третьего 52 узлов памяти, в которые тем самым записывают коды, имеющиеся на их информационных входах в одну из ячеек памяти, адреса которых установлены на адресных входах первого 50, второго 51 и третьего 52 узлов памяти.По сигналу "Чтение" на управляющих входах устанавливаются сигналы, соответствующие режиму "Чтение", которые проходят через элементы И первой 53, второй 54 и третьей 55 групп и поступают на управляющие входы первого 50, второго 51 и третьего 52 узлов памяти, при этом одновременно из ячеек памяти, адреса которых установлены на адресных входах всех трех узлов памяти, считываются имеющиеся там коды.Коммутатор 3, работает следующим образом.По информационным входам первой группы коммутатора 3 информационные сигналы поступают на первые информационные входы первого 57, второго 58, и-го 59 элементов 2 И-ИЛИ, по инФормационным входам второй группы где о - количество точек в строке.С выхода генератора 70 тактовыеимпульсы одновременно поступают на вход первого элемента 71, и счетный 45вход счетчика 60, количество разрядов последнего с вяз ано с ко лич ес твом .точек в строке следующей зависимо- стью16 1474727 50 где С,количество -х разрядов определяется разрядностью первого 17, второго 18, третьего 19, четвертого 20, пятого 21 и шестого 22 регистров и рав 5 но где ш - количество точек в строке;- количество младших разрядовсчетчика 60,причем сигнал с -го разряда счетчика 60 также поступает через элемент НЕ 69 на четвертый выход блока 6.15Сигналы (К,-х)-х разрядов с выходов. счетчика 60 поступают на одни иэ информационных входов регистра 68, на другие тинформационные входы которого поступают сигналы с выходов счетчика 61, 20 разрядность которого определяется следующей зависимостью"к25 где Е - количество .строк на экране;1: - количество разрядов второгосчетчика 61.Задержанный на время тактовый импульс с выхода первого элемента 71 задержки одновременно поступает на входы второго элемента 72 задержки, формирователя 66 и на управляющийсвход регистра 68, тем самым записывая в последний код, имеющийся на его информационных входах. С выходов З 5 регистра 68 сигналы поступают на две.надцатый выход блока 6.С выхода второго элемента 72 задержки тактовый импульс поступает на шестой выход блока 6.На выходе формирователя 67 формируется сигнал, определяющий соотношение длительности операций чтение - запись, который одновременно поступает на другой вход Формирователя 66 и 45на седьмой выход блока 6. Дпительность операции "Чтение" можно уменьшить до минимальное время срабатывания устройств памяти (фиг. 1 минимальное время срабатывания преобразователей кода (фиг. 1);минимальное .время надежной записи информации в регистры (фиг. 1). При поступлении на вход формирователя 66 тактового импульса с выхода первого элемента 71 задержки и сигнала "Чтение" с выхода формирователя 67 на выходе формирователя 66 формируется сигнал, поступающий на пятый выход блока 6.11 ри переполнении счетчика 60 на его выходе "Переполнение" появляется сигнал, который одновременно посту-, пает на счетный вход счетчика 61 и на входы формирователей 62 и 63, на выходах которых формируются управляющие сигналы, соответственно поступающие на первый и второй выходы блока 6.При переполнении счетчика 61 на его выходе "Переполнение" появляется сигнал, который одновременно поступает на входы Формирователей 64 и 65, на выходах которых формируются сигналы, соответственно поступающиена восьмой и девятый выходы блока б,В предложенном устройстве осуществляется поочередный вывод на экрантелевизионного приемника информации .из блоков 4 и 5 памяти, что позволяет наблюдать текущую и ретроспективную информацию в одном кадре,Формула изобретения 1. Устройство для формирования иэображения на экране телевизионного приемника, содержащее блок приема данных, входы которого являются информационным входом устройства, вычислитель, коммутатор, два блока: оперативной памяти, три преобразователя кодов, шесть регистров, три элемента ИЛИ, выходы которых соединены с инФормационными входами формирователявидеосигнала, выход которого является информационным выходом устройствадля подключения к видеовходу телевизионного приемника, блок регенерацииизображения, первый и второй выходыкоторого соединены с синхровходамиФормирователя видеосигнала, третийвыход блока регенерации изображениясоединен.с первыми управляющими входами первого, третьего и пятого регистров, четвертый выход - с первымиуправляющими входами второго, четвертого и шестого регистров, пятый ишестой выходы - соответственно с вторыми и третьими управляющими входамирегистров, выходы первого и второго35 регистров подклочецы к первому и второму входам первого элемента ИЛИ, вы - ходы третьего и четвертого регистров - к первому и второму входам5 второго элемента ИЛИ, выходы пятого и шестого регистров - к первому и второму входам третьего элемента ИЛИ, выходы первого преобразова - теля кодов соединены с информационными входами перво го и в та - рого регистров, выходы второго преобразователя кодов - с информационными входами третьего и четвертого регистров, выходы третьего преобразователя кодов - с информационными входами пятого и шестого регистров, первый выход вычислителя соединен с управляющим входом коммутатора адреса, а второй и .третий выходы - к информационным входам первой группы коммутатора адреса, седьмой выход блока регенерации изображения соединен с входом управления записью в чтени вычислителя, д восьмой и девятый выходы являются 25 управляющими выходами устройства для подклочения к синхровходдм телевизи - онного приемника, десятый и одиннадцатые выходы подключены к инфармаци - онным входам второй группы коммутатора адреса 1 выходы которога соединены с адресными входами блоков оперативной памяти, информационные входы вычислителя соединены с выходами блока приема данных, о т л и ч а ю щ е е с я темчто, с целью расш;1-рения области применения устройства путем формирования в реальном масштабе времени совмещенного в одномкадре изображения текущей и ретроспе О к тив ной информации о 6 ыс троп ро тек ающих процессах, оно содержит три группы элементов 2 И - ИЛИ, блок сравнения, четвертый элемент ИЛИ, элемент И и триггер, прямой выход которого 45 соединен с входом управления режимами выборки вьиислителя, а инверсный выход - с информационным входом триггера, вход установки нуля триг - Гера является входом начальнаи уста 50 новки устройства, а синхровход триггера соединен с выходом четвертого элемента ИЛИ, первый вход которого соединен с первым выходом блока регенерации изображения, в то рой вход че т вертого элемента ИЛИ подключен к выходу блока сравнения, соединенному с первым входом элемента И, второй вход которого подклочен к четвертому выходу вычислителя, выход э.смецтд И соединен с третыи вхадамц с пе рнага но третий элементов 1:П 1, пятй и шес - той выходы вычислителя соединены с информационными входдми первой группы блока сравнения, инФормационные вхадь второй группы которого подключены к десятому, одиннадцатому, двенадцатому, тринадцатому и третьему выходам блока регенерации изображения, седьмой, восьмой и девятьл выходы вычислителя соединены с информационными вход," первых групп первого и второго блоков оперативной памяти, информационные входь 1 второй группы первого блока оперативной памяти подключены к де - сятому, одиннадцатому и двенддатому выходам, а Информациогпые входы в гаво рой группы второго блока оперативной памяти - к тринадцатому, чеьрадц;- тому и пятнадцатому выходам вычислив теля, шестнадцатый и семнадцатый выходы которого соединены с первыми и вторыми управляющлми входами блоков оперативной памяти, восемцддцдтьпл и девятнадцатый выходы вьчслптеля подключены к первым ц таим гхадам элементов 2 И-ИЛ 1 групп, выходы ге рвай, второй и треоьей рупп ервага блока оперативной памяти саединецы с входами первых групп э 1.ьелтов 2 ИИЛИ групп, входы гарык руи кото - рых подклюены саетЗе тствеО е 1 ыха ддм первой, торой ц тр "., ей Г ру 1 второго блокд аиер,тай дмятц.2. Устрайстьо о и. , а т и ич а ю щ е е с я .ем, чта в.с.- тель содержит первый триггер, регистры адреса, маски и цвета, информационные входы и сицхравхады которых и синхровход первого триггера являются информационными входдмц вы ислителя, выход первого триггера соединен с информационным входам второго триггера, синхравход которого является входом управления з 11 исьо-чтением вычислителя, инв е рс цый выход ц тара го триггера соединен с гпфо рмдццаццым входом первого триггера, д прямой выход соединен с входом формирователя импульсов и упрдвляощюи входами регистров. адреса, маски и цвета и является первым выходом вьчслцтеля, выход формирователя импульсов подключен к угравляющему входу дешифрдторд и синхровходам третьего и четвертого триггеров, прямой выход которого является четвертым выходом вычислителя,