Устройство для передачи информации в адаптивных телеметрических системах

(5 Ц 5 0 08 С 19 ИСАНИЕ ИЗОБРЕТ ИДЕТЕЛЬСТВУ ТОРСКО пользовано в адаптивно-адресных т рических системах. Цель изобретени вышение информативности устро Устройство содержит анализатор 1 мации, блок 2 памяти адреса, блок 3 информации, синхронизатор 4, блок мирования маркера, блок 6 управле редачей. Анализатором 1 окрашиваю датчики и каждый отсчет каждого сравнивается с последующим отсчет ли величина параметра превышает ную разность их значений, что считается суцественным и подлежи даче. 6 з,п. ф-лы, 13 ил,леметя - пойства. инфорпамяти 5 форния пется все канала ом, Ес- заданотсчет т переГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельство СССР М 1203568, кл. 0 08 С 19/28, 1986.Авторское свидетельство СССР М 226948, кл. О 08 С 19/28, 1968,(54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ИНФОРМАЦИИ В АДАПТИВНЫХ.ТЕЛЕМЕТРИЧЕСКИХ СИСТЕМАХИзобретение относится к информационно-измерительной технике и может бытьиспользовано в адаптивно-адресных телеметрических системах,Цель изобретения - повышение информативности устройства,На фиг,1 представлена структурная схема предлагаемого устройства, на фиг, 2 -функциональная схема блока памятиадреса; на фиг,3 - функциональная схемаанализатора информации; на фиг.4 - функциональная схема блока памяти; на фиг.5 -функциональная схема синхронизатора; нафиг.б - функциональная схема блока формирования маркера; на фиг,7 - функциональная схема блока управленияпередачей; на фиг,8 - временные диаграммы, поясняющие работу синхронизатора;на фиг.9 - структура выходного кадра сообщения; на фиг,10 - функциональная схемаФормирователя сигнала начала цикла (формирователя кадрового сигнала); на Фиг.11 -функциональная схема формирователя сигналов считывания информации из анализатора (формирователя сигналов считыванияинформации из ЗУ адреса); на фиг,12 - формирователь сигнала считывания информации на ЗУ информационной части иФормирователя сигналов считывания информации из блока В; на фиг.13 - блок сокращения избыточности,Устоойство содержит анализатор 1 информации, блок 2 памяти адреса, блок 3памяти информации, синхронизатор 4, блок5 формирования маркера (блок В), блок 6управления передачей.Анализатор 1 информации содержитблоки 7-9 сокращения избыточности, регистр 10 сдвига, элемент 11 задержки, аналого-цифровой преобразователь (АЦП) 12,сумматор 13 и элемент ИЛИ 14,.Блок 2 содержит счетчик 15, элементИЛИ 16, элемент 17 задержки, накопительный элемент 18 и элемент И 19,Блок 3 содержит счетчик 20, регистр 21сдвига, первый 22 и второй 23 элементыИЛИ, дешифратор 24, накопительные элементы 25-27, элементы И 28-31, группу элементов И 32-34 и элемент 35 задержки,Синхронизатор 4 содержит генератор36, делители 37 и 38 частоты, Формирователь 39 сигнала начала цикла, формирователь 40 сигналов считывания информациииз анализатора, формирователь 41 кадрового сигнала, формирователь 42 сигналов считывания информации из блока 2,формирователь 43 сигналов считывания информации из блока 5 и Формирователь 44сигналов считывания информации из блока 3. Блок 5 содержит регистр 45 сдвига,счетчик 46 и элемент И 47.Блок б содержит триггер 48, первый 49и второй 50 элементы И и элемент ИЛИ 51,5 Формирователь 39 содержит элементыИ 52, и 53 и триггеры 54 и 55.Формирователь 40 содержит элемент И56, счетчик 57, дешифратор 58 и элементНЕ 59.10 Блок 7 (8 и 9) содержит узел 60 сравнения, формирователь 61 сигнала, ключ 62,элемент 63 управления. Узел 60 содержитэлемент 64 сравнения и пороговый элемент65, формирователь 61 - элемент 66 памяти,15 ключи 67 и 68 и элемент 69 задержки, элемент 63 - триггеры 70 и 71, элементы И 72 и73, элемент 74 задержки, формирователи75-77 импульсов и элемент НЕ 78,Работает предлагаемое устройство сле 20 дующим образом.С выхода синхронизатора 4 на входыостальных блоков устройства поступает сигнал начала цикла. Затем поочередно анализатором 1 (под действием сигналов25 считывания информации из анализатора,поступающих от синхронизатора 4) опрашиваются все датчики, Каждый 1-й отсчет каждого канала сравнивается с 1+1)-м отсчетомтого же канала.30 Если величина параметра превышаетзаданную разность их значений, то указанный отсчет (1+1) считается существенным иподлежащим передаче, Если разность величины отсчетов не превосходит заданной вели 35 чины, то отсчет считается несущественным инеподлежащим передаче,В процессе поочередной проверки отсчетов всех параметров ЗУ блок 2 формирует адресную часть, составленную из40 последовательности М индексов (по числуканалов) единиц и нулей, При этом общеечисло символов равно числу каналов. Существенным отсчетам в адресной части соответствуют сигналы высового уровня, а45 несущественным отсчетам - низкого уровня,Кодовые группы, соответствующие значениям существенных отсчетов, записываются впорядке их поступления в блок 3 непосредственно одна за другой. Блок 5 фиксирует50 ходовую группу, соответствующую временипоступления на вход блока 5 сигнала началацикла.После опроса всех Й датчиков устройство выдает сигналы телеметрического кадра55 сообщения.Синхронизатор 4 выдает на вход блока6 кадровый сигнал, который проходит навыход устройства, если в предшествующемцикле опроса анализатором 1 датчиков фиксируется существенный отсчет хотя бы од 168131820 25 30 Выходной кадр сообщения (см. фиг, 8 Н и 35 40 45 ного параметра, Кадровый сигнал(и вседругие сигналы), поступающий на вход блока 6, на выход устройства не проходит, если в предшествующем цикле опроса анализатором 1 датчиков не фиксируется существенных отсчетов ни одного параметра. Кадровый сигнал с выхода устройства служит точкой отсчета в кадре сообщения для правильной дешифровки последнего на приеме. Затем непосредственно за кадро. вым сигналом с выхода блока 2 (под действием сигналов считывания информации из блока 2, выдаваемых синхронизатором 4) на вход блока 6 поступают сигналы кодовой группы адресной части, которые проходят на выход устройства. Затем с выхода блока 5 (под действием сигналов считывания информации из блока 5,выдаваемых синхронизатором 4) на вход блока 6 поступают сигналы кодовой группы временной части,которые проходят на выход устройства, Затем с выхода блока 3 (под действием сигналов считывания информации из информационной части, выдаваемых синхронизатором 4) на вход блока 6 поступают сигналы кодовых групп существенных отсчетов, которые проходят на выход устройства. Затем от синхронизатора 4 на входы всех остальных блоков устройства поступает сигнал начала цикла и цикл работы уст. ройства для передачи информации повторяется. 9) устройства для передачи информации содержит К - кадровый сигнал (признак, маркер кадра), А - сигналы кодовой группы адресной части, В - сигналы кодовой группы временной части, И - сигналы кодовых групп информационной части, В приведенном на фиг,9 примере для восьмиканальной телеметрической системы сигналы высокого уровня, стоящие на третьем, пятом и восьмом местах среди сигналов адресной части (А), определяют наличие существенных отсчетов третьего пятого и восьмого каналов,Сигналы кодовых групп И соответствуют значению существенного отсчета третьего, И - пятого, И - восьмого каналов,Сигналы кодовой группы времени соответствуют значению времени в момент выдачисинхронизатором 4 на входы остальныхблоков устройства сигнала начало цикла. В кадрах, не содержащих существенных отсчетов ни одного параметра, блок 6 запрещает выдачу сигналов сообщения на выход устройства.Анализатор 1 работает следующим образом (см. фиг.3). 51015 Сигнал начала цикла с второго входа айализатора 1 поступает на фазирующий вход регистра 10 сдвига и устанавливает его в исходное состояние, при котором в регистр 10 сдвига оказывается записана кодовая комбинация 1000. Сигналы считывания информации поступают на сдвигающий вход регистра 10, вход элемента 11 задержки и фазирующий вход АЦП 12. Под действием этих импульсов в регистре 10 сдвигается записанная ранее в него кодовая комбинация (1000, 01000, 001000, 0001000 и т.д,), запускается АЦП 12. Высокий потенциал, соответствующий "1" сдвигаемой кодовой комбинации в регистре 10, с выходов регистра 10 последовательно поступает на входы блоков 7-9 и производит их опрос. При наличии в блоке 7 (8 и 9) существенного отсчета блок 7 через сумматор 13 выдает значение (амплитуду) существенного отсчета параметра (сигнала от датчика, подключенного к первому входу блока 7 на вход АЦП и высокий потенциал через элемент ИЛИ 14 на выход анализатора 1,При наличии в блоке 7(8 и 9) несущественного отсчета блок 7 через сумматор 13 на вход АЦП 12 и через элемент ИЛИ 14 на выход анализатора 1 выдает нулевые потенциалы. Задержанные импульсы элементом 11 на время, достаточное для срабатывания АЦП 12, с выхода элемента 11 поступают на выход анализатора 1, АЦП 12 преобразует сигналы, соответствующие значениям существенных отсчетов измеряемых параметров и поступающие с выхода сумматора 13 на вход АЦП 12 в двоичный код, и сигналы, соответствующие разрядам которого, выда-. ет на выходы анализатора 1, После опроса блока 9 цикл работы анализатора 1 заканчивается. С приходом сигнала начала цикла на второй вход анализатора 1 цикл работы анализатора 1 повторяется.Блок 2 работает следующим образом (см. фиг.2),Сигнал начала цикла проходит на фазирующий вход счетчика 15. и обнуляет его. Сигналы, характеризующие наличие существенных (высокий уровень) и несущественных (нулевой уровень) отсчетов измеряемых параметров в анализаторе 1 (при его опросе), проходят на информационный вход.накопительного элемента 18. Задержанные импульсы опроса анализатора 1 проходят непосредственно на разрешающий вход элемента 18 и через элемент 17 на суммирующий вход счетчика 15. Под действием импульсов, поступающих на разрешающий вход элемента 18, производится запись инФормации ("1" или "О") в зависимости отуровня сигнала, действующего на информа- метров в анализаторе 1, Импульсы с выхода ционном входе элемента 18. элемента И 30 поступают на разрешающиеПри этом запись информации ("1" или входы накопительных элементов 25-27 и че- "0") в элемент 18 производится в ячейки реэ элемент 35 задержки на суммирующий памяти с адресами, определяемыми уровня вход счетчика 20, Под действием импульсов, ми сигналов, действующих на адресных вхо- поступающих на разрешающие входы эледах элемента 18, Счетчик 15 считает ментов 25-27, производится запись инфоримпульсы, поступающие на его суммирую- мации("1" или "0") в зависимости от уровней щий вход с выхода элемента 17 задержки. сигналов, поступающих на их информациПо окончании записи информации в элемен онные входы. При этом запись информации те 18 оказываетсязаписаннойкодоваягруп- ("1" или "0") в них производится в ячейки па "1" и "0", определяющая соответственно памяти с адресами, определяемыми уровня- наличие существенных и несущественных ми сигналов, действующих на адресных вхоотсчетов при опросе анализатора 1, а в счет- дах элементов 25-27. Счетчик 20 считывает чике 15 оказывается зафиксированным чис импульсы, поступающие на его суммируюло, определяющее код адреса ячейки щий вход, с выхода элемента 35 задержки.памяти элемента 18, на единицу йревышаю- В элементах 25-27 записывается информащее число контролируемых параметров ана- ция ("1" или "0") разрядов, составляющих лизатором 1, так как счетчик 15 формирует код (значение) существенных отсчетов, По по приходу последнего импульса на его сум окончании записи информации в блок 3 (по мирующий вход адрес очередной ячейки па- окончании опроса анализатора 1) оказывамяти элемента 18, После этого сигнал ются записанными кодовые группы "1" и признака кадра через элемент ИЛИ 16 про- "0", определяющие соответственно значеходит на вычитающий вход счетчика 15, ния только существенных отсчетов, выявПод действием этого сигнала(импульса) 25 ленных за один цикл опроса анализатора 1,число, зафиксированное в счетчике 15, в счетчике 20 оказывается зафиксирован- уменьшается на единицу, тем самым форми- ным число, определяющее код адреса ячеек руется адрес последней ячейки памяти эле- памяти элементов 25-27, на единицу превымента 18, где записана информация("1" или шающее число существенных отсчетов, вы- "0"), Сигнал разрешениясчитыванияинфор деленных анализатором 1, так как счетчик мации(сигнал высокогоуровня)проходитна 20 формирует по приходу последнего имодин вход элемента И 19, Сигналы (импуль- пульса на его суммирующий вход адрес очесы) считывания информации из блока 2 про- редных ячеек памяти элементов 25-27, ходят через элемент ИЛИ 16 на вычитающий После этого сигнал признака кадра через вход счетчика 15. Поддействием импульсов 35 элемент ИЛИ 22 проходит на вычитаащий считывания счетчик 15 формирует монотон- вход счетчика 20. Под действием этого сигно убывающие адреса ячеек памяти элемен- нала (импульса) число, зафиксированное та 18, в которые ранее были записаны "1" и счетчиком 20, уменьшается на единицу, тем "0", Считываемая информация через эле- самым формируется адрес последних ячеек мент И 19 поступает на выход блока 2, 40 памяти элементов 25-27, в которые была заС приходом на первый вход блока 2 сиг- писана информация ("1" или "О") разрядовнал начала цикла цикл работы блока 2 по- последнего существенного отсчета, выдевторяется. ленного анализатором 1 в предшествующемБлок 3 работает следующим образом (последнем) цикле опроса анализатора 1. (см. фиг,4). 45 Затем сигнал разрешения считывания инСигнал начала цикла проходит на фазиру- формации (сигнал высокого уровня) прсхоющие входы счетчика 20 и регистра 21 и соот- дит на один вход элемента И 31, сигналы ветственнообнуляетсчетчик 20, а регистр 21 (импульсы) считывания информации на ЗУ переводит в состояние 100.0. Сигналы, ха- информационной части проходят на сдвигарактеризующие наличие существенных (вы ющий вход регистра 21 сдвига и третий вход сокий уровень) и несущественных (нулевой элемента И 28. Под действием импульсов уровень) отсчетов измеряемых параметров считывания в регистре 21 сдвига последоваанализатора 1(при его опросе), проходят на тельно сдвигается "единица", ранее запиодин вход элемента И 30, на другой вход санная в младший разряд регистра 21, от которого проходят поступающие задержан младшего разряда к старшим, Таким обраные импульсы опроса анализатора 1, кото- зом на выходах регистра 21 сдвига формирые проходят через элемент И 30 при руется серия импульсов, последовательноналичии на его первом входе сигналов вы- коммутирующих (опрашивающих) выходы сокого уровня, характеризующих наличие элементов 25-27, Синхронно с импульсами существенных отсчетов изг,еряемых пар- опроса сигналы высокого уровня "1" или5 10 15 20 ственнс. ПО Окончании цикла рабсгы нэ30 третьем Выходе формирователя 43 устанав 35 С проходом сигнала начала цикла работа блока 3 повторяется,Работает синхронизатор 4 следующимобразом (см. фиг.5).Генератор 36 формирует тактовые импульсы (см. фиг.8,э) и выдает их на входделителя 37 частоты, Цикл работы синхронизатора 4 начинается с нарастанием фронтэ уровня сигнала на формирователе 39, изимпульсов, поступающих на формирователь39, формируется сигнал начала цикла (см,фиг.8,г).По сформировании сигнала начала цикла на втором выходе формирователя 39 устанавливается высокий потениал. Фронтнарастания потенциала на втором входеформирователя 40 запускает его ина еговтором выходе устанавливается низкий потенциал, после запуска выдает (см, фиг,8,д)сигнал (импульсы) считывания информациииз анализатора 1. По окончании цикла работы формирователя 40 на его втором выходеустанавливается высокии потенциал,торэ 4 повторяется 50 низкого уровня "0" с выходом элементов 25-27 через элементы И 32-34, элемент ИЛИ 23 и элемент И 31 проходят на выход блока 3. После опроса элемента 27 через элемент И 34, благодаря наличию связи между выходом старшего разряда регистра 21 через элемент И 29 с выходом приема последовательного кода регистра 21, под действием очередного импульса считывания информации, поступающего на сдвигающий вход регистра 21 и вход элемента И 28, а младший разряд регистра 21 записывается "единица", на вычитэющий вход счетчика 20 через элементы И 28 и ИЛ И 22 поступает импульс, счетчик 20 уменьшает на единицу адрес ячеек памяти элементов 25-27, с которых должна быть считана информация, цикл их опроса повторяется.При установлении в счетчике 20 исходного состояния 000 (нулевого адреса для элементов 25-27) срабатывает дешифратор 24, на его выходе устанавливается высокий потенциал, который запрещает прохождение сигналов с других входов через элементы И 28 и 29. Таким образом при опросе элемента 27 по нулевым адресам под действием очередного импульса опроса. блока 3, поступившегО на сдвигающий вход регистра 21, в котором устанавливается состоя-, ние 000, т.е. запрещается дальнейший опрос элементов 25-27 при поступлении последующих импульсов опроса блока 3, По окончании считывания информации с блока 3 прекращается поступление импульсов считывания и снимается сигнал разрешения считывания информации. Фронт нарастания уровня сигнала нэ первом входе формирователя 41 устанавливает низкий потенциал на его втором Выходе, Формирователь 41 формирует (см, фиг,8. е) кадровый сигнал, после чего нэ втором выходе устанавливается Высокий потенциал.Фронт нарастания уровня сигнала на втором входе формирователя 42 устанавливает на его третьем выходе низкий потенциал. Формирователь 42 формирует сигнал (см, фиг.8, ж) разрешения считывания информации (высокий уровень) и сигнал (импульсов) (см, фиг,8,з) считывания информацли из блока 2, которые поступают нэ пятый и четвертый выходы синхронизатора 4 соответственно, По скончании цикла работы на третьем выходе формирователя 42 устанавливается высокий потенциал. Фронт нарастания сигнала на втором входе запускает формирователь 43, в момент запуска нг его третьем выходе устанавливается низкий потенциал, Формирователь 43 формирует сигнал (см, фиг,8, и) разрешения считывания информации (высокий уровень) и сигнал (импульсы) (см. фиГ.8. к) считывания информа. - ции, которые поступают ча десять,й и девятый выходы синхронизатора 4 ссответливэется высокий потенциал. Фронт нарастания сигнала на Втором входе запускает фсрмиссвэтель 44, В момент запуска на ВГО третьем Выходе устанэВлиВэется низкий ПО- тенциал. Формирователь 44 формирует сигчал (см. фиг.8, л) разрешения считывания информации (высокий уровень) и сигнал (импульсы) (см. фиг,8, м) считывания информации из блока 3, которые поступают на седьмой и шестой Выхсдь; сичхрсниэатора 4 состВетственнс, ПО Окончании цикла работы формирователя 44 на его третьем выходе устанавливается высокий потенциал, ПО нарастанию уровня сигнала на втором входе формирователя 39 циа работы синхронизаБлок 5 работает следующим сбразсмГсм фи 6) Обнуление счетчика 46 происходит по его переполнению.Цикл работы блока 5 начинается по приходу на управляющий вход регистра 45 сдвиГэ сиГнэла начала цикла, При этом, В регистре 45 записывается кодовая комбинация, соответствующая числу импульсов, сосчитанных счетчиком 46 с момента его последнегс обнуления до момента прихода имп.льсэ на управляющий вход регистра 45 Затем поступают сигналы разрешения счлтывэния информации (высокий уровень) нанулевое состояние. Уровни сигналов на его 5 выходах изменяются на противоположные.Формирователь 39 выключается. С приходом сигнала высокого уровня на второй вход 10 20 25 30 40 50 55 вход элемента И 47 и сигнал (импульсы) считывания информации из блока 5 на сдвигающий вход регистра 45. Под действием этих сигналов сигналы кодовой группы, записанной ранее в регистр 45 сдвига, сдвигаются в регистре 45 и через элемент И 47 поступают на выход блока 5.С приходом на управляющий вход регистра 45 импульса цикл работы блока 5 повторяется.Блок б работает следующим образом (см. фиг.7).Сигнал начала цикла устанавливает триггер 48 в нулевое состояние, при этом на его выходе устанавливается нулевой поте нициал, чем запрещается прохождение сигналов с другого входа элемента И 50 через последний на выход блока 6. Если после сигнала начала цикла в анализаторе 1 информации не выделяются ни одного существенного отсчета измеряемых параметров, то сигналы на его выход не проходят.Если после сигнала начала цикла в анализаторе 1 информации выделяется хотя бы один существенный отсчет измеряемых параметров, то на втором входе блока 6 имеет место высокий уровень напряжения, а импульс, который проходит через элемент И 49 на вход триггера 48, устанавливает его в единичное состояние.При этом на выходе триггера 48 устанавливается высокий потенциал, чем разрешается прохождение сигналов с другого входа элемента И 50 через последний на выход блока 6.С приходом импульса на первый вход блока 6 цикл его работы повторяется.Формирователь 39 (41) работает следующим образом (см. фиг.11).При поступлении на второй входформирователя 39 сигнала высокого уровня триггер 54 по фронту нарастания уровня сигнала устанавливается в единичное состояние, Высокийуровень синала с выхода триггера 54 поступает на вход элемента И 52, а нулевой уровень сигнала с выхода триггера - на вход элемента И 53, тем самым разрешается или запрещается прохождение импульсов, поступающих на первый вход формирователя соответственно через элементы И 52 и 53, Первый импульс, прошедший через элемент И 52, устанавливает триггер 55 в единичное состояние. На выходе триггера 55 устанавливается высокий уровень сигнала, который по фронту нарастания уровня возвращает триггер 54 в исходное нулевое состояние. При этом на выходах триггера 54 уровни сигналов изменяются на противоположные, тем самым обеспечивается запрещение прохождения через элемент И 52 и разрешение прохождения импульсов через элемент И 53, Первый прошедший через элемент И 53 импульс возвращает триггер 55 в формирователя 39 цикл его работы повторяется.Формирователь 40 (42-44) работает следующим образом (см, фиг.12),При поступлении на вход формирователя 40 высокого уровня сигнала по фронту нарастания уровня производится сброс (обнуление) счетчика 57, при этом на выходе дешифратора 58 устанавливается низкий уровень сигнала, на выходе элемента НЕ 59 - высокий уровень сигнала. Высокий уровень сигнала с выхода элемента НЕ 59 разрешает прохождение импульсов через элемент И 56. Импульсы, прошедшие через элемент И 56, поступают на счетный вход счетчика 57,По выдаче формирователем 40 установленного числа импульсов (для формирователя 40 установленное число импульсов - М, для формирователя 42 - И, для формирователя 43 - п, для формирователя 44 - И+и в счетчике 57 оказывается зафиксированным двоичное число, соответствующее числу импульсов, выданных формирователем. Дешифратор 58 настроен на опознание заданного двоичного числа. При установлении на выходах счетчика 57 заданного двоичного сигнала дешифратор 58 производит дешифровку этой кодовой комбинации сигналов, В результате формирователь 40 выключается, на выходе дешифратора устанавливается высокий уровень сигнала,на выходе элемента НЕ 59 - низкий уровень и запрещается дальнейшее прохождение импульсов с первого входа формирователя 40 через элемент И 56,С приходом на второй вход формирователя 40 сигнала высокого уровня цикл его работы повторяется.Работает блок 7 (8 и 9) следующим образом (см, фиг.13).Сигнал от датчика поступает на первый вход элемента 64 и ключа 67, На второй вход элемента 64 сравнения поступает сигнал с выхода элемента 66. Сигнал с выхода элемента 66 имеет амплитуду (уровень), соответствующую амплиитуде последнего переданного существенного отсчета измеряемого параметра, По достижении сигналом с выхода элемента 64 сравнения величины, превышающей порог срабатывания порогового элемента 65 (порог срабатывания устанавливается исходя изтребуемой погрешности аппроксимации измеряемого сигнала), последний выдает сигнал, который, пройдя через элемент И 72, поступает на вход формирователя 75, Формирователь 75 по переднему фронту сигнала высокого уровня, поступившего на его вход, формирует импульс, который с выхода формирователя 75 поступает на вход триггера 70, управляющий вход ключа 68 и вход элемента 69 задержки, При поступлении импульса на вход триггера 70 последний опрокидывается и на его выходе, соединенном с входом элемента И 72, устанавливается нулевой потенциал, тем самым запрещается прохождение сигнала с выхода элемента 64 через элемент И 72. При поступлении импульса на управляющий вход ключа 68 последний открывается и элемент 66 через ключ 68 сбрасывается (например, конденсатор памяти разряжается). После сброса элемента бб с выхода элемента 69 задержки на управляющий вход ключа 67 поступает импульс, который открывает ключ 67, и информация о текущем значении параметра записывается в элемент 66 (например, конденсатор памяти через открытый ключ заряжается до текущего значения измеряемого сигнала, т.е, до уровня значения нового существеннога отсчета), Одновременно импульс с выхода элемента, 69 поступает на вход элемента 74. Импульс с выхода элемента 74 поступает на входы триггеров 70 и 71, Триггер 70 возвращается в исходное состояние, триггер 77 опрокидывается. На выходе триггера 71 устанавливается нулевой потенциал, тем самым запрещается прохождение сигнала ат блока 60 через элемент И 72 до тех пор, пока значение нового существенного отсчета не считывается из блока 7. Одновременно на выходе триггера 71 устанавливается высокий потенциал, который разрешает прохождение импульсов опроса блока 7, поступающих на вход формирователя 76. Первый импульс опроса, поступивший на вход формирователя 76 после опрокидывания триггера 71, обостряется по переднему фронту формирователем 76, проходит через элемент И 73 и поступает на вход формирователя 77, который расширяет входной импульс до длительности импульсов, поступающих на вход формирователя 76. Широкий импульс с выхода формирователя 76 поступает на вход элемента НЕ 78, управляющий вход ключа 62 и выход блока 7 в качестве сигнала признака наличия существенного отсчета, Ключ 62 открывается и сигнал, соответствующий уровню существенного отсчета, с ьыхода элемента 66 памяти выдается на выход блока 7. По окончании импульса, действующего на входе элемента НЕ 78, на выходе элемента НЕ78 устанавливается высокий патенциэл,фронт нарастания которого возвращаеттриггер 71. в исходное состояние,5 После этого цикл работь. блока 7 повторяется.Формула изобретения1, Устройство для передачи информации в адаптивных телеметрических систе 10 мах, содержащее анализатор информации,информационные входы которого являютсяинформационными входами устройства,синхронизатор, первый, второй и третии выходы которого соединены соответственно с15 первыми входами блока памяти адреса, блока памяти информации и анализатора информации, первый и второй выходыкоторого подключены соответственна к вторым входам блока памяти адреса и блаха20 памяти информации, выходы которых соединены соответственно с первьм и вторывходами блока управления передачей. выход которого является выходом устройства,а т л и ч а ю щ е е с я тем, чта, с целью25 повышения информативности, в него введен блок формирования маркера, выход ка.торога соединен с третьим входам блокауправления передачей, второй выход анэлизатора информации подключен к третьим30 входам блока памяти адреса и блока памятиинформации, четвертому входу блока управления передачей, первый выход анализатора информации соединен с пятым входамблока управления передачей и третьим вха 35 дам блока памяти информации. выходыгруппы анализатора информации соединены с соатветствуюшими входами группыблока памяти информации, четвертый, пятый, шестой, седьмой и восьмой выхадь син 40 хранизатора подключены соответственно кчетвертым входам блока памяти адреса иблока памяти информации, первому, второму и третьему входам блока формированиямаркера, девятый выход синхранизатоаэ45 соединен с пятыми входами блока памятиадреса и, блока памяти информации, шестым входом блока управления передачей,десятый вход синхронизатора соединен сшестыми входами блока памяти адреса и50 блока памяти информации. втерым входаманализатора информации, седьмым входомблока управления передачей и четвертымвходом блока селекции маркера,2. Устройство поп.1, отл ич а а щ ее 55 с я тем, что анализатор информации содержит блоки сокращения избыточности,элементИЛИ, аналого-цифровой поеабраэаватель, сумматор, регистр сдвига и элемент задержки, информационный входкаждого блока сокращения избыточностиявляется информационным входом анализатора, первый и второй выход каждого блока сокращения избыточности соединены с соответствующими входами соответственно сумматора и элемента ИЛИ, выход сумматора соединен с информационным входом аналого-цифрового преобразователя, выходы регистра сдвига подключены к входам соответствующих блоков сокращения избыточности, объединенные входы анапого-цифрового преобразователя, регистра сдвига и элемента задержки являются первым входом анализатора, выходы аналого-цифрового преобразователя являются выходами группы анализатора, выходы элемента ИЛИ и элемента задержки являются соответственно первым и вторым выходами анализатора, установочный вход регистра сдвига является вторым входом анализатора,3. Устройство по п,1, отл ич а ю щеес я тем, что блок памяти адреса содержит элемент И, элемент ИЛИ, регистр, реверсивный счетчик и элемент задержки, выходы реверсивного счетчика подключены кадресным входам регистра, выходы элемента задержки и элемента ИЛИ соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика, выход регистра соединен с первым входам элемента И, выход котОрого является выходом блока, первый и второй информационные входы регистра являются соответственно вторым и третьим входами блока, второй информационный вход регистра объединенс входом элемента задержки, первый и второй входы элемента ИЛИ являются соответственно четвертым и пятым входами блока, второй вход элемента И является первым входом блока, вход реверсивного счетчикаявляется шестым входом блока.4. Устройство по п,1, о т л и ч а ю щ е ес я тем, что блок памяти информации содержит регистр, элементы И, элементы ИЛИ, группу элементов И, элемент задержки, дешифратор, накопительные элементы и реверсивный счетчик, выходы реверсивного счетчика соединены с соответствующими входами дешифратора и адресными входами накопительных элементов, выход каждого из которых подключен к первому входу соответствующего элемента И группы, выход которого соединен с одноименным входом первого элемента ИЛИ, выход которого соединен с первым входом первого элемента И, выход которого является выходом блока, выходы регистра подключены к вторым входам соответствующего элемента И группы, выход последнего разряда регистра соединен с первым входом второго элемента5 г 10 15 20 ЗО 40 И и входом третьего элемента И, выход дешифратора подключен к инверсному входу второго и третьего элементов И, выходы которых соединены соответственно с первым входом второго элемента ИЛИ и управляющим входом регистра, выход второго элемента ИЛИ подключен к входу реверсивного счетчика, выход четвертого элемента И соединен с управляющими входами накопительных элементов и через элемент задержки с входом реверсивного счетчика, установочные входы накопительных элементов объединены и подключены к шине нулевого потенциала, информационные входы накопительных элементов являются входами группы блока, второй вход первого элемента И является первым входом блока, первый и второй входы четвертого элемента И являются соответственно третьим и вторым входами блока, второй вход второго элемента ИЛИ является пятым входом блока, объединенные установочный вход реверсивного счетчика и регистра являются шестым входом блока, объединенные второй вход второго элемента И и вход регистра являются четвертым входом блока.5. Устройство по п.1, о т л и ч а ю щ е ес я тем, что блок формирования маркера содержит двоичный счетчик, регистр сдвига и элемент И, выходы двоичного счетчика соединены с соответствующими информационными входами регистра сдвига, выход которого подключен к первому входу элемента И, выход которого является выходом блока, установочный и управляющий входы регистра сдвига явпватся соответственно четвертым и вторым входами блока, вход двоичного счетчика и второй вход элемента являются соответственно первым и третьим входами блока.6. Устройство по п,1, о т л и ч а ю щ е ес я тем, что блок управления передачей содержит триггер, элементы И, элемент ИЛИ, выход которого соединен с первым входом первого элемента И, .выход второго элемента И соединен с первым входам триггера, выход которого подключен к второму входу первого элемента И, выход которого является выходом блока, первый, второй,. третий и четвертый входы элемента ИЛИ являются соответственно первым, вторрм, третьим и шестым входами блока, второй вход триггера является седьмым входом блока, первый и второй входы второго элемента И являются соответственно четвертым и пятым входами блока,7. Устройство по п.1, о т л и ч а ю щ е ес я тем, что синхронизатор содержит генератор делителя частоты и формирователи сигнала, выход генератора подключен черезпервый делитель частоты к входу второго делителя частоты и первым входам первого, второго, третьего, четвертого и пятого формирователей сигнала, выход второго делителя частоты подключен к первому входу шестого формирователя сигнала, первый выход первого формирователя сигнала соединен с вторым входом шестого формирователя сигнала, первый выход которого подключен к второму входу второго формирователя сигнала, первые выходы второго, третьего, четвертого и пятого формирователей сигнала соединены с вторыми входамиИнф. Йод соответственно третьего, четвертого, пятогои первого формирователей сигнала, вторые выходы первого, шестого и второго формирователей сигнала являются соответственно де сятым, третьим и девятым выходамисинхронизатора, вторые выходы третьего, четвертого и пятого формирователей сигнала являются соответственно четвертым, седьмым, пятым выходами синхронизатора, 10 третьи выходы третьего, четвертого и пятогоформирователей сигнала являются соответственно первым, восьмым и вторым выходами синхронизатора,