Устройство для коррекции шкалы времени

(19) 011 А 2ВСЕГе.ц.,., .ц ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Яф ту,1ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССРВ 1307598, кд. С 04 С.11/02, 1985. 5 р 4 С 04 С 11102, Н 04 Ь 7/02(54) УСТРОЙСТВО ДЛЯ КОРРЕЩИИ ШКАЛЪВРЕМЕНИ(57) Изобретение может быть использовано в устройствах для коррекциишкал времени и позволяет повыситьбыстродействие при больших уходахшкалы времени путем обеспечения коррекции хода времени. Сигнал с генерас Фиг. И оставитель М.Хаустовехред Л.Олийнык ктор Н. Король озори дакт Заказ 5437/3 Тираж 373ствеиного комитета СССРобретений и открытий-35, Раушская наб., д. 4 писное ВПИИПИ Госу по делам 035, Москва451 1432 тора 1 через фазосдвигающий блок 2 поступает на делитель 3 частоты, Для коррекции на третий вход элемента ИЛИ 14 подается команда, которая через формирователь 15 поступает на установочный вход счетчиков 6 и 10, При этом с выхода дешифратора 11 сигнал поступает. на вход элемента И 12. Код коррекции поступает на вход преобразователя 9 кода коррекции, с выхода которого поступает в регистр 8 сдвига. Сигнал с выхода элемента И 12 через формирователь 13 поступает на элемент И 5, а сигнал с выхода блока 2 через переключатель 4, элемент И 5 и переключатель 21 поступает на вход счетчика 6. Сигнап с выхода триггера 19 через инвертор 17 разрешает прохождение сигналов через блок 21. При равенстве кодов шести разрядов счетчика 6 и регистра 8 с выхода сумматора 7 сигнал через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 18 и триггер 19 разрешает прохожденне сигнала с выхода переключателя4 через элемент И 5 н переключатель22 на промежуточный вход счетчика 6.Сигналы с выходов переключателей 21и 22 через блок электронных ключей16 поступают на дополнительные входыделителя 3 частоты. Для проведениягрубой коррекции шкалы времени напервый вход элемента ИЛИ 14 поступает сигнал, который через элемент ИЛИ20 поступает на вход элемента И 23и разрешает прохождение сигнала управления на второй управляющий входблока 2 с выхода формирователя 13.Для проведения точной коррекции напервый вход схемы ИЛИ поступает управляющий сигнал. При проведении грубой и точной коррекции шкалы временикод коррекции также как и при коррекции кода времени через преобразователь9 кода времени записывается в регистр8, при этом счетчик 6 работает какединое целое. 11 ил.Изобретение относится к радиотехнике, может быть использовано в измерительных системах и является усо-,вершенствованием устройства для.коррекции шкалы времени по авт.св.У 1307598.Цель изобретения - повышение быстродействия при больших уходах шкалывремени путем обеспечения коррекциикода времени,Ка фиг. 1 приведена структурнаясхема устройства на фиг. 2 вариант реализации фазосдвигающего блока 1 на фиг, 3 - структурная схемаделителя частоты, на фиг, 4 - вариант реализации электронного переключателя; на фиг. 5 - вариант реализации сумматора; на фиг. 6 - вариантреализации регистра сдвига", нафиг. 7 - структурная схема преобразователя кода коррекции; на фиг.8 временные диаграммы работы преобразователя кода коррекции; на фиг. 9 временные диаграммы работы устройст"ва в режиме коррекции кода времени;на фиг, 10 - временные диаграммыработы предлагаемого и известного2 О чей, инвертор 17, элемент ИСКЛЮЧАЮЩЕЕИЛИ 18, триггер 19, элемент ИЛИ 20, два электронных переключателя 21 и 22, элемент И 23 совпадения, Выход формирователя 15 соединен с входами 25 установки счетчиков 6 и 10 и с первымвходом блока 16 электронных ключей, входы элемента ИЛИ 14 соединены с командньии шинами, первый и второй вхо 5 1 О 15 устройств в режиме грубой коррекции; на фиг. 11 - то же, в режиме точной коррекции.Устройство для коррекции шкалы времени (фиг. 1) содержит последовательно соединенные генератор 1, фазосдвигающий блок 2 и делитель 3 частоты, электронный переключатель 4, элемент И 5 совпадения, счетчик 6; сумматор 7, регистр 8 сдвига, преобразователь 9 кода коррекции, последовательно соединенные счетчик 10 и дешифратор 11, последовательно соединенные элемент И 12 совпадения и формирователь 13 сигнала управления, последовательно соединенные элементды элемента ИЛИ 14 соединены с соответствующими входами элемента ИЛИ 20, при этом первый вход элемента ИЛИ 14 соединен также с первым входом электронного переключателя 4, к вто 5 рому входу которого подключен выход делителя 3 частоты. Выход фазосдвигающего блока 2 соединен с третьим входом переключателя 4, выход элемен та И 5 совпадения соединен со счетным входом счетчика 6 через переключатель 21, второй вход которого также подключен к выходу элемента И 5, выход переключателя 21 соединен с вторым входом блока 16 электронных ключей. Между последовательно соединенными выходом ь.-го и входом +1-го разрядов счетчика 6 включен переключатель 22, второй вход которого подклю чен к выходу элемента И 5 совпадения, а третий вход соединен с третьим входом переключателя 21, с управляющим входом блока 16 электронных ключей и с третьим входом элемента ИЛИ 14, 25 выход триггера 19 соединен с четвертым входом переключателя 22 и через инвертор 17 с четвертым входом переключателя 21. Третий вход блока 16 электронных ключей соединен с выходом 30 переключателя 22, а выходы соединены соответственно с входом установки и с первым и вторым дополнительными счетными входами делителя 3 частоты. Выходы разрядов счетчика 6 соединены с входами первого слагаемого сумматора 7, входы второго слагаемого которого соединены с выходами старших (И)-х разрядов регистра 8 сдвига, выход младшего разряда которого подключен к первому управляющему входу фазосдвигающего блока 2. Выход переноса сумматора 7 через элемент И 12 соединен с первым входом формирователя 13, выход которого подключен к К-входу триггера 19 и к первому входу элемента И 5 совпадения. Выход переключателя 4 соединен с вторыми входами элемента И 5 совпадения и формирователя 13, выход которого через элемент И 23 совпадения подключен50 к второму управляющему входу Фазосдвигающего бпока 2. Второй вход элемента И 23 совпадения подключен к выходу элемента ИЛИ 20. Выходы +2-го разряда регистра 8 сдвига и 1+1-го раэ 5 ряда сумматора 7 через элемент ИСКЛЮЧАЮШЕЕ ИЛИ 18 соединены с Я-входом триггера 19. Информационный и тактовый выходы преобразователя 9 соединены с соответствующими входами регистра 8 сдвига, а вход подключен к информационной шине. Счетный вход счет" чика 1 О соединен с тактовым, выходом преобразователя 9, а выход дешифратора 11 подключен к второму входу элемента И 12 совпадения.Счетчик 6 состоит из Ипоследовательно соединенных триггеров Т, Тпри этом выход Я каждого предыдущего триггера соединен со счетным входом С каждого последующего триггера. Выход х-го триггера Т соединен со счетным входом 1+1-го триггера Т;+, через переключатель 22. Счетный вход первого триггера Т является счетным входом счетчика 6. Входы установки В. триггеров Т - Т, соединены между собой и являются входом установки счетчика 6. Выходы О триггеров Т- Т , являются выходами счетчика 6.Блок 16 электронных ключей состоит из трех элементов И 24-26 совпадения, первые входы которых соединены между собой и являются управляющим входом блока 16, а вторые входы являются первым, вторьж и третьим входами блока 16. Выходы элементов И 24-26 совпадения являются соответственно первым, вторым и третьим выходами блока 16.Фазосдвигающий блок 2 (фиг, 2) содержит элемент И-НЕ 27, два инвертора 28 и 29 и многофункциональное синхронизирующее устройство МСУ 30, Вход СЬК МСУ 30 является счетным входом, а выход Р 1 - выходом фазосдвигающего блока 2. Входы элемента И-НЕ 27 являются управляющими входами фазосдвигающего блока 2, при этом вход элемента И-НЕ 27, соединенный с входом генератора 28, является первым управляющим входом блока 2. Входы инверторов 28 и 29 подсоединены соответственно к первому входу и выходу элемента И-НЕ 27. Выходы инверторов 28 и 29 и элемента И-НЕ 27 соединены соответственно с входами П 1, П 2, 03 МСУ 30, на входы 7 и Э 4 которого подана логическая "1", а на входы ЕХР 1, ЕХР 2, ЕХР 3 и СЬК - логический "0".Делитель 3 частоты (фиг. 3) содержит последовательно соединенные делитель 31 частоты, элемент ИЛИ 32, делитель 33 на 60 частоты (счетчик минут), элемент ИЛИ 34, делитель 355 14324 на 24 частоты (счетчик часов). Вход делителя 31 частоты является счетным входом делителя 3 частоты. Входы установки делителей 33 и 35 частоты являются входом установки делителя 3 частоты. Вторые входы элементов ИЛИ 32 и 34 являются соответственно первым и вторым дополнительными счетными входами делителя 3 частоты, а его выкодом является например, выход ш-го разряда делителя 31.Электронный переключатель 4 (21 и 22) (Фиг. 4) состоит из элемента И-НЕ 36 и элемента 2 И (2 НЕ-И) ИЛИНЕ; 37, первый вход которого является первым входом электронного переключателя 4 (21 и 22), второй и третий входы являются третьим входом электронного переключателя 4 (21 и 22), четвертый вход подключен к выходу элемента И-НЕ 36, а выход является выходом электронного переключателя 4 (2 1 и 22). Выходы элемента И-НЕ 36 являются вторыми и четвертым вхо- р 5 дами электронного переключателя 4 (21 и 22).Двенадцатиразрядный сумматор 7 (фиг. 5) состоит из трех четырехраэрядных сумматоров 38-40 и инвертора 41. На вход переноса РО сумматора 38 подана логическая "1". Входы первого А, и второго В, слагаемого сумматоров 38-40 являются соответственно входами первого и второго слагаемых сумматора 7. Выход переноса Р 4 каждого предыдущего сумматора 38 (39) соединен с входом переноса РО каждого последующего сумматора 39 (40). Выход переноса последнего .сумматора 40 подключен к входу инвертора 41, выход которого является выходом переноса сумматора 7, Выход БЗ третьего разряда суммы сумматора 39 является выходом +1-го (где + = 7) разряда45 суммы (Б, +1) сумматора 7.Двенадцатираэрядный регистр 8 сдвига (Фиг. 6).содержит три регистра 42-44, Информационный вход Б 1 регистра 42 является информационным входом регистра 8 сдвига, а его тактовый вход С - тактовым входом регистра 8 сдвига, Тактовые входы регистров 42-44 соединены между собой. Выход четвертого разряда каждого предыдущего регистра 42 (43) соединен с информационным входом Б 1 каждого последующего регистра 43 (44). Выходы разрядов регистров 42-44 яв 51 е.ляются выходами разрядов регистра 8 сдвига.Преобразователь кода 9 коррекции (фиг. 7) состоит иэ элемента ИЛИ 45, триггера 46 и элемента 47 задержки. Б- и К-входы триггера 46 соединены с входами элемента ИЛИ 45 и подключены к шине кода коррекции. Инверсный выход триггера 46 является информационным выходом преобразователя 9. Выход элемента ИЛИ 45 соединен с входом элемента 47 задержки, выход которого является тактовым выкодом преоб" разователя 9.Формирователь 13 сигнала управления может быть выполнен на 1 К-триггере, при этом К-вход триггера является первым входом, а вход синхронизации триггера - вторым входом формирователя 13. На 1-вход триггера подана логическая "1", на вход К- логический "О". Прямой выход триггера является выходом формирователя 13.Устройство для коррекции шкалы времени работает следуницим образом.Генератор 1 является источником импульсов с периодом повторения Т (Фиг. 10 л и 11 л) для запуска фазосдвигающего блока 2, который выпол" нен в виде делителя частоты с переменным коэффициейтом деления. В исходном состоянии коэффициент деления равен К (пусть К5), что определяется наличием на втором управляющем входе уровня логического "О", поступающего через элемент И 23 с выхода Формирователя 13 (Фиг, 10 е).С выхода Фазосдвигающего блока 2 импульсы подаются на вход делителя 3 частоты, В делителе 3 частоты производится деление частоты входных импульсов, например, до 1/60 Гц делителем 31 частоты, на выходах разрядов которого формируются импульсы промежуточных частот, Под промежуточными частотами понимают частоты импульсных сигналов делителя 31 частоты, получающиеся при последовательном делении входной частоты. Сигналы с выхода шго разряда делителя 31 частоты подаются на второй вход электронного пе" реключателя 4. Сигналы 1/60 Гц с выхода делителя 31 частоты через элемент ИЛИ 32 (Фиг. 3), делитель 33 на 60 частоты, представляющий собой счетчик минут, и элемент ИЛИ 34 подаются на делитель 35 на 24 частоты, представляющий собой счетчик часов, в реПри этом происходит сброс делителей 33 и 35 (фиг. 3) в делителе 3 частоты, т.е, сброс кода времени. Команда с третьей командной шины подается на третьи входы электронных переключателей 21 и 22, разрешая в этих переключателях прохождение сигналов с выхода элемента И-НЕ 36 (фиг. 4) через элемент 2 И(2 НЕ - И)ИЛИ-НЕ 37. Логический "О" с выхода триггера 19 (Фиг. 9 к) подается на четвертый вход переключателя 22, запрещая прохождение через нега сигналов, и через инвертор 17 на четвертый вход переключателя 21, разрешая прохождение сигналов с выхода элемента И 5 на вы - ход переключателя 21 через элемент И-НЕ 36 (Фиг. 4).Па шине кода коррекции производится ввод в устройство И-разрядного последовательного кода коррекции, который представляет собой импульсный код,подающийся старшимираэрядами вперед па двум линиям связи в виде прямого и инверсного кодов. Единице када коррекции соответствует наличие импульса на линии Связи прямого кода и отсутствие импульса на линии инверсного кода. Кад коррекции имеет, например, при И = 12 следующую структуру: младший разряд - произвольный, следующие шесть разрядов - код минут текущего времени, старшие пять разрядов - кад часов текущего времени образцовых часов..(од коррекции поступает на преобразователь 9 кода коррекции (фиг, 7), причем импульсы прямого кода поступают на Б-вход триггера 46 преобразователя 9 (Фиг. 8 а), а импульсы инверсного кода - на его К-вход (фиг. 8 б). На инверсном выходе триггера 46 Формируется последовательный ичверсный кад коррекции (фиг, 8 в), На выходе элемента ИЛ 1 45 из импульсов прямого и инверсного кодов Формируется так-, товая серияимпульсов сдвига (фиг. 8 г), которая через элемент 47 задержки поступает на тактовый выход преобразователя 9 (фиг, 8 д, 9 в). Задержка тактовых импульсов сдвига обеспечивает надежную запись инверсного кода коррекции в регистр 8 сдвига.Разряды инверсного кода коррекции поочередно подаются с инверсного выхода триггера 46 преобразователя 9 (фиг. 7) на информационный вход регистра 8 сдвига и записываются в не 40 7 1432451эультате чего на выходах разрядовделителей 33 и 35 частоты производится формирование кода времени, Сигналы, представляющие собой автономнуюшкалу времени, используются потреби 5телями для синхронизации работы других устройств, входящих в одну систему с данным устройством. Потребителимогут использовать необходимые дляих работы сигналы автономной шкалывремени, снимая их с соответствующихвыходов разрядов делителей 31, 33 и35 частоты.Таким образом, делитель 3 частотыосуществляет Формирование и хранениешкалы времени, под которой понимаютсовокупность импульсных сигналов навыходах делителя 31 частоты и кодавремени, Формируемого делителями 33и 35 частоты.При наличии расхождения между шкалами времени устройства и образцовыхчасов производится коррекция шкалывремени.При больших (да 1 сут) расхождениях этихшкал времени коррекцияпроводится в три этапа; коррекциякода времени, а также грубая и точная коррекция, заключающиеся в грубойи точной коррекции фазы импульсныхсигналов, образующих шкалу времени.Для коррекции кода времени на третью командную шину подается командав виде логической "1" (Фиг. 9 а), которая через элемент ИЛИ 14 поступаетна формирователь 15. На выходе Фор 35мирователя 15 появляется импульс(фиг. 9 б), который сбрасывает счетчики 6 и 10, При этом на выходе дешифратора 11 появляется логический "0"(Фиг. 9 б), на выходе переноса сумматора 7 - логическая "1" (фиг. 9 ж),на выходе +1-го (седьмого) разрядасуммы сумматора 7, подключенного кэлементу 18 - логическая 1 (фиг.9 з)445Предположим, что в +2-м (васьмом)разряде регистра 8 сдвига содержитсялогическая "1". В этом случае на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18 появляется логический "0", который появляется и нг выходе триггера 19(фиг. 9 к), поскольку на его К-входеприсутствует логический "0" с выходаформирователя 13.Импульс с выхода формирователя 15через блок 16 электронных ключей,открытый сигналом на управляющем входе блока. 16, проходит на вход установки делителя 3 частоты (фиг, 9 в).9 14го под воздействием импульсов сдвига на тактовом входе так что во 2,3,1+1-й разряды (где д = 6) записывается код минут, а в х+2, ь+3,Я-разряды - код часов (1 = 6,Х щ 12). Одновременно счетчик 10, подсчитывает число тактовых импуль, сов сдвига. Как только в регистр 8, сдвига записывается последний раз, появляется логическая 1 (Фиг. 9 г),которая через элемент И 12 совпадения, открытый сигналом логической"1" с выхода переноса сумматоре 7(Фиг. 9 ж), проходит на первый входФормирователя 13 (Фиг. 9 д), разрешаяизменение состояния последнего подвоздействием импульсов на втором вхо, де. После этого первый же юпульс,поступающий с выхода Фазосдвигающегоблока 2 через переключатель 4 на второй вход Формирователя 13 (Фиг. 9 м,н), срезом устанавливает на выходеФормирователя 13 логическую "1"(фиг, 9 е), Этот сигнал открывает элемент И 5 совпадения, и импульсы с выхода переключателя 4 начинают проходить на вторые входы переключателей2 1 и 22 (Фиг. 9 о) . Поскольку на выходе триггера 19 присутствует логический "О" (фиг. 9 к), переключатель 22закрыт, а переключатель 21 открыт,Импульсы с выхода элемента И 5 совпадения через переключатель 21 проходятна счетный вход триггера Т, счетчика6 (Фиг. 9 п) и через блок 16 электронных ключей на первый дополнительныйсчетный вход делителя 3 частоты,(фиг. 3), т.е. счетчик минут,Счетчик производит счет импульсовдо тех пор, пока не произойдет совпадение кода на выходах его х = бразрядов с кодом минут, инверсная копия которого записана во 2, 3,ь+1-м разрядах регистра 8 сдвига.При этом в сумматоре 7 появляется перенос из -го (шестого) разряда вх+1-й (седьмой).Рассмотрим случай, когда на. х+1-й(седьмой) разряд второго слагаемогосумматора 7 подается логическая "1"с х+2-го (восьмого) разряда регистра8 сдвига,.В этом случае в седьмомразряде суммы сумматора 7 (Б; ) появляется логический "О" (Фиг. 9 з). Этотсигнал поступает на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18, в результате чего на его вьыоде появляется 32451 10 логическая "1" (фиг. 9 и), так как иапервый вход элемента 18 в данном случае также поступает логическая "1"5с восьмого разряда регистра 8 сдвига.Если же в восьмом разряде регистра 8сдвига будет логический "О", то навыходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18также появится логический ."1", таккак перенос иэ шестого в седьмой разряды сумматора 7 вызывает появлениелогической "1" в седьмом разряде суммыЛогическая "1" с выхода элементаИСКЛЮЧАЮЩЕЕ ИЛИ 18 (фиг. 9 и) переворачивает триггер 19 (фиг. 9 к), наЕ-входе которого присутствует логическая "1" с выхода Формирователя 13.Логическая "1" с выхода триггера 19(Фиг. 9 к) разрешает прохождение импульсов с выхода элемента И 5 совпадения через переключатель 22 на триггер Т;, счетчика 6 и запрещает прохождение сигналов через переключатель25 21 на триггер Т,.Таким образом, через переключатель 21 проходит пачка импульсов, число которых соответствует коду минут,содержащемуся в коде коррекции, т.е.ЗО числу минут текущего времени. Эта пачка импульсов заполняет ранее сброшенный делитель 33 частоты в делителе 31частоты (Фиг, 3),. при этом код на вы"ходах разрядов делителя 33 соответствует коду минут текущего времени.Счет импульсов с выхода элементаИ 5 совпадения продолжает вторая частьсчетчика 6, выполненная на триггерахТ;- Т При этом импульсы с выходапереключателя 22 (фиг. 9 р) проходятчерез блок электронных ключей 16 навторой дополнительный счетно входделителя 3 частоты (фриг, 9 у), заполняя через элемент ИЛИ 34 ранее сбро, шенный делитель 35 частоты (фиг. 3),т.е, счетчик часов.Как только код на выходах разрядов второй части счетчика 6 совпадает с кодом часов, храняющимся в инверБОсном виде в старших пяти разрядах регистра 8, сдвига, на выходе переносасумматора 7 появится логический "О"(Фиг, 9 ж). На выходе элемента И 12совпадения также появляется логический "О" (Фнг. 9 д), который воэвраща 55ет Формирователь 13 в исходное состояние. Логический "0" с выхода формирователя 13 (Фиг, 9 е) запирает элементИ 5 совпадения,12 451 15 20 30 35 40 45 50 55 11 1432Таким образом, через переключатель22 проходит пачка импульсов, числокоторых соответствует коду часов, содержащемуся в коде коррекции, т.е.числу часов текущего времени. Эта пачка импульсов заполняет делитель 35частоты в делителе 3 частоты (фиг. 3),при этом код на выходах разрядов делителя 35 частоты соответствует кодучасов текущего времени.Таким образом, в результате первого этапа коррекции шкалы временипроизводится коррекция кода временив делителе 3 частоты. Второй и третий этапы коррекции (грубая и точнаякоррекция) производятся так же, какв известном устройстве. Для проведения грубой коррекции шкалы временина первую командную шину подаетсялогическая "1" (фиг. 10 а), котораячерез элемент ИЛИ 14 проходит на формирователь 15. На выходе формирователя 15 появляется импульс (фиг. 10 б),который сбрасывает счетчики 6 и 10.На выходе дешифратора 11 появляетсялогический "0" (фиг, 10 г), а на выходе переноса сумматора 7 - логическая " 1" (фиг, 10 ж),Команда (логическая "1", фиг. 10 а)через элемент ИЛИ 20 подается такжена второй вход элемента И 23 совпадения, разрешая прохождение сигналауправления на второй управляющийвход фазосдвигающего блока 2 с выхода формирователя 13, Кроме того, команда поступает на третий вход переключателя 4, при этом на выход переключателя 4 проходят импульсы с выхода делителя 3 частоты (фиг.10 м,н).На третьей командной шине в этомрежиме присутствует уровень логического "0", который запирает блок 16электронных ключей и воздействуетна третьи входы переключателей 21 и22. При этом на выход переключателей 21 и 22 проходят сигналы с ихпервых входов, Выход элемента И 5совпадения в этом случае через переключатель 21 соединен со счетнымвходом счетчика 6, а вйход шестогоразряда счетчика 6 (триггер Т,) через переключатель 22 соединен сосчетным входом его следующего седьмого разряда (триггер Т;).Таким образом, при грубой коррекции счетчик 6 работает как единоецелое в отличие от коррекции кодавремени, когда этот счетчик разделен.переключателем 22 на две независимыечасти,После подачи логической "1" напервую командную шину производитсязапись в регистр 8 сдвига кода коррекции аналогично записи кода прикоррекции кода времени. При этом кодкоррекции имеет следующую структуру:в младшем разряде - знак коррекции,в старших разрядах - величина коррекАналогично коррекции кода временипосле записи кода в регистр 8 сдвигана выходе дешифратора 11 появляется логическая "1" (фиг. 10 г), которая через элемент И 12 совпадения, открытый логической "1" с выхода сумматора 7 (фиг. 10 ж), проходит на первый вход формирователя 13, По срезу первого импульса на втором входе формирователя 13 на его выходе появляется сигнал управления в виде логической "1" (фиг. 10 е), который разрешает прохождение импульсов через элемент И 5 совпадения на счетчик 6(фиг. 10 о,п) и изменяет коэффициентделения фазосдвигающего блока 2 наК + 1 в зависимости от знака коррекции, поступающего на второй управляющий вход с выхода младшего (первого)разряда регистра 8 сдвига. На фиг. 10в качестве примера показано изменение коэффициента деления фазосдвигающего блока 2 с К = 5 на К= 4,Первый после изменения коэффициента деления импульс на выходе фаэо.сдвигающего блока 2 появляется на время Т раньше или позже, чем при исход"ном коэффициенте деления, второй импульс - на время 2 Т раньше или позжеи т.д. (Т - период повторения импульсов генератора 1). Таким образом, изменение коэфФициента деления фазосдвигающего блока вызывает изменениефазы его выходных импульсов и приводит к сдвигу шкалы времени,Счетчик производит счет импульсовс выхода переключателя 4, Двоичныйкод с выходов разрядов счетчика 6 подается на входы первого слагаемогосумматора 7; на входы второго слагаемого которого подается величина коррекции в инверсном коде с выходовстарших М-х разрядов регистра 8сдвига. Как только в счетчике 6 окажется записанным код, равный величинекоррекции, на выходе переноса сумматора 7 появляется логический "0"