Синтезатор частот

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК сгг 19/О 51) 4 КР. ПИСАНИЕ ИЗОБРЕТЕНИЯ тротех сов СССР1981. 19(54) СИНТЕЗАТ (57) Изобрете технике. Цель ние диапазона сигналов. Син ный г-р 1, де ОР ЧАСТОТние относится к радио- изобретения - расширечастот синтезируемых тезатор содержит опорлитель 2 частоты с пеГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ К АВТОРСКОМУ СВИ ЕТЕЛЬСТВ 21) 4200864/24-09(71) Всесоюзнвй заочный элнический институт связи(56) Авторское свидетельст978314, кл . Н 03 В 19/00Патент США3976945,кл. Н 03 В 19/00, опублик.фиг. 2,ременным коэф. деления, управляемыйблок задержки 3, цифровой накопитель4, делитель 5 частоты, блок формирования 6 кода частоты, сумматор 7,блок группового формирования 8 кодовкоррекции и блок памяти 9. В данномустр-ве реализован новый алгоритмсинтеза и коррекции двухуровневыхсигналов, основанный на использовании параллельного формирования информации о временном положении всехвыходных импульсов синтезатора час,тот за определенный отрезок времени.При этом необходимая частота вычислений ниже предельной синтезируемойи опорной частот во столько раз во 3сколько длительность обрабатываемогоотрезка выходной последовательностибольше периода опорной частоты. 8 ил.1417165 Импульс опор ео генерала ыход депвюваслолы У Вход нерегршр. о упраопяенога .юка лдержхи Я Вхадрегулйр,цасви уп о м-еюозо лба - задержиу14 1 71 б 5бановьнь йОд Такт одьяраУлрдхЯаФ гб1417165 Вхо Составитель Г.ЗахарченкоТехред М.Ходанич ректор В.Бутяг дактор Л.Лежнина писное П Зак иэводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4076/55; Тирах 928 ВНИИПИ Государственного по делам иэобретений 13035, Москва, Ж, РаувИзобретение относится к радиотехнике и может использоваться для синтеза частот и сигналов в радиолокационной связной и измерительной ап 5паратуре.Цель изобретения - расширениедиапазона частот синтезируемых сигналов.На Фиг. 1 представлена структурная электрическая схема предлагаемого синтезатора частот; на Фиг. 2 -диаграммы, поясняющие процесс коррекции временного положения импуль"сов; на Фиг. 3 - диаграммы, показывающие последовательность вычисленияуправляющих кодов; на фиг. 4 - схемаделителя с переменным коэффициентомделения; на фиг. 5 - схема управляемого блока задержки; на Фиг. 6 - схема блока формирования кода частоты;на фиг, 7 - схема блока групповогоФормирования кодов коррекции; нафиг. 8 - схема блока памяти.Синтезатор частот содержит опорный генератор 1, делитель 2 частотыс переменным коэффициентом деления(ДПКД), управляемый блок 3 задержки,цифровой накопитель 4, делитель 5частоты, блок 6 формирования кода 30частоты, сумматор 7, блок 8 группового формирования кодов коррекции,блок 9 памяти.ДПКД 2 (фиг. 4) содержит преобразователь 10 кодов, регистр 11, Птриггер 12 и элемент И 13.Управляемый блок задержки 3(фиг. 5) содержит первый и второйрегистры 14 и 15 сдвига, первый ивторой коммутаторы 16 и 17, линию 18задержки с отводами.Блок б формирования кода частоты(Фиг. 6) содержит блок 19 переключателей, параллельный регистр 20.Блок 8 групповогоформированиякодов коррекции (фиг. 7) содержитпервый, второй и третий регистры 21,22 и 23, первый и второй блоки 24 и25 хранения кодов обратных величин,первый и второй перемножители 26 и27 кодов, сумматоры 28, 29,5 О29 я, 30, 30 я, блоки 3131 хранения кодов Фиксированныхсмещений, блок 32 формирования крат"ных кодов, содержащий сумматоры 33 и34 и вычитатель 35.Блок памяти 9 (фиг. 8) содержитпервую и вторую группы регистров 36и 37, первый и второй параллельные регистры 38 и 39, первый и второй мультиплексоры 40 и 4 1 кодов, первый и второй счетные триггеры 42 и 43, первый и второй ключи 44 и 45 и уп" равляемый счетчик. 46.Синтезатор частот работает следующим образом.Равномерный поток импульсов с частотой Е поступает с выхода опорного генераторана вход ДПКД 2, который формирует в общем случае неравномерный поток со средней частотой Е равной заданной синтезируемой частоте. Управляемый блок 3 задержки выполняет коррекцию временного положе-, ния импульсов, обеспечивая равномерность их следования. Импульсный сигнал опорного генератора 1 (фиг. За) поступает также на вход делителя 5 частоты, на выходе которого формируется поток импульсов с тактовой частотой Е = Е, /2 и длительностью каждого импульса Т = 1/Ео (фиг.З,б) . Этот сигнал поступает на тактовый вход блока 6 формирования кода частоты, с выхода которого на первый кодовый вход блока 8 группового формирования кодов коррекции поступает р".разрядный код частоты К (фиг.З), Этот код постоянен при синтезе частот или изменяется от такта к такту1при синтезе сигналов. Код К (1), образованный старшими разрядами кода К(д), с выхода блока б формирования кода частоты поступает на разрядные входы сумматора 7, а код К (Е), образованный р = р - р младшими разрядами кода К - на кодовый вход цифрового накопителя 4. При этом К(1) = К (1) + К (1). Для определейности принимается О ( К ( 1.Цифровой накопитель 4, тактируемый выходными импульсами делителя 5 частоты, осуществляет цифровое интегрирование кода К (1). При этомйна его кодовом выходе формируется код фазы К,(1.) (Фиг, 3, д), поступающий далее на второй кодовый вход блока 8 группового формирования кодов коррекции, а с выхода переноса на управляющий вход р -разрядного сумматора 7 подается логический сиг" нал переполнения 0 (Я = 0 или 1) . На выходе сумматора 7 при отсутствии импульсов переполнения (Ц = 0) фор 1мируется (р + 1)-азядный код управления К(Ц "- 2 К (1), а при их1417 65 коррекции на его выход в порядкевозрастания номера 1. В момент поступления на регулируемую часть управляемого блока 3 задержки -гоопорного импульса, в блок 9 памятизаносится информация о коррекцииочередной (1 + 1)-й группы.Таким образом, с появлением 1-говыходного импульса делителя 5 частоты в блоке 6 формирования кода частоты вычисляется код К(.+1), ДПКД 2устанавливается в соответствии с -мкодом управления К, на кодовомвыходе цифрового накопителя 4 формируется -й код фазы К,(з.), на входуправляемого блока 3 задержки поступает (х)-й опорный импульс, а навход его регулируемой части - (-2)-йопорный импульс, При этом в блок 9памяти заносится информация о коррекции временного положения импульсов(1-1)-й группы (фиг. 3),Поясним более подробно принципдействия предлагаемого устройствапри фиксированном коде частоты Ксопз 1.Покажем, что средняя частота выходного сигнала Й = К Ео, а временное смещение выходных импульсовДПКД 2 с учетом отмеченных выше особенностей его работы определяетсяформулой (1). Оценим также величинуАС л что необходимо для реализации устройства.Введем понятие нормированного кода частоты К = 2 р К и соответст 1Л 1 Р Лл р 11венно определим К = 2 К,К=2 ,К,Так как код К содержит р разрядов,Л 1 Л 11то К - целое, а К - чисто дробноечисло. Будем для определенности считать, что к моменту 1-готакта Кр(0)=О, При этом К (3.) = з.к - еп 1 К (2) 6 л л К (й.-1) + К - епк (1-1) + У Л 11 . лл+ к. ) 11-1) к - епс)1( ) 5 Л 11 Л(1 Г л ( 1)К + К- епЕ(д - 1)К- "С(с) К 1 + К - к (с), 10 который запишется в регистр цифрового накопителя 4 в -м такте, а также сигнал переноса епСК 1 + К,-1) .15 В этот же период сумматор 7 сформирует код Л( глц К(з.) = К + епК + + К -1),который в -м такте устанавливаеткоэффициент деления ДПКД 2 равнымр( р(12 /К(ОЗа 2 тактов, цифровогонакопителя 4 возникает 2 К импульсов переноса, и с каждым такимимпульсом Кл, устанавливается равр лным К1, Остальные 2 (1-К)Л 130 раз К 1 = К . Так как коэффициентрделения делителя 5 частоты равен 2рто 2 тактов цифрового накопителя4 соответствуют 2 Р импульсам на входе ДПКД 2, на выход которого из кажр (дых 2 проходит К(1) импульсов.Тогда общее число этих выходных имРпульсов за 2 периодов частоты опорРПного генератора, т.е, за 2 тактовых периодоваол Р лл Л 1епс)сс лиК (д) = (д) К- 1) К(. Тогда в период между (д)-м и -и тактами сумматор , входящий в цифровой накопитель 4, сформирует код где епй) - функция взятия целойчасти числа;и, следовательно, Средняя частотапоследовательности неравномернойпри; той КХс = 2 К)(2 То(3) Алгоритм коррекции выводится сле дующим образом,Отмеченное выше однозначное (дляданной реализации ДПКД 2) соответствие между кодом К1) и величинами Ьо, (к,1) позволяет преобразовать55последовательность выходных импульсов ДПКД 2 в последовательность,состоящую из отрезков длительностьюр2 Т внутри которых импульсы распределены равномерноДля реализации этого блок 8 группового формирования кодов .коррекции должен содержать 2 блоков хранения кодов фиксированных смещений, по одному для каждого 1, в ячейках которых по адресам К)(1) записаны коды соответствующих вре" менных смещений д 1 , (1,1). При этом временной интервал между импульсами внутри 1-й группы (отрезка) после коррекции положения каждого импульса на д (1,1) равен2 р т /К (1)Для йолучения равномерной последовательности из выходной последовательности ДПКД 2, импульсы которой смещены на дС (1,1), необходимо дополнительно произвести деформацию последней изменением временного масштаба групп с сохранением равномерности внутри группы, При этом групл)пыл соДеРжаЩие К)л(1) - К 1 + 1 им пульсов следует растя 1 уть, а содержащие К)(1) = К импульсов сжать. Время, на которое нужно изменить длительность 1-й группы, можно определить по смещениям опорных импульсов, информация с которых содержит- сЯ в коде кг)(1). ДлЯ доказательства этого нужно сравнить набег фазы к 1-му опорному импульсу реальной неравномерной и идеальной равномерной последовательностей.К этому моменту на вход ДПКД .2 поступит 2 р1 импульсов, а на его выход пройдет 1 =.,У К, импульсов, т.е. фазовойгвнабег составит )р; = 27 р.Для определения величины р учитывается, чтоза 1 тактов цифрового накопителя 4 . его переполнение возникает епС 1 К,Набег фазы к 1-му опорному импульсуАравномерного потока Ц = 2 К 1.Поэтому для фазовой ошибки ЬЦ;1-го опорного импульса можно записать 8гбЦ; = Чц, - ЧР, = 2 л 1 К)К + епК2) - еп Из этого выражения с учетом формулы (2) следует, что дЧ); = 2 в К(1). Временное смещение 1-го опорного импульса с учетом (3) определяется со- отношением Д(1)М Жк (1) т2 Т с 2 Кг Ио К Длительность 1-ой, группы изменяется по .сравнению с 2 , Т на дс(1)Р,2 О Ь (1 1)у а расстояние между импульсами внутри группы - соответственно на ьт(1) - дс(1"1)В(1)Тогда для получения равномерйого выходного сигнала синтезатора частот 25 импульс, предшествующий опорномуи имеющий номер 1 = К(1) - 1, необходимо дополнительно сместить наЬЕ (1) - Ь С (1-1) /К)(1),К(1)21-й - на 2 ЬС(1) - д(1-1)1 /К (1) 30 и таад.Таким образом, алгоритм коррекцииможно записать в виде+ дгпост (11) фПерегруппировав слагаемые, полу 4 О чим более удобную для реализацииформулу (1) .рДокажем теперь, что Ьс 2Т = Тт. Для этого рассмотрим тривозможных случая;45КГ с 2 . При этом К = О,РК = К т. е. на разрядные входынакапливающего сумматора 7 поступаетнулевой код, а код управления К(1)на его выходе принимает отличное отнуля значение, равное 1, лишь припереполнении цифрового накопителя 4,л лкогда К (1) с К . Тогда д(1) = т,к(1)В = т.к,(1) л) р 2 /К 2 Т - ЬС Р -Р л 2. 2 = Кс 2, При этом код,К)(1) на выходе накапливающего сум16510гистра 11 и заносится в него в момент поступления импульса с выхода опорного генератора 1 при единичном сигна- ле на установочном входе ДПКД 2. При нулевом входном сигнале на установочном входе ДПКД 2 код Кь) в регистре 11 с каждым импульсом опорно" го генератора 1 сдвигается в сторону старших разрядов. На выходе Р-триггера 12 формируются логические сигналы длительностью Т , которые затем преобразуются элементом И 13 в импульсы неравномерной выходной последовательности ДПКД 2, длительность которых равна длительности импульсов опорного генератора 1, При этом опорный импульс (-1)-й группы формируется в момент записи в регистр 11 кодаы.( )Управляемый блок 3 задержки может быть выполнен в соответствии с фиг, 5, Нерегулируемая часть представляет собой регистр 14 сдвига наР2 разрядов, тактируемый импульсами опорного генератора 1, Регулируемая часть также содержит регистр 15 сдвига, выходы 2 Р -разрядов которого подключаются к входу линии 18 задержки с отводами через коммутатор16, управляемый старшими разрядами кода коррекции К(х,1). Младшие разряды поступают на коммутатор 17, подключающий соответствующий отвод ли-, нии 18 задержки, максимальное время распространения сигнала по которой равно То. Запаздывание -го выходного импульса управляемого блока 3 задержки относительно соответствующего входного определяется соотношением 20г максР+3. К2 . При этом, очевидно,Дг ( 2 Т25Группы импульсов на выходе ДПКД 2неравномерны, но всегда могут бытьсформированы таким образом, что О(( Ьг . (,1) ( Т . Поэтому можнозаписать для наихудшего случаиг (,1, = (2 + 1)Т, = 0,6 2 р Т,=0,6 ТТаким образом, можно утверждатьРЭчто величина равна 2 х То = Т.Б предлагаемом. синтезаторе частот, 35основанном на новом алгоритме синтеза и коррекции времен положения импульсов, за счет снижения в несколько раз частоты тактирования вычислительных блоков удается полностью 40использовать частотные возможностиприменяемой элементной базы и расширить диапазон синтезируемых частотвплоть до предельной частоты переключения одного триггера. 45Делитель 2 с переменным коэффициентом деления может быть выполнен,например, по схеме, показанной нафиг, 4. По (р + 1)-разрядному кодуК)(1) преобразователь 10 кодов формирует 2 -разрядный код К ы(1), соРдержащий К единиц, распределенныхс максимальной равномерностью, Нижеприведен один из вариантов таблицыистинности преобразователя 10 кодов 55для р = 3,9 1417 матора 7 равен 1 или 2. Соответствующие группы импульсов на выходе ДПКД 2 равномерны и для них Ь г(1,1)=0.Каждая группа при К)(1) = 1 содержит только один (опорный) импульс, а при К)(1) = 2 - два импульса. При этом из формулы (1) следует, что временной сдвиг второго импульса группы (1 = 1) или К(Ц 2 определяется10 средним арифметическим сдвигом д-го, и (-1)-го опорных импульсов, т.е. меньше наибольшего из них. Поэтому для опрецеления величины Ь г вмахс рассматриваемом случае можно ограничиться анализом временных смещений лишь для опорных импульсов, т, е. величин бг(з.). Так как К с 1, можно записать Ь г(д) = Т,К,/К с 2 Р Т, = Код Кв(а) поступает на входы параллельной записи 2 -разрядного рер р2,1) = 2 2, 2 - К,1)/2 2,где К - число разрядов кода .0 с: К (,1) ( 1.Блок 6 Формирования кода частоты для синтезатора частот в соответствии с фиг, 6 может быть выполнен в виде блока 19 переключа,елей и регистра 20. С помощью переключателей блока 19 можно установить двоичный код требуемой частоты, который выходным импульсом делителя 5 частоты вписывается в регистр 20 и с его выхода поступает на выход блока 6.Блок 8 группового Формирования кодов коррекции выполняет операции согласно алгоритму (1). Код частоты К 1(1), записанный предыдущим такто 11 141 71 вым импульсом в регистре 21, посту -пает на адресные входы первого блока 24 хранения кодов обратных величин, выходной код которого, пропорциональный величине 1/К(1), перемножается затем с кодом К(1). в первом перемножителе 26, Результат перемножения согласно формуле (4) Пропорционален величине(1). С инверсного выхода регистра 23 и с выхода первого ПИ 1 емножителя 26 кодов на входы сумматора 28 поступают код вы- численного в предыдущем такте значения величины -ЬТ(- и код величи ны Ь(1) соответственно. Его выходной код, пропорциональный величине Ь(1) - й(-1)3, перемножается с кодом величины 1/К(1), формируемым во втором блоке 25 хранения кодов обратных величин по входному коду К (д). Полученный в результате перемножения код К, пропорциональный 6(1) М(1-1)1/К (1), поступает с выхода второго перемножителя 27 ко дов на вход блока 32, формированияР 1кратных кодов, на 2 Р выхода которого при этом поступают коды Кр 2 КЪ2 К. В примере на фиг, 5 р3Коэффициенты умножения 2, 4 и 8 реализуется сдвигом входного кода влево соответственно на 1, 2 и 3 позиции, Правила формирования остальных выходов кодов:1, ЗК = К + 2 К (реализуетсясумматором 33)5 КЬ = КЬ + 4 КЬ (реализуетсясумматором 34)3. 6 К = 2 х ЗК (реализуетсясдвигом кода 40ЗК на 1 разрядвлево)Ь 8 К Ь КЬ (реализуетсявычитающим блоком 35).45На выход блоков 31. 1 31при И = 8 хранения кодов фиксированных смещений поступают коды величин 4 цс)г (-1)фдост (1. 8) соотВет ров 29,129,И и 30.130,И формируют коды коррекции К(1,1), пропорциональные величинам(1,1), которые поступают на выход блока 8 Группового ФормирОВаниЯ КОДОВ коррек-.55ции вместе с кодом К(3.). При К (х) 2в каналах с номерами, большими, чем К(1), возможны переполнения при вычислениях, однако выходные коды этих каналов, хотя и записываются в блок 9 памяти, на его выходне проходят и не оказывают влиянияна работу устройства.Вариант реализации блока :9 памя"ти показан на рис. 8,Коды К(1,1), вычисленные в (д1)-м такте в блоке 8 групповогоформирования кодов коррекции, поступают на попарно соединенные информационные входы первой 36 и второй37 групп регистров.Запись п-разрядов кода К(,1)производится в их последние, восьмые,разряды, запись кода К(,2) - впредпоследние и т.д, При этом в первый регистр группы регистров 36 и 37заносятся первые разряды кодовК(2.,1), во второй - вторые и т.д.Выходной импульс делителя 5 частотыпереключает первый счетный 42 триггер. Взаимно инверсные выходные сигналы триггера 42 поступают на входызаписи групп регистров 36 и 37,имею-,щие абсолютный приоритет перед другими управляющими входами, По переднему фронту импульса записи происходит запись кодов К(1,1) в первуюили вторую группу регистров 36 или37 и кода Ксоответственно в первый или второй параллельный регистр38 или 39.Выходные импульсы управляемогоблока 3 задержки поступают на входысдвига первой или второй группы регистров 36 или 37 через первый иливторой ключ 44 или 45 соответственнои, кроме того, на счетный вход управляемого счетчика 46. Код К(д),поступающий на информационный входуправляемого счетчика группы регист-.ров 36 и 37 с выхода первого иливторого параллельного регистра 38или 39 через мультиплексор 41, определяет, какой по счету импульс прой-дет с него на выход, Этот выходнойимпульс изменяет на противоположноесостояние второго счетчика триггера43, который управляет первым и вторым мультиплексорами 40 и 4 1 и первым и вторым ключами 44 и 45.Первый и второй параллельные регистры 38 и 39, второй мультиплексор41, управляемый счетчик 46 и второйсчетный триггер 43 позволяют выделитьв выходном потоке опорные импульсы.Необходимость введения для этогоспециальных устройсТв обусловлена+- .1 Т Т, т, е, не позже моментаПо (1+1)-му тактовому импульсу первый счетный триггер 42 переходит в состояние "О", и передний фронт сигнала на его инверсном выходе осуществляет запись кодов в первую группу регистров 36 и первый регистр 38.В интервал времени между (+1)-м и (1+2)-м тактовыми импульсами происходит переключение второго счетного триггера 43, первого и второго мультиплексоров 40 и 41, первого и второго ключей 44 и 45. В моментЪ(+2) Тт во вторую группу регистров 37 записываются коды К(1+2,1), а во второй параллельный регистр 39 - код К(1+2). Далее процессы повторяютсА.В предлагаемом синтезаторе частот реализован новый алгоритм синтеза и коррекции двухуровневых сигналов, основанный на использовании парал- лельного формирования информации о временном положении всех выходных импульсов синтезатора частот заопределенный отрезок времени. Необходимая частота вычислений при этом нижепредельной синтезируемой и опорной частот во столько раз, во сколько длительность обрабатываемого отрезка выходной последовательности больше периода опорной частоты Т , т.е, в 2 Р раз. несинхронностью появления выходныхимпульсов синтезатора частот с тактами опорного генератора 1,В исходном состоянии первый и второй счетные триггеры 42 и 43 нахо,5дятся в состоянии логического нуля.При этом первый мультиплексор 40подключает к выходу блока 9 памятивыход второй группы регистров 37, че Орез второй мультиплексор 41 на информационный вход управляемого счетчика46 поступает выходной код второгопараллельного регистра 38, а выходные импульсы управляемого блока 3 15задержки проходят через открытыйвторой ключ. 45,С приходом -го тактового импульса И =Т) на вход записи блока9 памяти коды К(1,1) заносятся во 2 Овторую группу регистров 37, а код. К 4 - во второй параллельный регистр 39. В этот момент на вход регулируемой части управляемого блока3 задержки начинают поступать импульЪсы-й группы. Каждый выходной импульс управляемого блока 3 задержкитактирует управляемый счетчик 46 и,кроме того, проходит через второй.ключ 45, обеспечивая сдвиг информа- ЗОции во второй группе регистров 37.При этом на выходе блока 9 памятиоказывается код, коррекции следующегоимпульса. Так как коэффициент пересчета управляемого счетчика 46, за 35данный кодом, поступающим с выходавторого параллельного регистре 39,равен К(й), то последний (опорный)импульс группы проходит с входаэтого счетчика на его выход и пере Оключает второй счетный триггер 43в противоположное состояние. Соответственно переключаются первый ивторой мультиплексоры 40 и 4 1, а также первый и второй ключи 44 и 45. Кэтому моменту в первую группу регистров 40 и в первый регистр 38 уже за. -писаны коды К (1,1) и код К соответственно,Действительно, опорный импульс1-й группы оказывается на выходе управляемого блока 3 задержки в.моментвремени С .= 1 Т . + Т. + , где Топределяет длительность группы, О (Сс Тт - задержка, вносимая Регулируемой частью управляемого блока 3задержки при коррекции 1-го опорного импульса. Очередной (1+1)-й тактовый импульс поступает на вход заФормула изобретения Синтезатор частот, содержащий последовательно соединенные опорный генератор и делитель частоты, цифровой накойитель, тактовый вход которого соединен с выходом делителя частоты, последовательно соединенные делитель частоты с переменным коэффициентом деления и управляемый блок задержки, а также блок формирования кода частоты, выходы младших разрядов которого соединены с кодовым входом цифрового накопителя, о т л и ч а ющ и й с я тем, что, с целью расширения диапазона частот синтезируемых сигналов, в него введены последовательно соединенные блок группового формирования кодов коррекции, первый кодовый вход которого соединен с выходом блока формирования кода частоты, а второй кодовый вход - с кодовым выходом цифрового накопителя, и6516лителя частоты соединен с тактовым входом блока формирования кода частоты, с тактовым входом блока группового формирования кодов коррекции, с входом записи блока памяти и с установочным входом делителя частоты с переменным коэффициентом деления, выход опорного генератора соединенс сигнальным входом делителя частоты с переменным коэффициентом деления и с тактовым входом управляемого блока задержки, выход которого соединен с тактовым входом блока памяти.1 выхк1 ВыхК(х) Разряды кода Разряды кода Разряды кода Разряды кода 1 1 7 8 2 3 4 О О О О О О 1 О О О О О О О 1 О 1 1 О О 1% блок памяти, выход которого соединен с управляющим входом управляемого блока задержки, а также сумматор, разрядные входы которого соединены с соответствующими выходами старших разрядов блока формирования кода частоты, управляющий вход - с выходом сигнала переноса цифрового накопителя, а выход - с управляющим входом делителя частоты с переменным коэффициентом деления и с третьим кодовым входом блбка группового формирования кодов коррекции, при этом выход де 1 2 3 4 5 6 7 8 1 2 3 4 1 2 3 4 5 6