Устройство для сопряжения эвм с внешними устройствами

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 09 (И) 664 С 06 Г 13 10 ОПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРУ 851388, кл. С 06 Р 3/04, 1979.Авторское свидетельство СССРВ 1252788, кл. С 06 Р 13/10, 1984.(54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭВМС ВНЕШНИМИ УСТРОЙСТВАМИ(57) Изобретение относится к областивычислительной техники и может бытьприменено в системах управления иконтроля быстропротекающих технологических процессов, Целью изобретения является повышение пропускной способности устройства. Цель достигается тем, что в устройство, содержащее блок прерываний, мультиплексорданных, блок шинных Формирователей,дешиФратор адреса, первый блок дешиФрации управляющих сигналов, узелэлементов И, регистр состояния, выходной буФерный регистр и коммутатор,состояния, введены два регистра обмена с внешними устройствами, коммутатор регистров обмена, второй блокдешифрации управляющих сигналов, блоксинхронизации чтения, три узла элементов ИЛИ, дешиФратор направленияввода-вывода, дешиФратор команды состояния, блок контроля четности,дваэлемента ИЛИ, два блока приемопередатчиков и Формирователь импульсазаписи, 3 з.п. Ф-лы, 6 ил.128870 Изобретение относится к областивычислительной техники и может быть использовано для сопряжения управляющей микроЭВМ с системами управления и контроля быстропротекающих 5процессов. Целью изобретения является повышение пропускной способности устройства. 10На йиг1 приведена блок-схема устройства; на йиг,2 и 3 - йункциональные схемы первого и второго узлованализа первого блока дешифрацииуправляющих сигналов; на йиг.4 - функ циональная схема узла анализа второго блока дешийрации управляющих сигналов; на йиг, 5 и 6 - блок-схемыалгоритмов вывода инйормации в устройство иэ ЭВМ и обмена ЭВМ с внешними устройствами,Устройство содержит (фиг, 1) блок1 шинных формирователей, мультиплексор 2 данных, первый триггер 3 блокапрерываний, выходной буйерный регистр 254, дешийратор 5 адреса, первый узел6 анализа первого блока дешифрацииуправляющих сигналов, регистр 7 состояния, шинный йормирователь 8 блока прерывания, мультиплексор 9 команд первого блока дешийрации управляющих сигналов, регистр 10 прерываний блока прерываний, второй триггер 11 блока прерываний, первый узел12 элементов ИЛИ, второй узел 13 анализа первого блока дешийрации управляющих сигналов, первый блок 14 при, емопередатчиков коммутатора информации, элемент И 15 блока прерываний,второй блок 16 приемопередатчиков 40коммутатора информации, дешифратор17 команды состояния, блок 18 контроля четности, второй узел 19 элементов ИЛИ, первый элемент И 20 второго блока дешийрации управляющих сигналов, первый элемент ИЛИ 21, первыйрегистр 22 обмена с внешними устройствами (ВУ), коммутатор 23 регистров обмена, первый триггер 24 управления чтением блока синхронизациичтения, элемент И 25 и второй триггер26 управления чтением блока синхронизации чтения, третий узел 27 элементов ИЛИ, второй и третий элементыИ 28 и 29 второго блока дешийрации 55управляющих сигналов, второй элемент ИЛИ 30, элемент ИЛИ 31 блокасинхронизации чтения, первый и второй блоки 32 и 33 приемопередатчи 9 2ков, второй регистр 34 обмена с ВУ, формирователь 35 импульса записи, узел 36 элементов И, узел 3 анализа второго блока дешифрации управляющих сигналов,дешийратор 38 направления ввода-вывода, элемент НЕ 39 коммутатора информации, элемент НЕ 40 блока синхронизации чтения, элемент ИЛИ 41 пЕрвого блока дешифрации управляющих сигналов, шинМ 42 группы выходов запросов прерываний ВУ, шину 43 данных ЭВМ, шины 44 - 46 выхода синхронизации ЭВМ для передачи сигналов "Синхронизация активного устройства", "Ввод" и "Вывод", шину 47 входа синхронизации ЭВМ для приема сигнала "Синхронизация пассивного устройства", шину 48 входа запроса прерывания ЭВМ, шины 49 и 50 данных ВУ, шину 51 выбора ВУ, шину 52 сигнала сопровождения данных при передаче инйормации в ВУ, шину 53 сигнала разрешения ввода инйормации от ВУ и шину 54 сигнала сопровождения данных при вводе информации от ВУ.Узел 36 анализа содержит элементы И 56 и 57, триггеры 58 и 59, приемник 60, элемент И 61, дешийратор 62, триггер 63 элементы И 64, ИЛИ-НЕ 65 и 66, ИЛИ 67 и 68, элемент 69 задержки, элементы НЕ 70, ИЛИ 71, передатчик 72 и элементы И 73 (фиг,2)Узел 37 анализа содержит (фиг3) седьмой триггер 74, генератор 75 импульсов, первый триггер 76, распределитель 77 импульсов, первые элементы И 78 и ИЛИ 79, второй элемент И 80, восьмой, пятый и шестой триггеры 81 - 83, четвертый элемент И 84, шестой и первый элементы ИЛИ 85 и 86,седьмой элемент И 87, второй элемент ИЛИ 88, четвертый, второй , третий и девятый триггеры 89 - 92, четвертый элемент ИЛИ 93, восьмой и девятый элементы И 94 и 95, пятый элемент ИЛИ 96, элемент НЕ 97, элементы И-НЕ 98 и 99, пятыф, шестой и третий элементы И 100 - 102 и элементы 103 и 104 задержки.1Узел 13 анализа содержит (Фиг.4) первый триггер 105, элементы И-НЕ 106 - 108, элементы И 109-111, элемент ИЛИ 112, третий и второй триггеры 113 и 114. Кроме того, устройство содержит шины 115 - 149 внутренних связей между блоками устройства,При работе .с системой управления и контроля быстро протекающими процессами устройство выполняет следующие функции: вывод информации в ВУ, ввод инАормации от ВУ, обработку прерываний ВУ.5Устройство работает следующим образомВывод информации в ВУ осуществляется под программным управлением,цикл передачи начинается с установки 1 Опроцессором на шину 43 адреса ВУ.Через блок 1 адрес поступает на входы дешифратора 5 и узла 6. По старшим разрядам адресного слова дешифратор 5 определяет принадлежность ад реса данному устройству. В случаесовпадения адреса с номером, присвоенным устройству, дешиАратор 5 вырабатывает сигнал "Разрешение записи", поступающий на разрешающий вход 20узла 6. При появлении на шине 44сигнала "Синхронизация активногоустройства", выставляемого микроЭВМв адресном цикле обмена информаций,осуществляется анализ младших разрядов адресного слова в узле 6, которые используются для выбора направления передачи информации из микроЭВМ. По истечении определенного интервала времени процессор снимает 30с шины 43 адрес (на этом адресныйцикл заканчивается) и выставляет слово передаваемой инАормации, Словоинформации через блок 1 поступает навход выходного буАерного регистра 4и на элементы И узла 36. Если инАормация предназначается для записи врегистр 7, то элементы И узла 36 будут открыты сигналом, поступившимиз узла 6 в адресном цикле, и ин- щАормация через элементы ИЛИ узла 12поступит на вход регистра 7, Записьинформации в выходной буферный регистр 4 и в регистр 7 осуществляетсяпод воздействием управляющих сигналов узла 6, который запускаетсясигналом Вывод" выставляемым микроЭВМ в цикле передачи информации нашину 46. По окончании записи узел 6выставляет на шину 47 сигнал "Синхронизация пассивного устройства,информируя микроЭВМ об окончании записи. На этом цикл записи заканчивается,Если инАормация предназначалась . 55для передачи в ВУ,то микроЭВМ будеттеперь обращаться к регистру 7,ожидая команды "Подтверждение приема"или "Повтор передачи". Рассмотрим процесс Аормирования этих команд, Узел 6, получив от мик- роЭВМ сигнал "Вывод", вырабатывает сигнал "Запись в выходной буйерный регистр", по которому осуществляется запись инАормации в выходной буАерный регистр 4 и запускается узел 13. Под воздействием управляющих сигналов узла 13 осуществляется за 11 пись в регистр 7 кода команды Запись в регистр обмена.инАормацией (22 или 34)". Код команды устанавливается распайкой соответствующих входов мультиплексора 9 к шинам источника питания, Код команды "Запись в регистр обмена инАормацией" поступает на дешифратор 17, на выходе которого появляется сигнал, запускающий узел 37.Запись инАормации в регистры 22 и 34 осуществляется под воздействием управляющих сигналов узла 37 следующим образом, Сигнал выхода узла 37 поступает на вход элемента И 20,разрешая прохождение импульса записи на синхровход регистра 22. Сигнал с выхода узла 37 поступает также на вход коммутатора 23, подключая выходы регистра 22 к входам блока 18. По завершении промежутка времени, достаточного для записи инАормации в регистр 22, узел 37 читает состояние выходов блока 18, причем, если инАормация четна, то вырабатывается сигнал, под воздействием которого узел 13 обеспечивает запись кода "Подтверждение приема" в регистр 7, Если информация нечетна, то узел 37 вырабатывает сигнал, под воздействием которого блок 13 обеспечивает запись кода "Повтор передачи" в регистр 7, В зависимости от полученной команды микроЭВМ либо записывает в устройство второе слово передаваемой инАормации, либо, устранив ошибку в первом слове, повторно записывает его в устройство. Процесс записи второго слова аналогичен описанному. По окончании записи второго слова (если оно четно) узел 37 вырабатывает импульсный сигнал сопровождения выдаваемой ВУ информации, выставляемый на шину 52. Запись информации в дешифратор 38 осуществляется аналогично за исключением того, что не.производится ее контроль на четность.Ввод информации осуществляется следующим образом, МикроЭВМ эаписы8709 45 50 55 5 128 вает в регистр 7 команду "Ввод информации с внешнего устройства".Код этой команды поступает на дешифратор 17, с выхода которого сигнал в виде перепада из логического ноля в единицу поступает на счетный вход триггера 24 и на вход узла 37. По этому сигналу триггер 24 устанавливает на своем выходе уровень логической единицы, поступающий на вход сброса триггера 26 и через элемент ИЛИ 31 на управляющие входы блоков 32 и 33, переключая их на передачу информации от ВУ на регистры 22 и 34, и на вину 53, информируя ВУ о том, что оно должно выставить данные на шины 50 и 49 данных. Под воздействием этого же сигнала на выходе узла 37 появляется сигнал, включающий коммутатор 23 таким образом, что выход регистра 22 соединяется с входом блока 16.При работе с быстродействующими ВУ микроЭВМ, записав в регистр 7 команду 1 Ввод информации с внешнего устройства", постоянно обращается к нему до появления команды "Чтение",5 Ю 15 20 25 30 35 40 ВУ, получив команду на ввод информации в микроЭВМ, выставляет ее на шины 50 и 49.данныхи вырабатывает сигнал готовности, поступающий через шину 54 на формирователь 35. Сигнал с формирователя 35 поступает через элементы ИЛИ 21 и 30 на входы регистров 22 и 34, обеспечивая запись в них информации. Кроме того, сигнал с формирователя 35 через элемент НЕ 40 и элементы И 25 поступает на счетный вход триггера 26, который устанавливает на своем прямом выходе уровень логической единицы, Логический ноль. с инверсного выхода триггера 26 поступает на вход сброса триггера 24, устанавливая на его выходе уровень логического ноля. Логическая единица с прямого выхода триггера 26 поступает через элемент ИЛИ 41 на вход блока 14 и через элемент НЕ 39 на входы блоков 16 и 13. Под воздействием этого сигнала информация с выхода коммутатора 23 поступает на входы мультиплексора 2, Узел 13 под воздействием этого сигнала осуществляет запись кода команды "Чтение" в регистр 7.МикроЭВМ, считав команду "Чтение", обращается по адресу выходного буферного регистра 4. Адресный цикл аналогичен описанному в режимевывода информации. По окончании адресного цикла микроЭВМ выставляеткоманду "Ввод", которая, поступаячерез шину 45, запускает узел 6,осуществляет подключение блока 14через мультиплексор 2 к блоку 1 ипереключение блока 1 в режим передачи информации в микроЭВМ. После выполнения этих операций узел 6 выставляет на шину 47 сигнал "Синхронизация пассивного устройства", информируя микроЭВМ о том, что данные -на шинах 43. По окончании ввода ин-формации в память микроЭВМ снимаетс шины 45 сигнал "Ввод", После снятия сигнала "Ввод" узел 6 вырабатывает сигнал, который, проходя черезэлемент И 25, устанавливает триггер26 в исходное состояние, т,е, наего прямом выходе появляется логический ноль. Логический ноль с выходатриггера 24 объединяется с логическим нулем с прямого выхода триггера26 и через элемент ИЛИ 31 поступаетна шину 53, информируя ВУ о том, чтоданные занесены в память микроЭВМ.Одновременно этот же сигнал поступает на блоки 32 и 33, переключая ихв направлении передачи из устройствав ВУ По снятии с шины 45 сигнала"Ввод" узел 6 снимает с шины 47 сигнал "Синхронизация пассивного устройства", переключает блок 1 в направлении передачи информации из микроЭВМв устройство. Если необходимо считать информацию с регистра 34, томикроЭВМ записывает в регистр 7 ко- .манду "Сдвиг", и процесс повторяется,На этом цикл ввода заканчивается,При работе с ВУ, требующими значительного времени на подготовку информации для ввода в микроЭВМ, используется система прерываний, В этом режиме микроЭВМ записывает в регистр 7 команду "Включить систему прерываний от регистра состояний". Эта команда через дешифратор 17 регистра состояний переключает триггер 3 в состояние логической единицы на выходе, разрешая тем самым прохождение сигнала через элемент И 15. Далее микроЭВМ записывает в регистр 7 команду на ввод информации, отключается от устройства и продолжает выполнение фоновой программы, ВУ записывает информацию в регистры 22 и 34, при этом в регистр 7 записывается коман 1288709да "Чтение". Через дешифратор 17 иэлемент И 15 эта команда записывается в старший разряд регистра 10,с выхода которого через шинный формирователь 8 эта команда уже как запрос на прерывание поступает на шину 48 "Требование прерывания по внешнему событию" и на триггер 3, возвращая его в исходное состояния. МикроЭВМ, получив запрос на прерываниепо этой шине, приступает к его обслуживанию. Обслуживание прерывания начинается со считывания информации срегистра 10, МикроЭВМ, определивпоступление запроса от регистра 7,приступает к считыванию информации,Запросы на прерывание от ВУ поступают на младшие разряды регистра 10прерываний, Количество ВУ определяется количеством разрядов регистра 10,Система прерываний работает следующимобразом. При поступлении запроса напрерывание от любого из ВУ триггер11 отключает входы регистра 10 от ВУ,25переводя их в высокоимпедансное состояние. МикроЭВМ приступает к обработке прерывания, считав содержимое регистра 10 и определив тем самым от какого устройства поступил запрос. Выполнив программу, микроЭВМ30устанавливает триггер 11 в исходноесостояние, записав соответствующуюкоманду в регистр 7,Алгоритм работы устройства при обмене информацией с ЭВМ представлен блок-схемой (фиг,5). Для микроЭВМ все ВУ представляются как ВУ с заданным номером и одним регистром данных. Поэтому вывод информации 40 из ЭВМ начинается с определения ВУ, которому она предназначена, т,е, перед выдачей данных осуществляется зазапись в дешифратор 38 (А 2 на фиг.5) номера ВУ. Затем микроЭВМ обращает ся к буферному регистру данных 4 и заносит в него передаваемую информацию (АЗ). Далее производится обращение к регистру 7 с целью выяснения запроса на повторную передачу (А 4). Если есть запрос на повторную передачу, то индексу И присваивается значение М + 1 (А 5), проверяется на равенство И = 3, в случае выполнения этого равенства ЭВМ выводит сообщение оператору об ошибке передачи (А 7), при И3 ЭВМ программно исправляет ошибку (А 8) и вновь записывает информацию в регистр 4(АЗ),Если запроса на повтор передачи не поступило, то ЭВМ по программе,хранящейся в ОЗУ, проверяет передачу первого или второго слова информации. При М = 2 вывод информации заканчивается (А 8 и А 9). Если Г Ф 2, то выводится второе слово. При вводе информации ЭВМ также определяет ВУ, а затем заносит в регистр 7 команду на ввод информации и приступает к считыванию его содержимого до появления команды "Чтение, По полученнии этой команды ЭВМ обращается к регистру 4 и считывает информацию.Таким образом ВУ для ЭВМ различаются только номерами, а их регистры данных и состояний не различны, т,е. общие.Устройство (фиг,6), подключенное к каналу микроЭВМ, ожидает установки своего адреса (В 2). После того, как ЭВМ обратилась именно к устройству, определяется к какому регистру она обращается (ВЗ). Данные операции выполняются с помощью дешифратора 5 и узла 6. Если ЭВМ установила адрес регистра 4, а не регистра 7 (ВЗ), то под управлением узла 6 осуществляются запись информации в регистр 4 (В 4) и запуск узла 13, под управлением которого осуществляется запись в регистр 7 команды "Запись в регистр обмена информацией с внешними устройствами" (В 5). Этой командой осуществляется запуск узла 37, под воздействием сигналов которого осуществляется запись информации в регистры 22 и 34 (В 6 и 7) . Далее осуществляется контроль передаваемой информации на четность (В 8), т.е. правильность передачи данных из ЭВМ в устройство. Если информация нечетна, то узел 37 вырабатывает сигнал, в соответствии с которым узел 13 осуществляет запись команды "Повтор" в регистр 7 (В 9). В этом случае все операции повторяются. Если информация четка, то в случае передачи первого слова информации (В 10) осуществляется запись в регистр 7 команды "Подтверждение" (В 11) и ЭВМ приступает к передаче второго слова. Если информация четна и передавалось второе слово, то устройство сформирует импульс сопровождения выдаваемой информации (В 12).Если выставляется адрес регистра 7, то устройство осуществляет пере8709 10 35 40 45 50 9 128 ход от оператора В 3 (фиг.6) к оператору В 14 и производится запись выставляемой ЭВМ команды в регистр 7. Аппаратно осуществляется анализ поступившей команды. Если это команда на ввод информации (В 15), то осуществляется переключение триггера 24 (В 16), который переключает блоки 32 и 33 на ввод информации из ВУ в устройство (В 17). Далее устройство ожидает поступление от ВУ сигнала сопровождения информации (В 19), При поступлении этого сигнала осуществляется переключение триггеров 24 и 26 (В 20), которые переключают блоки 14 и 16 на ввод информации из устройства в ЭВМ (В 21). Затем устройство ожидает окончания цикла ввода информации в ЭВМ (В 22). По окончании цикла ввода информации ЭВМ сйимет с шины 45.сигнал "Ввод". При снятии сигнала "Ввод" под управлением узла 6 переключается триггер 26 (В 23), который переключает блоки 14 и 16 в направлении передачи информации из ЭВМ в устройство (В 24),Формула изобретения 1. Устройство для сопряжения ЭВМ с внешними устройствами, содержащее блок винных формирователей, вход-выход которого подключен к шине данных ЭВМ, а выход и информационный вход - соответственно к информационному входу выходного буферного регистра и выходу мультиплексора данных, блок прерываний, группа входов запроса и выход запроса прерывания которого соединены соответственно с выходами запросов прерывания внешних устройств и входом запроса прерывания ЭВМ а выход вектора прерывания - с первым информационным входом мультиплексора данныхвторым информационнйм входом подключенного к выходу регистра состояния, дешифратор адреса, узел элементов И, коммутатор информации и первый блок дешифрации управляющих сигналов, первый вход и первый - шестой выходы которого соединены соответственно с выходом и входом синхронизации ЭВМ и управляющими входами блока шинных формирователей, выходного буферного регистра, регистра состояния, мультиплексора данных и коммутатора информации, первый информационный вход которого подключен к выходу выходного буфера регистра, о т л и ч а ю щ е е с я тем, что, с целью повышения пропускной способности устройства, в неговведены два регистра обмена с внеш ними устройствами, коммутатор регистров обмена, второй блок дешифрации управляющих сигналов, блок синхронизации чтения, три узла элементов ИЛИ, дешифратор направления 10 ввода-вывода, дешифратор команды состояния, блок контроля четности, дваэлемента ИЛИ, два блока приемопередатчиков и фомирователь импульсазаписи, причем выход первого узлаэлементов ИЛИ подключен к информационному входу регистра состояния, выходом подключенного к входу дешифратора команды состояния и второмувходу первого блока дешифрации управляющих сигналов, третий вход которого соединен с входом дешифратора адреса, информационным входомузла элементов И и выходом блока шинных формирователей, а четвертый входи седьмой выход - соответственно свыходом дешифратора адреса и первымвходом первего узла элементов ИЛИ,вторым входом подключенного к выходуузла элементов И, третий информациЗ онный вход мультиплексора данных соединен с первым выходом коммутатораинформации, второй выход которогоподключен к информационному входу дешифратора направления ввода-вывода, и первым входом второго и третьего узлов элементов ИЛИ, вторыевходы которых подключены соответственно к выходам первого и второгоблоков приемопередатчиков, входывыходы которых соединены с шинамиданных внешних устройств, а информационные входы - соответственно свыходами первого и второго регистров обмена с внешними устройствамии первым и вторым информационнымивходами коммутатора регистров обмена, выходом подключенного к входублока контроля четности и второмуинформационному входу коммутатораинформации, управляющие входы первого и второго блоков приемопередатчиков подключены к входам разрешения ввода внешних устройств и первому выходу блока синхронизации чтения, первый и второй входы которого соединены соответственно свосьмым выходом первого блока дешифрации управляющих сигналов и спервыми входами первого и второгоэлементов ИЛИ, и через формирователь импульса записи с выходами сопровождения данных внешних устройств, выход дешифратора направления ввода- вывода подключен к шине выбора внешних устройств, а разрешающий вход - к первому выходу второго блока дешифрации управляющих сигналрв, второй - пятый выходы которого соединены соответственно с вторыми входами первого и второго элементов ИЛИ, управляющему входу коммутатора регистров обмена, входам сопровождения данных внешних устройств и пятому входу первого блока дешифрации управляющих сигналов, шестым входом .подключенного к второму выходу блока синхронизации чтения, третий вход которого соединен с первым выходом дешифратора команды состояния и первым входом второго блока дешифрации управляющих сигналов, вторым входом соединенного с выходом блока контроля четности, выходы первого, и второго элементов ИЛИ подключены соответственно к синхровходам первого и второго регистров обмена с внешними устройствами, информационные входы которых соединены соответственно с выходами второго и третьего узлов элементов ИЛИ, второй выход дешифратора команды состояния соединен с разрешающим входом блока поерываний.2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок синхронизации чтения содержит два триггера управления чтением, элемент И, элемент ИЛИ и элемент НЕ, причем первый и второй входы элемента И соединены соответственно с первым входом блока и через элемент НЕ с вторым входом блока, первый и второй входы элемента ИЛИ соединены соответственно с прямыми выходами пер-. вого и второго триггеров управления чтением, а выход - с первым выходом блока, счетные входы первого и второго триггеров управления чтением подключены соответственно к третьему входу блока и выходу элемента И, прямой выход второго триггера управления чтением соединен с вторым выходом блока, а инверсный выход и вход сброса - соответственно с входом сброса и инверсным входом первого триггера управления чтением.40 45 55 выход является восьмым выходом блока, причем первый узел анализа содержит пять элементов И, четыре триггера, дешифратор, группу приемников, три элемента ИЛИ, два элемента ИЛИ-НЕ, передатчик, элемент НЕ и элемент задержки, причем синхровходы первого- третьего триггеров подключены к выходу четвертого триггера, а выходы - к группе входов дешифратора, выходыпервого, второго и третьего элементов И соединены соответственно с инормационными входами второго и третьего триггеров и входами сброса четвертого триггера, первый, второй итретий входы четвертого элемента И . соединены соответственно с первым, вторым и третьим выходами дешифратора, а выход - с первым входом первого элемента ИЛИ, входы первого, второго и третьего приемников группы являются соответственно третьим, четвертым и пятым входами первого узла анализа, выход первого приемника 3, Устройство по п.1, о т л и -ч а ю щ е е с я тем, что первый блокдешифрации управляющих сигналов содержит два узла анализа, мультиплексор и элемент ИЛИ, причем первый ивторой входы первого узла анализаявляются соответственно четвертым итретьим входами блока, а третий, чет-вертый и пятый входы образуют первый 10 вход блока, группа адресно-информационных входов мультиплексора подключена к первому выходу. второго узла Анализа, первым входом подключенного к выходу элемента ИЛИ и шестому выходу блока, второй и третийвходы второго узла анализа и первыйвход элемента ИЛИ образуют пятыйвход блока, второй вход элемента ИЛИявляется шестым входом блока, первый 20 и второй выходы первого узла анализасоединены соответственно с четвертымвходом второго узла анализа и третьим.выходом блока и с первым выходом блока, а третий и четвертый выходы - соответственно с пятым входом второгоузла анализа и вторым выходом блока,второй выход второго узла анализаподключен к четвертому выходу блока,шестой вход - к выходу мультиплексора и седьмому выходу блока, а седьмой и восьмой входы - соответственно к второму входу блока и к пятому выходу первого узла анализа, пятый, шестой и седьмой входы которогообразуют пятый выход блока, а восьмойгруппы соединен с первыми входами третьего элемента И и первого и второго элементов ИЛИ-НЕ, выходы которых являются соответственно первым и третьим выходами первого узла акали эа, выход второго приемника группы соединен с вторым входом третьего элемента И, вторым входом первого и первым входом второго элементов ИЛИ, выходы которых являются соответственно четвертым и восьмым выходами первого узла анализа, выход третьего приемника группы соединен с синхровходом четвертого триггера, первые входы первого, второгд и пятого элементов И образуют второй вход первого узла анализа, информационный вход первого триггера соединен с выходом пятого элемента И, второй вход которого подключен к вторым входам второго элемента И и первому входу первого узла анализа, первый, второй и третий выходы дешифратора и выход передатчика являются соответственно пятым, седьмым, шестым и вторым вы 25 ходами первого узла анализа, вторые входы второго и первого элементов ИЛИ-НЕ соединены соответственно с вторым и первым выходами дешийратора, а выходы - соответственно с первым входом третьего элемента ИЛИ и через элемент задержки с вторым входом третьего элемента ИЛИ, выходом и третьим входом подключенного соот 1ветственно к входу передатчика и че рез элемент НЕ - к выходу первого элемента ИЛИ, второй вход второго элемента ИЛИ соединен с первым выходом дешийратора, причем второй узел анализа содержит три триггера, входы 0 сброса и синхровходы которых образуют соответственно седьмой и первый - третий входы второго узла анализа, три элемента И-НЕ, выходы которых образуют первый выход второго узла 45 анализа, три элемента И и элемент ИЛИ, первый, второй и третий входы которого подключены соответственно к выходам первого - третьего элементов И, первые входы первых элемен тов И-НЕ и И соединены соответственно с выходами первого и второго триггеров, первые входы вторых элементов И-НЕ и И соединены соответственно с инверсным и прямым выхо-. дами второго триггера, второй вход первого и первый и второй входы третьего элемента И-НЕ соединены соответственно с инверсным выходом третьего триггера и выходами первого и второго триггеров, второй вход второго элемента И-НЕ, четвертый и пятый входы и выход элемента ИЛИ являются соответственно восьмым, четвертым и пятым входами и вторым выходом второго узла анализа, вторые входы первого и второго элементов И и первый и второй входы третьего элемента И образуют шестой вход второго узла анализа. 4. Устройство по п.1, о т л и -ч а ю щ е е с я тем, что второй блок дешифрации управляющих сигналов содержит узел анализа и три элемента И, выходы которых являются соответственно вторым, третьим и йервым входами блока, первый, второй и третий - пятый входы узла анализа образуют соответственно второй и пер- . вый входы блока, второй, третий и .четвертый выходы подключены соответ-ственно к первым входам первого - третьего элементов И, пятый - седьмой входы узла анализа образуют шестой выход блока, а восьмой выход соединен с вторыми входами первого - третьего элементов И, причем узел анализа содержит девять триггеров, девять элементов И, шесть элементов ИЛИ, генератор импульсов, два элемента задержки, распределитель импульсов, два элемента И-НЕ и элемент НЕ, причем тактовый и разрешающий входы распределителя импульсов, подключены соответственно к выходам генератора импульсов и первого триггера, вход сброса которого соединен с третьим входом узла анализа, первый выход распределителя импульсовподключен к первым входам первого ивторого элементов ИЛИ, выходами соединенных соответственно с синхровходами второго и третьего триггеров, и через первый элемент задержки - с синхровходом четвертоготриггера, прямой выход которого подключен к первому входу третьего элемента ИЛИ, вторым входом подключенного к выходу первого элемента И,первый вход которого соединен с первым входом второго элемента И и выходом четвертого элемента ИЛИ, первым и вторым входами подключенного соответственно к выходам второго и третьего триггеров, выходы которых, второй выход распределителя импульсов, прямые выходы четвертого - ше15 12887 стого триггеров и выходы пятого элемента ИЛИ и третьего элемента И являются соответственно вторым, третьим, восьмым, первым, пятым, шестым четвертым и седьмым выходами узла анализа, информационные входы пятого и шестого. триггеров соединены соответственно с выходами третьего элемента ИЛИ и второго элемента И,синхровходы - с третьим выходом распре делителя импульсов, а входы сброса - с третьим входом узла анализа и через второй элемент задержки - с син.хровходом первого триггера, установоч+ ,иый вход и вход сброса седьмого триг- гера соединены соответственно с инверсными выходами шестого и пятого триг. геров, а прямой выход - с первым входом шестого элемента ИЛИ, вторым и третьим входами подключенного соот ветственно к прямому выходу четвертого триггера и четвертого элемента И, первый и второй входы которого соединены соответственно с прямыми выходами восьмого и девятого триггеров, входы сброса которых подключены к выходу элемента НЕ и первым входам пятого и шестого элементов И, выхо- . дами соединенных соответственно с входами сброса второго и третьего триггеров, а вторыми входами - соответственно с выходами нервого и вто- рого элементов И-НЕ, первые входы которых соединены соответственно с выходами третьего и второго триггеров, 35 информационный вход второго триггера ,подключен к выходу шестого элемента 09 16ИЛИ, четвертый вход которого соединен с выходом третьего триггера, информационным входом подключенного к выходу седьмого элемента И, первый вход которого соединен с выходом второго триггера, а второй и третий вхо;ды - соответственно с инверсными выходами седьмого и девятого триггеров, первые входы восьмого и девятого элементов И соединены с прямым выходом пятого триггера, вторые входы - со-, ответственно с прямым и инверсным выходами девятого триггера, третьи входы - соответственно с выходами второго и третьего триггеров, а выход - соответственно с первым и вторым входами пятого элементе ИЛИ, первый вход третьего элемента И подключен к выходу третьего триггера, а второй вход - к вторым входам первого элемента И-НЕ и второго элемента ИЛИ и к четвертому входу узла анализа, инверсный выход и вход установки восьмого триггера соединен соответственно с информационным входом и инверсным выходом четвертого триггера, входом сброса соединенного с выходом элемента НЕ, подключенного входом к четвертому входу узла анализа, вторые входы первого элемента ИЛИ и второго элемента И-НЕ соединены с пятым входом узла анализа, синхровход девятого триггера соединен с четвертым входом узла анализа, вторые входы первого и второго элементов Исоединены соответственно с первыми вторымвходами узлаанализа,