Устройство для сопряжения двух цифровых вычислительных машин

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ1868741 Сафг СоветскихСфцналмстнцасваРеспублик(61) Дополнительное к авт, свид-ву - (22) Заявлено 22.10,79 (21) 2830263/18-24 с присоединением заявки ЭЙ 51)М. Кл. 6 06 Е 3/04 Гееударстееней нем СССР пн данам нзееретенн н еткрытнй(72) Авторы изобретен В, Г. Петросов, Л. А. Старк и В, М. Валько 7) Заявител 4) УСТРОЙСТВО ДЛ ДВУХ ЦИФРОВЫХ МАШИНСОПРЯЖЕНИЯ ЧИСЛИТ ЕЛЬН Изобретение относится к вычислительной технике и может быть использовано в системах реального времени для организации обмена ин.т. формации между двумя цифровыми вычислительными машинами (ЦВМ) .Известны устройства, Для сопряжения, двух ЦВМ, содержащие блоки электрического согла. сования первой и второй ЦВМ, блоки входных и выходных элементов И, блок синхронизации, блок управления, блок регистров, блок форми. рования команд и блок хранения команд 1, 1 ОНедостаток этих устройств состоит в ограни. ченной области их применения.Наиболее близким к предлагаемому ло технической сущности является устройство для сопряжения двух вычислительных машин, содержащее узлы согласования выходных и вход. ных сигналов информации и управления, соединенных с каналом первой ЦВМ, узел сравнения адресов, соединенный входом с выходом регистра адреса, буферньа регистр, подключен- В ный входом, через входной коммутатор к вы. ходу второй ЦВМ, а выходом - ко входу вы. ходного коммутатора, узел контроля по четности, регистр управления, соединеннын выходами и входами с соответствующими выхода.ми и входами второй ЦВМ и канала первойЦВМ и входами и выходами узлов согласования входных и выходных сигналов управления %.Недостаток известного устройства состоитв ограниченной области его применения,Цель изобретения - расширение области при.менения,Поставленная цель достигается тем, что вустройство, содержащее регистр управляющегослова, выходом соединенный с первым входомпервой цифровой вычислительной машины, пер.вый выход которой подключен к первомувходу блока сравнения адресов, соединенноговторым входом с выходом регистра адреса,и к первому входу блока контроля по модулю,первый выход которого соединен с первым вхо.дом триггера контроля, выходом соединенногос первым входом коммутатора, второй входкоторого подключен к первому выходу буфер.ного регистра обмена, а выход - к первомувходу второй цифровой вычислительной маши.68741 20 35 0 5 20 25 Зо 55 40 45 50 19 8входов которого соединены соответственно стретьим входом и первой группой входов бло.ка, третьи входы второго и третьего элементовИ подключены к выходу второго элемента ИЛИпервый, второй, третий и четвертый входы которого подключены ко второй группе входовблока, третий вход четвертого элемента И соединен с выходом третьего элемента ИЛИ, вхо.ды которого подключены соответственно к первому, третьему и четвертому входам второгоэлемента ИЛИ.3. Устройство по п. 1, о т л и ч ю щ е. е с я тем, что блок управления записью содержит счетчик, группой входов и выходовсоединенный соответственно с первой группойвходов блока и входом дешифратора, а вхо.дом - с выходом первого элемента И и черезэлемент задержки - с первымг входами второго, третьего и четвертого элементов И, вторыевходы которых подключены соответственнок выходам дешнфратора, а третьи вхоцы - со-,ответственно к выходу и первому входу первого элемента ИЛИ и выходу второго элементаИЛИ, входы первого элемента И являются со.ответственно первым и вторым входами блока,входы первого элемента ИЛИ подключены ксоответствующим входам второй группы вхо.дов блока, входы второго элемента ИЛИ соединены соответственно с первым и вторымвходами первого элемента ИЛИ, выходы второго, третьего и четвертого элементов 1 являются группой входов блока.4. Устройство по и, 1, о т л и ч а ю ш е.е с я тем, что блок формирования сигналовнаправления обмена содержит группу элемен.тов И, входы которых подключены соответст.венно к первому и третьему входам блока,а выходы - к информационным входам регистра формата, выходы которого являютсягруппой выходов блока, а вход сброса подключен ко второму входу блока и входам сбросапервого и второго триггеров направления обмена, информационными входами соединенныхсоответственно с выходами первого и второгоэлементов И, а выходами - соответственнос первым и вторым входами элемента ИЛИи вторым и первым выходами блока, первыевходы перого и второго элементов И соединены с первым входом блока, а вторые входы - с третьим входом блока,5. Устройство по и. 1, о т л и ч а ю щ е.е с я тем, что блок анализа состояния со.держит четыре элемента НЕ, семь элементов И,шесть элементов ИЛИ, два элемента задержки и два триггера, причем первый вход первогоэлемента И соединен с выходом первого эле.мента НЕ, второй вход - с первым входомблока, а третий вход - с четвертым входомблока и первым входом первого элемента ИЛИ,входы : второго элемента И подключены соот.ветственно к первому и третьему входам бло.ка, второй. вход первого элемента ИЛИ соеди.нен с третьим входом блока, а выход - черезвторой элемент НЕ с первым входом третьего элемента И, выход которого соединен содним входом второго элемента ИЛИ, а второй вход - с первым входом блока, входывторого элемента ИЛИ подключены соответственно к первому входу блока, а выход является седьмым выходом блока, входы четвертогоэлемента И являются первым входом блока, авыход - со вторым выходом блока и первымвходом третьего элемента ИЛИ, выход которого является шестым выходом блока, а второйвход соединен с выходом пятого элемента И,первый и второй входы которого подключенысоответственно к первому и второму входамблока, выходы первого и второго элементовИ соединены соответственно с пятым и первымвыходами блока, выход шестого элемента Ичерез первый элемент задержки соединен с треть.им выходом блока, первый вход через третийэлемент НЕ соединен со вторым входом блокаи первым входом первого триггера, второйвход - с выходом второго трипера, а третийвход через четвертый элемент НЕ соединен спервым входом седьмого элемента И и первымвходом блока, первый вход второго триггерасоединен с выходом седьмого элемента И и пер.вым входом четвертого элемента ИЛИ, а вто.рой вход - с выходом пятого элемента ИЛИ,первым входом подключенного к выходу шестого элемента И, а вторым входом - ко второмувходу четвертого элемента ИЛИ, входу сбросачетвертого элемента НЕ и пятому входу блока,второй вход седьмого элемента И подключен квыходу первого триггере, входы шестого элемента ИЛИ подключены к первому входу блока, а выход через второй элемент задержки соединен с четвертым выходом блока. Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР Ф 628482,кл. 6 06 Р 3/04, 1975.2. Авторское свидетельство СССР по заявкеВ 2815714/18.24, кл. 6 06 Р 3/04, 1979 (про.тотип) .3 86874 ны, и блок формирования сигнала прерывания, выход которого подключен .ко второму входу второй цифровой вычислительной машины, введены блок анализа состояния, два блока формирования тактовых импульсов, группу элементов И, блок формирования сигналов направ- ления обмена, блоки управления чтением и записью и элемент ИЛИ, причем первый вход и второй выход буферного регистра обмена подключены соответственно к первому и второму входам блока контроля по модулю, первый и второй входы блока анализа состояния соединены соответственно с первым и,вторым входами первого блока формирования тактовых импульсов, вторым выходом и первым входом первой цифровой вычислительной машины, второй вход которой соединен со вторым выходом блока контроля по модулю, третий и четвертыь входы которого подключены соответственно к первому и второму выходам блока анализа эо состояния, третий выход которого соединен с третьим входом блока сравнения адресов, четвертый и пятый - соответственно с первым и вторым входами регистра управляющего слова, а шестой и седьмой выходы - соответственно 25 с первыми входами элемента ИЛИ и блока формирования сигнала прерывания, вторым входом подключенного к выходу блока управлейия чтением, третий вход коммутатора соединен с первым входом блока анализа состояния, третий вход регистра управляющего слова подключен к выходу элемента ИЛИ, вторым входом соединенного с выходом блока сравнения адресов, группа входов регистра управляющего слова подключена к выходам элементов И группы и первым группам входов блоков управления35 чтением и записью, вторая группа входов кото.рого соединена с первой группой входов регист.ра обмена, второй группой входов блока управ.пения чтением и группой выходов блока формирования сигналов направления обмена, первый,4( второй и третий выходы второго блока форми.рования тактовых импульсов подключены соответственно к четвертому, пятому и шестому входам коммутатора, четвертый и пятый выходы - соответственно к первому и второму вха дам блок" формирования сигналов направления обмена, третий вход которого соединен со вторым входом буферного, регистра обмена, первыми входами элементов И группы и первым выходом второй цифровой вычислительной машины, второй выход которой подключен ко вхо.ду второго блока формирования тактовых импульсов, шестым выходом подключенного к пер.ному входу блока управления записью,; седь мым выходом - ко вторым входам элементов 5 И группы, а пятым выходом - ко н"орому вхо ду триггера контроля, первый и второй выходы блока формирования сигналов направления об. 1мена соединены соответственно с третьим и чет. вертым входами блока анализа состояния и пер. вым и вторым входами блока управления чтением, а третий выход - с третьим входом первого блока формирования тактовых импульсов, первый выход которого подключен к третьему входу буферного регистра обмена, а второй выход - к третьему входу блока управления чте. нием, группа выходов которого соединена со второй группой входов буферного регистра обмена, четвертым входом соединенного с пятым входом блока анализа состояния и восьмым выходом второго блока формирования тактовых импульсов, а третьей группой входов - с группой,выходов блока управления записью, второй вход которого подключен ко второму выходу блока формирования сигналов направления обмена, седьмой вход коммутатора соединен с первым входом буферного регистра обмена.При этом блок управления чтением содержит два шифратора, выходы которых являются группой выходов блока, первые входы соединены с первым входом первого и выходом второго элементов И, вторые входы - с выходом третьего элемента И, третьи входы - соответственно со вторым н первым входами блока, а четвертые. входы - с выходом четвертого элемента И и первым входом первого элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом первого элемента И и выходом блока, первые входы второго, третьего и четвертого элементов И подключены через элемент задержки к третьему входу блока, вторые выходы - к соответствующим выходам дешифратора, соединенного входом с выходом счетчика, вход и группа входов которого соединенысоответственно с третьим .входом и первой группой входов блока, третьи входы второго и третьего эле. ментов И подключены к выходу второго элемента ИЛИ, первый, второй, третий и четвер. тый входы которого подключены ко второй группе входов блока, третий вход четвертого элемента И соединен с выходом третьего эле. мента ИЛИ, входы которого подключены соответственно к первому, третьему и четвертому входам второго элемента ИЛИ.ЖКроме того, блок управления записью со. держит счетчик, группой входов и выходов со единенный соответственно с первой группой входов блока и входом дешифратора, а вхо дом - с выходом первого элемента И и через элемент задержки - с первыми входами второго, третьего и четвертого элементов И, вторые входы которых подключены соответственно к выходам дешифратора, а третьи входы - соответственно к выходу и первому входу первого элемента ИЛИ и выходу второго элемента ИЛИ, входы первого элемента И явля.868741 6гера, а третий вход через четвертый элементНЕ соединен с первым входом седьмого эле.мента И и первым входом блока, первый входвторого триггера соединен с выходом седьмогоэлемента И и первым входом четвертого эле.мента ИЛИ, а второй вход - с выходом пятого элемента ИЛИ, целвым входом подключен.ного к выходу шестого элемента И, а вторымвходом - ко второму входу четвертого элемента ИЛИ, входу сброса четвертого элементаНЕ и пятому входу блока, второй вход седьмого элемента И подключен к выходу первоготриггера, входы шестого элемента ИЛИ подклю.чены к первому входу блока, а выход черезвторой элемент задержки соединен с четвертымвыходом блока,На фиг, 1 представлена блок-схема предлага.емого устройства; на фнг. 2 - функциональная схема блока анализа состояния.20Устройство (фиг, 1) включает канал 1 первой цифровой вычислительной машины, блоки 2и 3 формирования тактовых импульсов, блок4 управления записью, блок 5 управления чтением, буферный регистр 6 обмена, блок 7 ана"лиза состояния, коммутатор 8, регистр 9 управ.25ляющего слова, блок 10 формирования сигналов прерывания, элемент ИЛИ 11, блок 12 формирования сигналов направления обмена, триггер 13 контроля, вторую (микро- или мини)ЭВМ 14, блок 15 контроля по модулю, реЗ 0 гистр 16 адреса и блок 17 сравнения адресов,Блок 5 управления чтением содержит шифраторы 18 и 19, элементы И 20 - 23, элементыИЛИ 24, 25 и 26, элемент 27 задержки, счетчик 28 и дешифратор 29, Блок 4 управлениязаписью содержит элементы И 30 - 33, элементы ИЛИ 34 и 35, счетчик 36, дешифратор 37и элемент 38 задержки, Коммутатор 8 состоитиз трех элементов И 39, 40 и 41 групп игруппы элементов ИЛИ 42. Блок 12 формирования сигналов направления обмена включаетэлементы И 43 группы, два элемента И 44 и45, два триггера 46 и 47 напоавления обмена,регистр 48 формата и элемент ИЛИ 49. ются соответственно первым и вторым входамиблока, входы первого элемента ИЛИ подключены к соответствующим входам второй груп.пы входов блока, входы второго элемента ИЛИсоединены соответственно с первым и вторымвходами первого элемента ИЛИ, выходы второго, третьего и четвертого элементов И являются группой выходов блока.Причем блок формирования сигналов направления обмена содержит группу элементов И,входы которых подключены соответственно кпервому и третьему входам блока, а выходы -к информационным входам регистра формата,выходы которого являются группой выходовблока, а вход сброса подключен ко второмувходу блока и входам сброса первого и второго триггеров направления обмена, информацион.ными входами соединенных соответственно свыходами первого и второго элементов И, а,выходами - соответственно с первым и вторым входами элемента ИЛИ и вторым и первым выходами блока, первые входы первогои второго элементов И соединены с первымвходом блока, а вторые входы - с третьимвходом блока,Кроме того, блок анализа состояния содержит четыре элемента НЕ, семь элементов И,шесть элементов ИЛИ, два элемента задержкии два триггера, причем первый вход первогоэлемента И соединен с зыходом первого эле.мента НЕ, второй вход - с первым входомблока, а третий вход - с четвертым входом блока и первым входом первого элемента ИЛИ,.входы второго элемента И подключены соответственно к первому и третьему входам блока, второй вход первого элемента ИЛИ соединен с третьим входом блока, а выход - через второй элемент НЕ с первым входом третьего элемента И, выход которого соединен с одним входом второго элемента ИЛИ, а второй вход - 40 с первым входом блока, входы второго элемента ИЛИ подключены соответственно к первому входу блока, а выход является седьмым выходом блока, входы четвертого элемента И являются первым входом блока, а выход соединен со вторым выходом блока н первым входом третьего элемента ИЛИ, выход которого является шестым выходом блока, а второй вход соединен с выходом пятого элемента И, первый и второй входы которого под 50 ключены соответственно к первому и второму входам блока, выходы первого и второго элементов И соединены соответственно с пятым и первым выходами блока, выход шестого элемента И через первый элемент задержки соединен с третьим выходом блока, первый вход через третий элемент НЕ соединен со вторым входом блока и первым входом первого .триггера, второй вход - с выходом второго тригВ составе устройства (фнг. 1) выделены элементы И 50 группы, а в составе ЦВМ 14 - блок 51 прерываний, канал 52 и процессор 53, Блок 7 анализа состояния (фиг. 2) содержит элементы И 54 - 60, элементы ИЛИ 61 - 66, элементы 67 и 68 задержки, элементы НЕ 69 - 72, триггеры 73 и 74, входы 75-79 и выходы 80-86 блока, .Устройство работает следующим образом.Устройство должно обеспечить связь универсальной ЦВМ(например ЕС ЭВМ), находящейся на верхнем уровне сложной иерархичес. кой системы управления, и мини- микро ЭВМ 14, например 24-разрядпой мини-ЭВМ "Электроника К", находящейся на нижнем уров.68741 8 5 20 25 ЗО 35 40 45,55 7 8 ,не этой системы управления. ЭВМ как верхне. го, так и нижнего уровня могут инициировать обмен.Мини- (микро) ЭВМ по отношению к универсальной ЭВМ можно рассматривать как ак. тивное внешнее устройство, поэтому операции "ввод" или "вывод" означают соответствующую передачу информации по отношению к универ. сальной ЭВМ.При описании работы устройства используетсястандартная терминология обозначения сигналов, принятых в системе ЕС ЭВМ и изложенных в ОСТ 4 ГО 304,000,1. Инициатор обмена ЦВМ; Ввод данных.Общая тактика обмена в данном режиме предполагает первоначально передачу иэ ЦВМ.1 в мини-ЭВМ 14 слу жебной информации., кото. рая характеризует предстоящщ. обмен (определяет для миниЭВМ код операции обмена, область данных и т,д.), после чего выполняется передача массива данных. Всякая передача информации подразделяется на три этапа: вхождение в связь, передача данных и выход из связи.1. Вхождение в связь.ЕС ЭВМ как инициатор обмена начинает вы борку устройства и мини-ЭВМ 14. Сигналы на. чаньной выборки интерфейса ввода-вывода(РАБ - К, ВБР - К, АДР - К) поступают с выхода канала 1 (выходная управляющая шина ин. терфейса ввода-вывода, ШИН УПР - К) 11 а пер. вый вход блока 7, При этом сигнал с выходаэлемента И 57 поступает на второй вход бло.ка 17. В этот же момент с первого выходаканала 1 (выходная информационная шина ин.терфейса ввода-вывода ЕС ЭВМ, ШИН - К) навторой вход блока 17 поступает код адреса,Если при этом происходит сравнение адресов,то на выходе блока 17 появляется сигнал, ус.танавливающий через элемент ИЛИ 11 регистр9 в состояние, соответствующее подключенному устройству.Одновременно в блоке 7 входной сигналВБР - К (четвертая шина первого входа) посту. пает через элемент ИЛИ 62 на первый вход бло ка 10, который формирует сигнал, прерыва. ющий работу мини-ЭВМ и информирующий по. следнюю о требовании обмена со стороны ЕС ЭВМ. По данному сигналу прерывания мини-ЭВМчерез канал. 52 выдает информацию адреса, которая поступает на второй вход буферного регистра 6, а также управляющие сигналы, ко. торые поступают в блок 3. С выхода блока 3 выдается тактовый управляющий сигнал на вход буферного регистра 6, что обеспечйвает запоминание в буферном регистре адреса.После этого мини.ЭВМ через канал 52 выдает на вход блока 3 управляющие сигналы, а на вход группы элементов И 50 - управляющую информацию. По сигналу блока 3 управ ляющая информация проходит в регистр 9 ипереводит последний в состояние, соответству. ющее выдаче в канал 1 сигнала запроса на пе. редачу информации адреса, Блок 2 генерирует управляющий тактовый сигнал на третий вход буферного регистра 6, в результате чего байт служебной информации (в данном случае адрес) передается через блок 15, где формируется контрольный разряд по нечетности на вход канала 1 (входная информационны шина ин. терфейса ввода-вывода ЕС ЭВМ, ШИН - А).В ответ на выходной сигнал регистра 9 ка. нал 1 генерирует новое состояние выходных управляющих шии (УПРК - 1 на пятой шинепервого входа блока 7). Сигнал, который че.рез элемент ИЛИ 62 поступает в блок 10, вызывает прерывание мини.ЭВМ, По данному сигналу прерывания на первом выходе канала 52 появляются управляющие сигналы, которые по. ступат на вход блока 3, в результате чего на выходе этого блока появляется разрешающий сигнал на элементы И 41, Код команды обмена, который в этот момент поступает с выхода канала на другие входы элементов И 41, через элементы ИЛИ 42 выдается на вход канала 52. Далее мини-ЭВМ через канал 52 и элементы И 50 снимает запрос на передачу адреса,Аналогично передаче адреса мини-ЭВМ осуществляет передачу байта состояния в буферньй регистр 6, но переводит регистр 9 в состояние, соответствующее запросу на передачув канал байта состояния, Поступая на входблока 2, этот сигнал вызывает на первом вы.ходе генерацию тактирующего сигнала дпя передачи байта состояния в канал 1. В ответ насигнал запроса передачи байта состояния канал 1 изменяет состояние выходных управляющих шин, на одной из которых появляетсяединичный потенциал (ИНФ - К), свидетельству.ющий о приеме каналом байта состояния,Указанный сигнал (ИНФ - К, 71 а) поступает по первой шине первого входа блока 7 на .элемент ИЛИ бб и через элемент задержки 68 проходит на третий вход регистра 9, который.переходит в состояние снятия запроса на передачу байта состояния (УПРА: = О). При поступленйи указанного сигнала из канала 1. на вход блока 2 заканчивается генерация тактирующего сигнала на первом выходе блока 2. Одновременно состояние выходной управляющей шиныканала 1 (ИНФ - К) поступает на второй входэлемента И 62, на другом входе которого вэтот момент имеется разрешающий сигнал эле;мента НЕ 70, вход которого соединен с выхо. дом элемента ИЛИ 61, запрещенного по обоимвходам, так как триггеры 46 и 47 находятся в исходном нулевом состоянии. Выходной сиг. нал элемента И 56 через элемент ИЛИ 62 по. ступает в блок 10, на выходе которого появ15 9 86874ляется ситнап, прерывающий работу мини-ЭВМ,По сигналу прерывания мини-ЭВМ генерируетна выходах канала управляющие сигналы и управляющую информацию, которая через эле.менты И 50 поступает на вход регистра 9, врезультате чего последний переходит в состо.яние, соответствующее отключенному устройству от канала 1 (РАБ - А. = О).Сопрягаемые ЦВМ оказываются расчлененными и могут осуществлять связь с,другимиустройствами системы.2. Передача данных.Для передачи слова данных миниЭВМ на вы.ходах канала 52 генерирует управляющие сигналы и управляющую информацию, котораяпоступает на вход регистра 9, в результате че.го последний переводится в состояние, соответствующее запросу устройства в канала 1на передачу байтов данных (ТРБА:=1). Указанный сигнал с выхода регистра 9 открывает повторому входу элемент И 58. В ответ на укаэанный сигнал канал 1 изменяет состояние выходных управляющих шин, информация о котором в виде единичного сигнала поступаетна первый вход элемента И 58. В результате25на выходе этого элемента появляется сигнал,который через элемент ИЛИ 63 поступает напервый вход элемента ИЛИ 11, Выходной сигнал элемента ИЛИ 11 переводит регистр 9 всостояние, соответствуюшее устройству, подключенному кканалу 1 (РАБА: = 1), Одновремен 30но через элемент ИЛИ 62 на вход блока 10поступает сигнал, по которому на выходе блока 10 появляется выходной еигнал, информи.руюший мини-ЭВМ о подключении устройствак каналу 1,35По сигналу прерывания мини-ЭВМ, генери 1руя управляюшие сигналы и управляющую информацию, через канал 52 снимает запрос напередачу байтов данных в регистре 9 (ТРБА:=О),передает в буферный регистр 6 код адреса и, 40устанавливает запрос иа передачу адреса в канал 1 (АДРА: = 1). В ответ на этот сигналканал 1 изменяет состояние выходных управляющих шин, информация о котором черезблоки 7 на выходе блока 10 генерирует сигнал, 45прерывающий работу мини-ЭВМ. По сигналупрерывания мини - ЭВМ через канал 52 снимаетзапрос на передачу адреса,Далее мини.ЭВМ генерирует на.одном иэ выходов канала 52, соединенном со входом блока 3, упрйвляющие сигналы таким образом, что иа четвертом выходе блока 3 появляется уп. равляюший тактирукнций сигнал, который нереписывает управляющую информацию с первого выхода канала 52 в регистр 48 и триггеры 46 и 47. Данная управляющая информация содержит сведения о формате подключенной аяиж ЭВМ и выполняемой операции обмена. В соот 1 10ветствии с выходными сигналами регистра 48 и триггеров 46 н 47 устройство организует согласование (приведение) форматов сопрягаемых ЭВМ, т.е. адаптация устройства под конкретную мини- (микро-) ЭВМ осуществляется самой же мини- (микро-) ЭВМ.Например, при операции ввода и разрядности подключенной мини-ЭВМ, равной 24, после укаэанной выше операции триггер 46 находится в единичном состоянии. Кроме того, активен также один (четвертый) из Выходов регистра 48, указываюший на необходимость преобразования 24-разрядного формата в байтовыи. Г этого момента на выходе элемента ИЛИ 49, соединенного по входам с выходами триггеров 27 и 28, появляется потенциальный сигнал, который поступает на третий вход блока 2, блокируя выдачу сигнала с первого выхода блока 2 и разрешая выдачу сигнала нэ. третий вход блока 5. Кроме того, выходной (единичный) сигнал триггера 27 блокирует элемент И 56 через элементы ИЛИ 61 и НЕ 70, В результате на время пе. редачи данных запрешается прохождение через элементы И 56 н ИЛИ 62 иа вход блока 9, что свидетельствует о получении каналом 1 байта данных (сигнал квитирования, ИНФ - К).Устройство осушествляет передачу байтов данных в блок-мультиплексном режиме, т,е.упаковка и распаковка одного блока, равного олине слова мини- (микро-) ЭВМ, выполняют. ся без вмешательства ЭВМ. Это обеспечивается блоками 4 и 5 управления записью и чтением буферного регистра 6. Процедура состоит в следившем. Мини-ЭВМ по одному из выходов канала 52 генерирует управляющие сигналы, которые сопровождаюг 24-разрядные слова дан-. ных, выставляемые по другому выходу канала 52, соединенному с одним из входов буферного регистра 6, В результате поступления управляющих сигналов на вход блока 3 на шестом выходе последнего и входе элемента И 30 появляется тактирующий сигнал. На другом входе этого элемента с выхода триггера 46, находяшегося в единичном состоянии, имеется разрешающий сигнал, Сигнал с выхода элемен. та И 30 поступает в качестве счетного импульса на вход счетчика 36 и на вход элемента 38 задержки. Состояние счетчика 36 дешифруется дешифратором 37, в результате чего элемент И 33 возбуждается сигналом с выходов дешиф. ратора 37, элемента 38 задержкии элемента ИЛИ 34. В результате на выходе элемента И 33 формируется сигнал, который поступает по третьей групйе входов в качестве управляющего сигнала в буферный регистр б, в результате чего в последний записывается 24-разрядное слоДалее миии-ЭВМ через канал 52 и элементы И 50 переводит регистр в состояние запроса канала 1 на передачу одного байта информа868741 12 4 о 45 50 55 11ции (ИнфА: = 1). Указанный сигнал поступает в блок 2, в результате чего на втором еговходе, соединенном со входами счетчика 28 иэлемента 27 задержки, генерируется тактовыйсигнал. В ответ на сигнал-запрос передачи байта данных канал 1 изменяет состояние выходных управляющих шин таким образом, что наодной из них появляется единичный потенциал - сигнал ответа канала на передачу байтаданных (ИНФ - К). Информация состояния выходных управляющих шин передается в блок 2и блок 7, По указанному сигналу заканчивается генерация выходного тактового импульсаблока 2. Одновременно в блоке 7 этот жесигнал через первый вход логического элемен.та ИЛИ 66 поступает на элемент 68 задержки,выходной сигнал которого поступает на третийвход регистра 9, в результате .его в последнемснимается запрос на передачу одного байтаданных (ИНФА: = О),Выходной тактовый сигнал блока 2 в качестве счетного импульса поступает на входсчетчика 28 и элемент 27 задержки, Состояниесчетчика дешифрируется дешифратором 29 иразрешает выдачу сигнала на выходе элементаИ 21. Выходной сигнал элемента И 21 поступает на первые входы шифраторов 18 и 19.При этом шифратор 18 стробирован сигналомс выхода триггера 46, в то время как шифратор 19 блокирован. В результате на одном извыходов шифратора 18, соединенном с асоответствующим входом буферного регистра б, появ.ляется сигнал, по которому первый байт информации с выхода буферного регистра б черезблок 15 поступает на входную информацион.ную шину. Таким образом, осуществляется передача 1.го байта 24-разрядного слова мини.ЭВМ. Сигнал запроса на передачу байта данных,поступающих в канал 1 с одного из выходоврегистра 9 (ИНФА: = 1), одновременно по.ступает в блок 7 на первый вход триггера 73.В результате элемент И 60 открывается и припоступлении на другой его вход сигнала квитирования из канала 1 на выходе появляетсясигнал, который устанавливает триггер 74 вединичное состояние и переводит через элементИЛИ 64 в нулевое состояние триггер 73 (триг.гер 73, элементы И 60 и ИЛИ 64 образуютформирователь), Элемент И 59 оказываетсяоткрытым по второму входу.В момент отсутствия сигнала запроса на пе.редачу байта данных, поступающего из регистра. (ИНФА: = О), и отсутствия сигнала квити.рования канала 1 (ИНФК: = О) первый и тре.тий входы элемента И 59 оказываются такжеоткрытыми. Импульс с выхода элемента И 59через элемент ИЛИ 65 переводит триггер 74в исходное состояние (триггер 74, элементыИ 59 и ИЛИ 65 образуют формирователь). Вы.ходной импульс элемента И 59 через элемент 5 1 О 15 20 25 зо 35 67 задержки в качестве выходного сигнала блока 7 поступает в регистр 9 и переводит его в состояние запроса канала" 1 на передачу еле. дующего (второго) байта данных (ИНФА: = 1).Рассмотренная логика работы блока 7 позволяет повторно генерировать импульсы установки запроса на передачу данных в канал 1 при наличии первоначально программно-установленного запроса, С выхода элемента И 22 импульсы поступают на вторые входы шифратора 18, в результате чего на выходе шифратора генерируется управляющий сигнал, по которому передается в канал 1 2-ой байт информации, З.ий байт информации передается при появлении на одном из входов шифратора 18 выходного сигнала логического элелента И 23, который по одному из входов разрешается выходным сигна. лом элемента ИЛИ 26, входы которого соединены с выходами регистра формата, единичное состояние которых указывает на обработку соответственно 8-, 12- и 24-разрядных слов мини- (микро.) ЭВМ. Выходной сигнал логического элемента И 23 через элемент ИЛИ 24 поступает на вход блока 10, в результате чего работа мини-ЭВМ прерывается. По сигналу прерывания мини-ЭВМ через канал 52 и элементы И 50 переводит регистр 9 в состояние, соответству. ющее отключению устройства от канала 1 (РАБА: = О). При этом счетчики 28 и 36 переходят в исходное (нулевое) состояние. После отключения от канала 1 устройство ждет со стороны мини.ЭВМ нового асинхронного сигна. ла для передачи очередного слова данных, т.е, перевода регистра 9 в состояние, соответству. ющее запросу, в канал 1 на передачу байтов данных. 3, Выход из связи.Окончание передачи данных и выход из связи может производиться как по инициативе универсальной ЭВМ, так и по инициативе мини ЭВМ, Если инициатива окончания передачи данных принадлежит ЕС ЭВМ, то после очередной распаковки и передачи 24-разрядного слова выходная управляющая шина канала 1 переходит в такое состояние, которое, указывает мини. ЭВМ на окончание передачи данных (УПРК:=1), Информация об этом состоянии в виде единич. ного сигнала (71 д) поступает через пятую ши. ну первого входа и элемент ИЛИ 62 в блок 10, что вызывает прерывание работы мини-ЭВМ,По данному сигналу прерывания мини.ЭВМ через канал 52 и элементы И 50 переводит устройство в состояние отключения от канала 1 (РАБА: = О). Кроме того, через элементы И 44 и 45 мини.ЭВМ переводит в исходное (ну левое) состояние регистр 48 формата и триггеры 46 и 47, Далее мини-ЭВМ переходит к выдаче стандартных байтов (или байта) состояния окончания обмена, Для этого миии-ЭВМ86874устанавливает связь на передачу байта состоянияс каналом 1, как и в случае передачи байтаданных. После прерывания работы по сигналу,поступающему от канала 1, мини-ЭВМ черезканал 52 выдает в блок 3 управляющие сигналы и байт состояния с признаком окончанияобмена, который поступает на один из входовбуферного регистра 6, Выходной сигнал блока 3 осуществляет запись байта состояния вбуферньгй регистр 6, Далее мини-ЭВМ черезканал 52 и элементы И 50 переводит регистр9 в состояние запроса канала 1 на передачубайта конечного состояния (УПРА: = 1), чтовызывает генерацию на выходе блока 2 управляющего тактирующего сигнала (66), осуществляющего передачу байта конечного состоянияиз буферного регистра 6 через блок 15 наодин иэ входов (входная информационная ши.на) канала 1. По окончании передачи конечного байта состояния или нескольких коне"ныхбайтов состояний считается, что операция ввода завершена, Выход из связи по инициативемини-ЭВМ происходит аналогично, за исключснием того, что это осуществляется на одномиэ тактов передачи слова данных, когда вместо очередного слова данных мини-ЭВМ передает байт конечного состояния,Следует отметить, что на каждый сигнал прерывания мини-ЭВМ через канал 52 генерируетуправляющие сигналы, которые вызывают появление на выходе блока 3 управляющих так.Зотирующих сигналов, которые открывают элементы И 40, в результате чего информация осостоянии выходных управляющих шин кана-ла 1 и триггера 13, регистрирующего некорректность информации, передается для анализа через элементы ИЛИ 42 в канал 52.1 20 40 45 50 данных. При передаче третьего байта данных элемент И 23 открывается выходным сигналом элемен. та ИЛИ 26, входы которого подключены к выходам регистра 23 и на одном из которьц 1 в данный момент находится единичный потен. циал, свидетельствующий о преобразовании байтовой информация в 24-разрядное слово дан. 55 11. Инициатор обмена ЕС ЭВМ, Вывод данных.При выполнении операции "выход" этапы вхождения в связь и выхода из связи выполняются аналогично операции "ввод", Процедура передачи данных осуществляется следующим образом.После установления связи с каналом 1 на передачу байтов данных мини.ЭВМ получает сигнал прерывания, свидетельствующий, что такая связь устауовлена. По данному сигналу прерывания указанным способом осуществляет. ся настройка устройства со стороны мини.ЭВМ на выполнение операции "вывод" с заданными форматами, в данном случае это преобразование байтов в 24-разрядное слово данньгх мини. ЭВМ. В результате один из выходов регистра 48, указывающий на 24-разрядный формат,:активен, триггер 12 находится в единичном состоянии. Далее мини-ЭВМ через канал 52 и элементы И 50 переводит регистр 9 в состояние, соответствующее запросу канала 1 на передачу одного байта информации (Р 1 НФА: = 1). 1 14Указанное состояние регистра 9 передается на входы канала 1, блока 7 и блока 2. В ответ канал 1 изменяет состояние выходных управляющих шин (ИНФК:=1), информация о кото ром поступает на входы блока 2 и блока 7. в результате чего на выходе блока 2 появляется управляющий тактирующий сигнал, который поступает на входы счетчика 28 и элемента 27 задержки, При этом счетчик 28 переводится в единичное состояние, После дешифрации состояния счетчика дешифратором 29 элемент И 21, открытый сигналами на других, формирует сигнал на первых входах шифраторов 18 и 19. При этом шифратор 19 по одному из входов разрешен выходным сигналом триггера 47, а шифратор 18 запрещен выходным сигналом триггера 46, так.ак осуществляется операция "вывод".В результате на одном из выходов шифрато. ра 19 появляется сигнал, который поступает на один из входов буферного регистра 6 и переписывает в него с выходных информационных шин канала 1 первый байт данных, Блок 7 обрабатывает сигналы запроса и ответа аналогичным образом, Выходной сигнал блока 7 поступает на один из входов регистра 9 и снимает запрос на передачу байта данных, Указанное состояние регистра 9 управляющего слова передается на входные управляющие шины канала 1, в результате чего канал 1 изменяет состояние выходньгх управляющих шин (ИНФК: =О), а блок 7, регистрируя исходное состояние, вырабатывает сигнал, поступающий на вход регистра 9, и переводит последний в состояние, соответствующее запросу устройства на передачу очередного байта данных (ИНФА:=1). Передача в буферный регистр 6 второго и третьего байтов данных осуществляется аналогичным .образом. Отличие состоит в том, что счетчик 28 последовательно переходит в состояние, в результате чего по одним из входов последо. вательно открываются элементы И 22 и 23.По другим входам эти элементы открыты выходным сигналом элемента 27 задержки, По третьему входу логический элемент И 22 открыт выходным сигналом элемента ИЛИ 25. Выходной сигнал элемента И 22 поступает на второй вход шифратора 19, в результатечего на выходе последнего появляется управляющий сигнал, который поступает на вход буферного регистра 6 и переписывает в него второй байтО 15 20 25 30 35 45 15 8ных мини-ЭВМ. Выходной сигнал элемента И23 появляется на третьем входе шифратора 19что приводит к появлению на выходе послед.него управляющего сигнала, поступающего вбуферный регистр 6 для переписи с выходныхинформационных шин канала 1 третьего байтаданных,Одновременно выходной сигнал элемента И23 через элемент ИЛИ 24 поступает на второйвход блока 10, в результате чего на выходепоследнего появляется сигнал, прерываинцийработу мини.ЭВМ. По данному сигналу прерывания мини.ЭВМ, через канал 52 генерируетуправляющие сигналы, которые поступают навход блока 3, который открывает элементыИ 39, и упакованная информация с одного извыходов буферного регистра б черсэ элсментыИ 39 и элементы ИЛИ 42 поступает на входканала 52, после чего цикл передачи слова вмини-ЭВМ может быть повторен.П. Инициатор обмена мини-ЭВМ.При выполнении операций ввода-вывода поинициативе мини-ЭВМ универсальная ЭВМ периодически выполняет специальную диагностическую операцию (в терминологии ЕС ЭВМ:"Проверить ввод-вывод" ), Через устройствов мини-ЭВМ пересылается указанная диагнос.тическая команда, в соответствии с которойорганизуется передача в универсальную ЭВМслужебной информации запроса (в системе ЕСЭВМ - это байт состояния "Внимание")а, Принятый байт служебной информации запроса анлизируется операционной системой ЕС ЭВМ, пос-.ле чего со стороны ЕС ЭВМ начинается выпол.ление команд ввода-вывода, которая обеспечи.вает передачу необходимого массива служебнойинформации в ЕС ЭВМ, в котором содержится требование мини-ЭВМ выполнить ту илииную, операцию ввода-вывода над тем илииным массивом данных. По окончании передачи массива служебной информации ЕС ЭВМвыполняет затребованную операцию обмена состороны мини-ЭВМ, Техническая реализациятакой тактики с помощью предлагаемого устройства по существу не отличается от реализа.сии операций ввода. вывода данных по иници.ативе ЕС ЭВМ,1 У. Выполнение операций ввода-выводас произвольной мини. (микро-) ЗВМ,Устройство позволяет организовать связь ипередачу данных между универсальной ЭВМ(например типа ЕС ЭВМ) и рядом произволь.ных мини-(микро.) ЭВМ. Разрядность шинданных интерфейса ввода-вывода современныхмини-(микро-) ЭВМ, как правило, имеет следующие значения: 8, 12, 16 и 24, Поэтому,исходя иэ практической направленности, а так.гже соображений минимизации аппаратуры, устройство обеспечивает передачу информации меж.гп йапз,1 нпй ЭВМ и мини.1 микоо-.1 ЭВМ с од 68741 16 ним из указанных форматов. При работе какой- либо конкретной пары ЭВМ устройство легко адаптируется модульным сокращением буферно. го регистра 6 обмена, что приводит к минимизации оборудования. При этом предполагается, что сопрягаемые ЭВМ для связи с внешними устройствами имеют системы прерываний,Рассмотрим кратко особенности работы предлагаемого устройства при сопряжении универсальной ЭВМ (например ЕС ЭВМ) с мини. (микро-) ЭВМ, имеющими разрядность шин данных интерфейса ввода-вывода, отличную от 24.Если формат данных мини. (микро-)ЭВМ равен 8, то мини-(микро.) ЭВМ через регистр 9 настраивает устройство таким образом, что после появления управляющего сигнала на одном иэ выходов шифратора 18 в случае операции ввода информации в ЕС ЭВМ или иа одном иэ выходов шифратора 19 в случае операции вывода информации из ЕС ЭВМ одновременно с передачей первогобайта данных элемент И 20 оказывается открытым, выходными сигналами и соответствующим выходом регистра 48, который соответствует 8-разрядному формату шин данных интерфейса ввода-вывода миии(микро-) ЭВМ, Выходной сигнал логического элемента И 20 через элемент ИЛИ 24 поступает на второй вход блока 10 и далее в квчестве сигнала прерывания в мини-(микро.) ЭВМ,Если разрядность шии данных интерфейса ввода. вывода равна 12, то при передаче слов такого формата в устройстве осуществляется приведение значений разрядности шин данных интерфейсов универсальной ЭВМ и мини. (микро-) ЭВМ, т.е. по прерывании мини- (микро.) ЭВМ выдает два 12-разрядных слова, которые упаковываются устройством в 24.разрядное слово, а затем организуется побайтная переда. ча данных в ЕС ЭВМ. Если мини. (микро-) ЭВМ имеет 16-разряд. ный формат данных на шинах интерфейса, то за одно обращение к мини-ЭВМ устройство организует передачу в, ЕС ЭВМ только двух байт. Таким образом, этапы вхождения в связь.и выхода из связи как трудно стандартизируемые процедуры устройство позволяет реализовать с помощью систем прерываний иа уровне 5 О программируемой Логики, например, в системекоманд мини-ЭВМ, а передачу данных, к ко.торым к тому же предъявляются высокие требования по быстродействию, реализовать аппаратно. Воэможность хранения и интерпретации предлагаемым устройством командной амфор.мации ЭВМ обеспечивает передачу данных меж. ду универсальной ЭВМ и произвольной серий.но выпускаемой мини (микро.) ЭВМ в блок.мультиплексном режиме, позволяющем соче.20 25 30 35 40 45 50 55 тать гибкость системы с возможностью увеличения скорости передачи данных между ЭВМ,Формула изобретения Устройство для сопряжения двух цифровых вычислительных машин, содержащее регистр управляющего слова, выходом соединенный с первым входом первой цифровой вычисли. тельной машины, первый выход которой подключен к первому входу блока сравнения адресов, соединенного вторым входом с выхо. дом регистра адреса, и к первому входу блока контроля по модулю, первый выход которого соединен с первым входом триггера контроля, выходом соединенного с первым входом коммутатора, второй вход которого подключен к первому выходу буферного регистра обмена, а выход - к первому входу второй цифровой вычислительной машины, и блок формирования сигнала прерывания, выход которого подключен ко второму входу второй цифровой вычислительной машины, о т л ич а ю щ е е с я тем, что, с целью расширения области применения устройства, в него введены блок анализа состояния, два блока формирования тактовых импульсов, группу элементов И, блок формирования сигналов направления обмена, блоки управления чтением и записью и элемент ИЛИ, причем первый вход и второй выход буферного регистра обмена подключены соответственно к первому и второму входам блока контроля по модулю, первый и второй входы блока анализа состояния соединены соответственно с первым и вторым входами первого блока формирования тактовых импульсов, вторым выходом и первым входом первой цифровой вычислительной машины, второи вход которои соединен со вторым выходом блока контроля по модулю, третий и четвертый входы которого подключены соответственно к первому и второму выхбдам блока анализа состояния, третий выход которого соединен с третьим входом блока сравнения адресов, четвертый и пятый выхо. ды - соответственно с первым и вторым входами регистра управляющего слова, а шестой и седьмой выходы - соответственно с первыми входами элемента ИЛИ и блока формиро., вания сигнала прерывания,. вторым входом под ключенного к выходу блока управления чтением, третий вход коммутатора соединен с первым входом блока анализа состояния, третий вход регистра управляющего слова подключен к выходу элемента ИЛИ, вторым входомсоединенного с выходом блока сравнения аресов, группа входов регистра управляющегослова подключена к выходам элементов Игруппы и первым группам входов блоков управления чтением и записью, вторая группавходов которого соединена с первой группойвходов регистра обмена, второй грутшой вхо 1 18дв блока управления чтением и группой выходов блока формирования сигналов направления обмена, первый, второй и третий выходывторого блока формирования тактовых импульсов подключены соответственно к четвертому,пятому и шестому входам коммутатора, четвертый и пятый выходы - соответственно кпервому и второму входам блока формирования сигналов направления обмена, третий входкоторого соединен со вторым входом буферного регистра обмена, первыми входами элементов И группы и первым выходом второйцифровой вычислительной машины, второй вы.ход которой подключен ко входу второго бло.ка .формирования тактовых импульсов, шестымвыходом подключенного к первому входу блока управления задисью. седьмым выходом -ко вторьнм входам элементов И группы, а пятым выходом - ко второму входу триггераконтроля, первый и второй выходы блока формирования сигналов направления обмена соединены соответственно с третьим и четвертымвходами блока анализа состояния и первым ивторым входами блока управления чтением, атретий выход - с третьим входом первогоблока формирования тактовых импульсов, первый выход которого подключен к третьемувходу буферного регистра обмена, а второйвыход - к третьему входу блока управлениячтением, группа выходов которого соединенасо второй группой входов буферного регистраобмена, четвертым входом соединенного с пятым входом блока анализа состояния и восьмым выходом второго блока формированиятактовых импульсов, а третьей группой входов - с группой выходов блока управлениязаписьо, второй вход которого подключен ковторомувыходу блока формировани сигналовнаправления обмена, седьмой вход коммутатора соединен с первым входом буферного регистра обмена. 2 " -о лр 1 тличающе е с я тем, что блок управления чтением содержит два шифратора, выходы которых являются группой выходов блока, первые входы соединены с первым входом первого и выходом второго элементов И, вторые входы - с выходом третьего элемента И, третьи входы - соответственно со вторым и первым входами блока, а четвертые входы - с выходом четвертого элемента И и первым входом первого элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом первого элемента И и выходом блока, первые входы второго, третьего и четвертого элементов Иподключены через элемент задержки к треть ему входу блока, вторые выходы - к соответ. ствующим выходам дешифратора, соединенного входом с выходом счетчика, вход и группа