Система сбора и обработки информации

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 4 С 06 Р 15/16 15/7 ИСАНИЕ ИЭОБРЕТЕНИ К АВТОРСКОМУ С ЛЬСЧВУ а подключение ьным блокам -еньшения времени налов к вычислит 34 Потапенко ов и Н.В. олов ельство С 15/16, 1 ьство ССС 15/16, 19 СР84,2. област т быть и науч ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(57) Изобретение относится квычислительной техники и можеиспользовано для автоматизациных и прикладных исследований. Цельизобретения - повышение быстродействия вычислительной системы за сче 801424024 достигается тем, что в систему, содержашую первый и второй вычислительные блоки 1 второго уровня, первыйи второй блоки 2 сопряжения, первуюи вторую группы блоков 5 обработкиинформации, дополнительно введеныблок 4 умощнения магистрали и блок 3арбитра магистрали, причем каждыйблок 5 обработки информации первойгруппы содержит блок сопряжения, вычислительной блок первого уровня,блок связи и группу информационныхвходов-выходов системы, каждый блок5 обработки информации второй группы ссодержит блок связи и группу информационных входов-выходов системы. 2 з.п,ф-лы, 10 ил.1424024 йаюло 4 нплвсигнола ВУнп Ьвде УЮ ВУ поступилНет 4 нплцз согнала 6 АИТ на Йоде УУВюЫ Вбод Чтан юсигнала ююпбнцпдресп нв б иодеЮ Устано насигн лп азрешеноя Вунп ьт е ЮВ Уивюк с нала агрешения А на ьиоде107 Чстпнп нп согнала разре.шеноя РУЖ,УУ наб иодеЫ Фиг В 4 нплиЗ сцгнпла ГИА на Ьоде У 7й 9постулол 7 тпнп кп сигнала лани. робни адреса на бьцодеЧсщанп нв гигналарвгшенця ВУна бьапде /ОВ 6 АЙТпоступил Аналл сигнала ГИА на Ьпде У 7 ИА поступил 71424024 аг 10 ставитель О.Гречухинхред М.Моргентал орректор О,Кравцов чолинска едакт Заказ 4689 5 1 роизводственно-полиграфическое предприятие, гУжгород, Проектная,Тираж 704 ПИ Государственного ко делам изобретений и Москва, Ж, РаушскаИзобретение относится к устройствам вычислительной техники и может быть использовано для автоматизации научных и прикладных исследований.Цель изобретения - повышение бы 5 стГодействия вычислительной системы путем уменьшения времени на подключение каналов к вычислительным блокам,На фиг.1 приведена структурная схема предлагаемой системы, на фиг.2- :.хема блока связи, на фиг.3 и 4 схема блока арбитра магистрали и подключения его к блокам сопдяжения, на фиг.5 - схема блока умощнения магистрали; на фиг.6 - схема узла микропрограммного управления; на фиг.7 схема вычислительного блока первого уровня, на фиг.8-10 - алгоритмы функ ционирования узла микропрограммного управления.Система содержит первый 1 и второй 1 вычис.птельные блоки, первый 2, и второй 22 блоки сопряжения, блок 25 3 арбитра магистрали, блок 4 умощнецця магистрали, первую группу блоков 5, -5 обработки информации, вторую группу блоков 5 -5 Р обработки ин)ормации, каждый блок обработки ин формации первой группы содержит бпоксопряжения, вычислительный блок 6 ервого уровня, блок 7 связи и группу из М информационных входов-выходов 8 системы, каждый канал второй группы содержит блок 7 связи и группу из М35 информационных входов-выходов 8 сис.емы. Позициямн 9; 10 оозначены 1 О магистрали.Блок связи вклю тает з себя первый40 11, второй 12 и третий 13 приемники,ерную и вторую группы приемников 1415, группу перел:тииков 16, шинный;рмирователь 17, элементы 18 и 19 . адержки, элемент И-НЕ 20, инвертор "1, элементы И-НЕ 22 и 23, элемент 24 .равнения, триггер 25 выборки, триг"еры 26 адреса, регистр 27 данных, .араллельный программируемый интерфейс (ППИ) 28 и входы-выходы 29 для связи с внешними устройствами (ВУ)Блок арбитра магистрали образуют щвертор 30, элемент 3 И-НЕ 31, элеснты И-НЕ 32 и 33, триггер 34, передатчики 35 и 36, устройство 37 для "опряжения двух вычислительных бло ов, цел эЗ входного (для блока соп.жения) сигнала предоставления пря.ого доступа к памяти (ППЛ 1, цепь 39 тактовых сигналов, поступающих с выхода задающего генератора, входящего в состав устройства лля сопряжения двух вычислительных блоков, цепь 40 сигнала требования прямого доступа к памяти (ТПД), поступающего с выхода ПЗУ, соединенного с входом буферного усилителя, входящих в состав устройства для сопряжения двух ЭВМ, цепь 41 входного сигнала предоставления пря-. мого доступа к памяти (ППЛ 1), цепь 42 выходного сигнала предоставления прямого доступа к памяти (Ш 1 ПО)1 эле- МЕНТ 43 ЗаДЕРжКИ ЬТоАТт.и)ПРО- цессор 44, линия 45 связи для сигнала требования прямого доступа к цамяти (ТПД) и линия 46 связи для сигнала подтверждения выбора (ПВ),Блок умощнения магистрали содержит магистральные приемники 47-61, магистральные передатчики 62-65, первый элемент ИЛИ 66, магистральные передатчики 67 и 68, второй элемент ИЛИ 69, магистральные передатчики 70- 78, приемные регистры 79 и 80, магистральные передатчики 81 и 82, микропрограммный автомат (УМУ) 83,магистрэльный приемник 84,магистральный передатчик 85, группу 86 магистральныхцриемопередатчиков, линию 87 сигналаПВ, линию ЯЯ сигнала С 11 П, линию 89сигнала %ВОД, линию 90 сигнала СИА,линию 91 сигнала ВВОД, линию 92 сигнала ВУ, линио. 93 сигнала БАЙТ, линию 94 сигцала ПУСЕ ЗУ, линию 95 сигала ПГР, линию 96 сигнала АДОАЛ 15, входы 97-101 УМУ, выходы 102109 УМУ,Узел микропрограммного управлениявыполнен на мультиплексоре 110, задающ"м генераторе 111, регистре 112адреса микрокоманд и постоянном запоминающем устройстве (ПЗУ) 113.В системе сбора и обрабо.ки информации блоки 5 разбиты на дн группыи 5 -5 , каждая из оторыхолуживается своим блоксхилисоответствии с,.рг граммам, П,-ПиП, -Пр. Блоки 5,-5 к производят автономный сбор и обработку информациипо программам, хранящимся в блоках 6.Блоки 5 -5 Г производят только сборицформации и емедленную передачу еев свой блок 1. В блоках 5, - к данныеиз внешних устро.:ств по входам-выходам Я,-Я поступают в блоки 7 связи,в которых формируютс.д М программнодоступных флажков готовности. Блоки 6314 производят чтение этих флажков. Обнаружив (по активному флажку) ВУ, готовое к обмену, блок 6 переходит на программу обслуживания этого ВУ. В соответствии с этой программой блок 6 осуществляет ввод (вывод) информации в (из) ВУ через блок 7 связи. Собранная информация хранится в памяти блока 5 (в памяти блока 6) и может выдаваться для последующей обработки в свои блок 6 второго уровня.В блоках 5,+, -5 Р данные из ВУ от входов-выходов 8, -8 также поступают, в блоки 7 связи, в которых формируются М программно доступных флажков готовности. Во время автономной работы блоков 5, -5, блок 1 или 1 второго :уровня производит чтение флажков готовности блоков 5 -5. Обнаружив (по активному флажку) ВУ, готовые к обмену, блок 1 (например 1) переходит на программу обслуживания этого ВУ, осуществляя ввод (вывад) информации в (иэ) ВУ через блок 7 связи. В это время блок 1 обрабатывает ранее собранную из каналов информацию и проводит различные вычисления. В те моменты времени, когда один.из блоков 1 (например 1) не участвует в обмене и обработке информации от ВУ, он контролирует работу блока 1, и каналов, например, путем поочередного чтения и анализа регистров состояний блока 1, и блока 6 -6в соответствии с программой, находящейся в ЭВМ 1 . Информация из регистров состояния соответствующих ЭВМ передается пооче, редно через блоки сопряжения 2, и 2, 2-2 , и магистраль 9 .В моменты времени, когда оба блока 1 второго уровня проводят вычисления, обработку и обмен собранной ранее информации, блоки 5, -5 могут производить обмен хранимой в памяти их блоков 6 информацией с целью уточнения или добавления данных для более полного анализа. Подключение блоков 1, и 1 к любому каналу своей группы для их обслуживания в соответствии с программами осуществляется блоком 3 арбитра магистрали с одновременным разрешением конфликтных ситуаций, возникающих между блоками сопряжения 2 2 и 23 при их одновременной попытке захвата магистрали 9 . Блок умощнения магистрали обеспечивает восста 24024 5 10 15 20 25 30 35 40 45 50 55 новление временных соотношений сигналов на участках магистралей 9, и 9,В случае выхода из ст;оя блока 1функции обслуживания его группы блоков 5 берет на себя блок 1, используя копии программ обслуживания соответствующей группы каналов, хранящиеся в памяти блока 1.Система позволяет проводить параллельно децентрализованный сбор и обработку информации, а также обладаетрезервированием функций блоков 1 второго уровня за счет изменения программ автономного сбора и обработкиинформации, хранящихся в блоке 1или 1,формирование выходного сигналапредоставления прямого доступа к памяти в блоке сопряжения происходитследующим образом. После включения питания блок 1 формирует сигнал СБРОС, поступающий в устройство 37, Устройство 37 на выходе 40,формирует сигнал пассивного (низкого) уровня, при этом Л-триггер 34 при поступлении первого тактового импульса на вход С устанавливается в нулевое состояние, при котором на втором входе передатчика 35 устанавливается потенциал высокого уровня, разрешающий прохождение сигнала ППД 1 по цепи 38 на выход 42, При формировании требования на прямой доступ к памяти устройство 37 для сопряжения выдает на линию 45 сигнал ТПД. Одновременна этот сигнал с высоким уровнем поступает иа цепи 40 на вход элемента ЗИ-НЕ 31 и газрешает поступление сигнала ППЛ 1 через этот элементПри поступлении сигнала ППД 1 по цепи 38 на вход блока для сопряжения на выхо,е элемента ЗИ-НБ 31 появляется сигнал низкого уровня, который формирует на выходе Р-триггера 34 потенциал высокого уровня, При поступлении тактового импульса на С-вход триггер 34 переходит в единичное состояние и разрешает прохождение сигнала ППД 1 по цепи 41 на вход устройства 37. Одновременно потенциал низкого уровня с обратного выхода триггера запрещает прохождение сигнала ППД 1 по цепи 42, При снятии вгналон ТПД и ППД 1 триггер 34 возвращае гся в нулевое состояние по приходу тактового импульса.Блок арбитра магистрали выполняет арбитраж следующим образом.Блок сопряжения, например 2, готовящийся по команде от блоказа 5 хватитьмагистраль, формирует сигнал запроса в линию 45 магистрали 9,. Обнаоужив запрос, процессор 44 посылает сигнал предоставления прямого доступа к памяти в линию 38. Линия предоставления прямого доступа к памяти проходит через блок 2, сопряжения и поступает в блок 2 сопряжения (линия 42). Причем сигнал предоставления прямого доступа к памяти не может 15 проходить по линии 42, когда блок сопряжения 2 послал запрос в линию 45. Таким образом, только блок 2, сопряжения получает сигнал предоставления прямого доступа к памяти и вследствие 20 этого получает разрешение эанять магистраль 9 после ее освобожденияБлок 2, сопряжения формирует сигнал (ПВ) в линию 46 и снимает свой запрос по линии 45. 25Блок 3 арбитра магистрали снимает сигнал ППД 1 с линии 38 после появления сигнала в линии 46, После освобождения магистрали блок 2 сопряже:ия, получивший право на занятие маг истрали, занимает ее. Далее блок соряжения вызывает один иэ каналов своей группы и осуществляет с ним обмен. При возникновении конфликтной ситуации (когда несколько блоков сопряжения выставляют запрос в линию 45) блок арбитра магистрали разрешает конф:шкт подачей сигнала ППД 1 только ближайшему к блоку арбитра магистра- .и блоку сопряжения (в данном примере блок 2,), поэтому только ближайший к блоку арбитра магистрали блок соп,яжения получает разрешение на эаня;ие магистрали после,ее освобождения, е, приоритет блоков сопряжения оп, еделяется их электрической близостью к блоку арбитра магистрали.Работу блока 1 свиэи рассмотрим с момента захвата блоком 2, сопряжения магистрали 9 и установки на магистрали адреса одного из блоков 5 -5 Р. 050 Ввод-вывод информации из блока состоит из следующих операций: чтение и анализ адресуемых флажков готовности, загрузка (эапись) управляющего слова, ввод-вывод данных иэ адресуе лгых инф;р.;.-.ционных ячеек.Чтение и анализ флажков готовности. После включения питания процессор 44 блока 3 арбитра магистрали вырабатывает сигнал СБРОС, по которому ППИ устанавливается в начальное состояние (линия сброса на схеме фиг2 не показана). В этом состоянии регистр управляющего слова (РГУ) ППИ обнуляется, а все порты устанавливаются на прием информации иэ ВУ.Япадшие разряды адреса, установленного блоком сопряжения на магистрали 9, определяют адрес первого из опрашиваемьж портов ППИ 28 (например, порт А).Этот адрес поступает на приемники 14 и 15 блока 7 связи (фиг.2).о Старшие разряды адреса с выходов приемников 14 поступают на первую группу входов схемы 24 сравнения, а младшие разряды через вторую группу приемников 15 - на триггеры 26. На вторую группу входов 32 схемы 24 сравнения подают код адреса устройства (например, при помощи перемычек), При совпадении кода адреса с сигналами старших разрядов адреса порта А на выходе схемы 24 сравнения формируется сигнал низкого уровня, поступающий на информационный вход триггера 25.После установки адреса блок сопряжения вырабатывает сигнал СИА (все сигналы, формируемые блоком 2, сопряжения, вырабатываются по сигналам блока 1,), поступающий череэ приемник с высоким уровнем на вход синхронизации триггера 25 и устанавливающий его в нулевое состояние. При этом на выходах триггеров 26 устанавливаются потенциалы, определяющие код младших разрядов адреса порта А, Разрешающий потенциал ( О") с прямого выхода триггера 25 поступает на Свход ППИ, разрешая его работу, Таким образом блок связи дешифрировал и запомнил адрес порта А. После этого блок сопряжения снимает адрес с магистрали 10 и вырабатывает сигнал ВВОД, который поступает через приемник 12 на первЫ вход элемента И-НЕ 20 и при наличии на его втором входе потенциала "1" с триггера 25 на вход КГ 1, разрешая прохождение данных иэ порта А через входы-выходы 00-07 ППИ на первые входы передатчиков 16. Одновременно этот сигнал (ВВОД) с выхода элемента И-НЕ 20 поступает через инвертор 21 на вторые входы передатчиков и высоким уровнем сигнала разрешает прохождение данных через передатчики 16 намагистраль 10, а также обеспечиваетформирование сигнала ответа (СИП) припрохождении его через элемент И-НЕ22, элемент 18 задержки и шинный фор 5мирователь 17. Блок сопряжения принимает сигнал СИП, принимает данные вовнутренний регистр и снимает сигналВВОД. По снятии сигнала ВВОД на выходе шинного формирователя 17 снимается сигнал СИП, завершая операциюпередачи данных. Блок сопряжения снимает сигнал СИА, завершая цикл ВВОД.Далее блок 1, анализирует принятыеданные на наличие сигналов активностифлажков готовности.При отсутствии сигналов готовностив данных порта А блок 1, аналогичнымобразом производит чтение данных сле- щдующего порта канала. При наличии вслове данных порта А бита готовностиот ВУ ЭВМ переходит на программу обслуживания этого ВУ, Программа обслуживания ВУ включает загрузку управляющего слова, определяющего режимработы с ВУ (ввод или вывод информации) и ввод (вывод) информации в (из)ВУ,Загрузка управляющего слова в ППИ(цикл ЭВМ ВЫВОД) .Блок 2 сопряжения в адресной части цикла ВЫВОД устанавливает на магистрали 9 адрес регистра управлякщего слова ППИ и сигнал СИЛ.Аналогично блок связи дешифруети запоминает адресПосле этого блок2сопряжения снимает адрес и помещает данные на магистраль 10. Данныеявляются управляющим словом, по кодукоторого ППИ будет запрограммировандля работы в нулевом режиме, а порт Аустановлен в режим ввода информации(для примера). Затем блок сопряжениявырабатывает сигнап ВЫВОД, которыйпоступает на первый вход приемника11, на втором входе которого находится разрешающий потенциал с триггера25. С выхода приемника 11 высокийуровень сигнала поступает на вход выбора режима буферного регистра 27,разрешая передачу данных с выходовприемников 14 и 15 (связи на фиг.2не показаны) через буферный регистр27 на входы РО-Р 7 ППИ.Одновременно сигнал ВЫВОД с выхода приемника 11 через элемент, 19 задержки и элемент И-НЕ 23 поступает.низким уровнем на вход,ИК ППИ, осуществляя запись далных в РГУ. Такимобразом в РГУ находится код, определяющий режим работы и направление передачи информации через порт А. В тоже время сигнал ВЫВОД обеспечиваетформирование сигнала СИП, поступая свыхода элемента И-НЕ 23 через элемент И-НЕ 22 и элемент 18 задержкина входы шинного формирователя 17,Блок сопряжения принимает сигнал СИПи снимает сигнал ВЫВОД. По снятиисигнала ВЫВОД на выходе ш:нного формирователя 17 снимается сигнал СИП,завершая операцию приема данных. Блоксопряжения снимает сигнал СИА, завеошая цикл ВЫВОД,Ввод-вывод информацииВвод (вывод) информации в (цз)порта А (в (из) обслуживаемого ВУ)производит блок 1, через блок 2 вцикле ВВОД или ВЫВОД соответственнои аналогичен операциям с установкойна магистрали 9 адреса порта А.Обмен информацией по магистрали 10между блоками 6 первого уровня и блоком 7 связи аналогичен оцисаццому.Блок умощнеция магистрали (Фиг.5)обеспечивает прохождение цз магистрали 9 в магистраль 9 и обратно сигналов общей шины с восстацовлеццемвременных соотношений. Блок работаетв трех режимах: програмлццо, прямогодоступа, передачи вектора прерллвация,В программном режиме блок осуществляет передачу информации под угравлением эадатчика, расположеццого состороны магистрали 9, . 1 риэцак работыв программном режиме - отсутствиесигналов ПВ (линия 87) и ППР (линия 95).При работе в программном режимемагистральные приемники 60, 58, 54,50, 52 и 56 сигналов ПУСК ЗУ, БАЙТ,ВВОД, ВЬВОД, СИА и ВУ включены;ляприема со стороны магистрали , амагистральный приемник 48 (для сцгцала С 1) - со стороны магистрали 9Передатчики, 81 и 82 скоммутироцацыдля трансляции из 9, и 9Передача информации через умощцитель магистрали происходит следующимобразом.Адрес обращения иэ магистрали 9поступает через приемный регистр 79и передатчик 8 в магистрач 9Сигналы ВУ и БАЙТ с магистра.шчерез приемники 56 и 58, элементы 1 ЛИ69 и 71 поступают на вход УМУ 83.55 На фиг, 8 и 9 приведен алгоритм функционирования УМУ в программном режиме. После установки регистра 112 адреса микрокоманд (фиг.6) в нулевое состоянйе из ПЗУ 113 выбирается перва микрокоманда ми.ропрограммы, обеспечивающей логику функционирования УМУ. Выполнение микропрограммы начинается с анализа сигнала ВУ, поступа ющего на вход 98 УМУ 83.При обнаружении сигнала УМУ начинает анализировать сигнал БАЙТ, поступающий на вход 99.Наличие сигнала БАЙТ в цикле адреса определяет передачу данных в режиме ВВОД, а отсутствие сигнала БАЙТ - передачу данных в режиме ВЫВОД.Передача данных в режиме ВВОД. 20УМУ в соответствии с алгоритмом (фиг.8) анализирует сигнал СИА на входе 97 и при обнаружении сигнала формирует на выходе 105 сигнал блокировки записи адреса АРО-А 015, по ступающего из магистрали 9 в регистр 79, и сигналы на выходах 108 и 106, разрешающие прохождение сигналов ВУПУСК ЗУ через магистральные переатчики 77 и 73 в магистраль 9. Да.ее УМУ формирует на выходе 102 по."енцидл, разрешающий прэхождение сигнала СИА через магистральный передатчик 75 и магистраль 9., Затем Формиуется сигнал ца архоле 104 разрешающий передачу данных из магистрали 9 через регистр 80 и передатчик 81 магистраль 9 .г 1 д вь:;оде 09 ;.7 Г флрмируется сигая, рдэрешдкщи, .рэхождени сигнала40 ВВОД через передатчик 67 иэ мдгист,:;ли 9, в мдгист 1. ль 9Сбг "Г ;.ц эдит по окончании ;цк.г. п р,цдчи дацньгк и по снятии .игндл СИА, Переда.; данных и сброс45МУ в режиме ВЫВОД происходит аналогично ре жиму ВВ".; .,д исключением пе;едачи сиг ндлд Б 1 в магистраль 9. Работа УМУ в режиме прямого доступа отличается от работы в программном режиме расположением эадатчика со стороны магистрали 9 и задается сигчалом ПВ (линия 87).Алгоритм работы УМУ в режиме передачи вектора прерывания представлена Фиг 10.Признак передачи адреса вектора прерывания формируется при наличии сигналов ППР и ВВОД на входах 101 и 100 УМУ 83, Нд выходе 104 УМУ устанавливается сигнал, обеспечивающий передачу кода ддресд вектора из магистрали 9 в магистраль 9, . Сигнал ППР через передатчик 85 транслируется в магистраль 9 . Сигнал ВВОД при наличии сигнала на выходе 109 УМУ транслируется в магистраль 9.Приемопередатчик сигнала СИП скоммутирован для передачи из магистрали 9 в магистраль 9, .Сброс УМУ происходит при пропадании одного из сигналов ППР или ВВОД. Все остальные сигналы магистрапей 9, и 9 проходят трацэитом через группу присмопередатчикоц 86,Формула изобретения1. Система сбора и обработки информации, содержащая первый и второй вычислительные блоки второго уровня, первый и второй блоки сопряжения, первую и нторук 1 группы блоков обработки инФормации, первые входы-выходы первого блока сопряжения соединены с первыми входами-выходами второго блока сопряжения, о т л и ч а ю щ а я с я тем, что, с целью повышения быстродействия системы зд счет уменьше ция времени подклюецця каналов к вычислительным бцокдм, в нес дополни- тельо ццедецы блок умощцеция магистрали, блок дрбитрд мдгистрдпи, входь 1- выходы которого соединены с входамивьгсоддми блоков обработки информации второй группы, первые вход,.-выходы блока умощнения магистрали соединены с первыми входдми-выхода;и первоговторого"блоков сопряжения и входаи-выходами блоков обработки информат,ии гервой группы, вторые входы-выходы блока умощнения магистрали соединены с входами-выходами блоков обработки информации второй группы, вхо,л-выходы первого и второго вычислигельных блоков второго уровня соединены с вторыми входами-выходами пер-, вого и второго блоков сопряжения соответственно.2. Система по и1, о т и и ч а ющ д я с я тем, чтэ каждый блок обрдботки информации первой группы содержит блок сопряжения, вычислительный блок первого уровня, блок связи и группу из М инФормационных входов- выходов системы, К-с информационные входы-выходы системы, где Е = 1, , М .12 1424024 1 оединены с К-ми входами-выходами блока связи, (М+ 1)-е входы-выходы блока связи соединены с первыми входаки-выходами вычислительного блока5 первого уровня, вторые входы-выходы которого соединены с первыми входами- выходами блока сопряжения, вторые входы-выходы которого являются входами-выходами блока обработки информа О ции первой группы. 3. Система по и.1, о т л и ч а ющ а я с я тем, что каждый блок обработки информации второй группы содержит блок связи и группу иэ М информаеиоииых входов-выходов систеиь, К-е входы-выходы систеге 1 где К - 1, х,хМ) соединены К-ми входами-выходами б ока связи, (М+1)-е входы-выходы которого являются входами-выходами блока обработки информации второй группы.