Система передачи сообщений

(21) 408257 (22) 26.06, (46) 30.11. (72) В. В. и Е. Е. Пла (53) 621. 39 (56) Автома кие системы МЦНТИ, ГПКИА 44 А, Паницк 7, Бюл. У рачев, В.онов ,763.22(0 изированн на базе Л СУ, 1985,п е учрежденче ВС "Эстафета"(54) СИС.ЕМА (57) Изобрете связи и может мах телеуправл Цель изобретен ной способност шенин времени стоит из и пос ных в кольцо с каждая из кото Фейс 3. Ее раб а основана на то ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНЯТИЙ ЕРЕДАЧИ СООБЩЕНИИ ие относится к технике использоваться в систеения и сбора информации, ия - повышение пропуски системы путем умень- переприема, Система соледовательно соединенетевых станций (СС), рых имеет свой интерфакте, что все функции по управлению и сбору сообщений м,б, возложены на одну из СС, например, СС 1, В системе используется циклическое кольцо с ередачей полномочий (маркера) и организацией двух частотно-независимых каналов - информационного (ИК) и управляющего (УК), Сбор информации от СС 2 осуществляется по ИК, а управление ими - по УК, В системе передаются четыре вида информации: информационный пакет, маркер, управляющий пакет и пакет-квитанция, Маркер, управляющий пакет и пакет-квитанция от СС 1 передаются по УК, а информационный пакет и пакет-квитанция от СС 2- по ИК, СС 1 задает один из двух режимов работы: последовательный опрос всех СС 2 или опрос заданной группы СС 2. Поясняется работа СС 1, 2 в этих режимах, 8 ил.135 б 268жд ЯюцОяО пожгла ЦВб ИПМОГПсЯ 0ЦЯС ОППП 1 УРРЮПРцЬини зйрсцься мслцйвае,индииРб КОНЕЦ ПГБ(ИГ 4ОЧПЯО йБКсП 1 й И одичаем ДОЮ ЛОПЧОЧГЛР ФГ Оу 05 ирпно дбслемдПщелоки//Ю 1;" КВ%И//=:////Я /7/И/////ЙРр МЯщ 1 Составитель П Тимоцинат хред Л.Сердюко:.:а Корректор С. Черн Редактор А. Огар Заказ 5815 5 П одписво еитета ССС ткрытий ая наб., д оизводстве.:но"полиграфическое предвриятие г Ужгор л, Проектная 1 р 0 ж //008 цъ ////шйюц//./135626 10 Изобретение относится к технике связи и может быть использовано в системах телеуправления и сбора информации для избирательного вызова подстанции с главной станцииЦель изобретения - повышение пропускной способности системы путем уменьшения времени переприема,На фиг. 1 приведена структурнаясхема системы передачи сообщений; нафиг, 2 - структурная схема (п)-йсетевой станции; на фиг, 3 - структурная схема первой сетевой станции; 5на фиг. 4 - временная диаграмма работы системы; на фиг. 5пример включения микропро 1 ессора в.составе сетевых станций; на фиг. бструктура пакетов, передаваемых в 20системе; на фиг.- алгоритм работыпервой сетевой станции; на фиг, 8 -алгоритм работы (п) сетевых станцииоСистема передачи сообщений фиг, 1 2 бвключает в себя первую сетевую станцию 1, (и) сетевых станций 2 и иблоков 3 интерфейса,На структурной схеме (п)-й сетевой станции фиг. 2 обозначены первый 30ключ 4, разветвитель 5, усилитель 6,фильтр 7, приемник 8, регистр 9 приема, буфер 1 О данных, регистр 11 передачи, коммутатор 12, первый передатчик 13, сумматор 14, второй ключ ЗБ15, второй передатчик 16, постоянныйзапоминающий блок (ПЗБ) 17, онеративный запоминающий блок (ОЗБ) 18, блок19 приема-передачи, микропроцессор 20,элемент И 21, элемент ИЛН 22, 40тактовый генератор 23, синхронизатор24 приема, счетчик 25 адреса, индикатор 26 состояния приема, дешифратор27 окончания приема, буфер 28.адреса,дешифратор 29 адреса, синхронизатор30 передачи, блок 31 прерывания итриггер 32 режима,Первая сетевая станция (фиг, 3)содержит первый ключ 33, первыйфильтр 34, первый приемник 35, регистр 36 приема, буфер 37 данных,регистр 38 передачи, передатчик 39,сумматор 40, второй ключ 41, ПЗБ 42,ОЗБ 43, блок 44 приема-передачи, микропроцессор 45, элемент И 46, элемент ИЛИ 47, тактовый генератор 48,синхронизатор приема 49, счетчик адреса 50, первй индикатор 51 состояния приема, дев;ифратор 52 окончания 8 2приема, буфер 53 адреса, дешифратор54 адреса, синхронизатор 55 передачи,блок 56 прерывания, второй фильтр57, второй приемник 58 и второй индикатор 59 состояния приема.Узлы и блоки системы передачи сообщений могут быть реализованы следу.ющим образом,Первые и вторые ключи 4 и 15, 33и 41 представляют собой элементы,обеспечивающие транзитный обход сете.вой станции 2 при отключении питанияна данной станции (например, реле ссоответствующей контактной группой),Разветвитель 5 и усилитель 6 обеспечивают соответственно разделение иусиление информационного потока дляобеспечения работы заданного допустимого расстояния между ними.Первые фильтры 7 и 34 настроенына частоту управляющего канала, априемники 8, 35 и 58 содержат демодулятор и собственно приемник, Буферы 28, 53 и 10 37 адреса и данных,представляют собой шинные формирователи и могут быть выполнены на микросхемах 589 АП 16 с тремя выходными состояниями. Первые передатчики 13 и 39 работают с частотой модуляции управляющего канала, а второй передатчик 16 с частотой модуляции информационногоканала. Сумматоры 14 и 40 могут бытьреализованы по схеме суммирующегооперационного усилителя,ОЗБ 18 и 43 и ПЗБ 17 и 42 реализовань на базе стандартных микросхемпостоянной и оперативной статическойпамяти. Блок 19 приема-передачи выполнен на микросхеме 580 ВВ 51 (последовательный интерфейс) При этом адресная шина (один бит) устройства соединена с контактом 12 микросхемы,первый, второй и третий управляющиевходы блока 19 являются соответственно контактами. 13, 11 и 10 микросхемы,информационная шина устройства сое- .динена с входами-выходами ДО-Д 7 микросхемы, а вход и выход блока 19 являются соответственно вторыми входоми выходом станции и реализуют последовательный интерфейс "Стык" (С 2)ГОСТ 18145-81, Используются соответствующие контакты 19, 24 и 22, 3, 17известной микросхемы. Блок интерфейса 3 представляет собой набор линейных усилителей (например, серии 170), 1356268включенных в соответствующие входныеи выходные цепи, Микропроцессоры 20и 45 реализованы на используемой впрототипе специализированной микросхеме И 880 Д (один из вариантов микропроцессора 2 80), Пример включенияблоков 20 и 45 в составе станций 1 и2 (реализация функциональных связей)приведен на Фиг. 5,Алгоритмы работы микропроцессоров20 и 45 при включении в составе первой сетевой станции. и (и)-й сетевой станции 2 приведены на фиг, 7 и8 соответственно,Работа системы передачи сообщенийоснована на том, что при применениилокальных сетей в большинстве случаев не требуется передача больших объемов информации между различнымистанциями, а все функции по управлению и сбору сообщений могут быть возложены на одну иэ них.В системе используется циклическоекольцо с передачей полномочий (маркера) и организацией двух частотно-независимых каналов в одной Физическойсреде (кабель, волновод) - информационный канал (ИК) и управляющий канал (УК); Система обеспечивает сборинформации от сетевых станций 2 по ИКи управление ими по УК.В системе передаются четыре видасообщений (фиг, б): информационныйпакет, маркер, управляющий пакет ипакет-квитанция, При этом структураинформационного и управляющего пакетов идентична, она различается лишьвидом информации, содержащейся в нем,Маркер, управляющий пакет и пакетквитанция от первой сетевой станции1 передаются по УК, а информационныйпакет и пакет-квитанция от сетевойстанции 2 - по ИК,Начало работы инициируется включением питания, При этом правом на занятие среды передачи обладает толькопервая сетевая станция 1, которая взависимости от требуемой обстановкизадает один из двух возможных режимовработЬ системы,В первом режиме опрашиваются последовательно все сетевые станции 2,во втором режиме - только заданнаягруппа сетевых станций 2 (или однастанция), Задание режима работы сетевой станции 2 обеспечивается передачей ей соответствующего управляющего пакета, принимаемого по УК. 5 10 15 20 25 30 35 40 45 50 55 Рассмотрим работу системы в первом режиме, Первая сетевая станция передает маркер (фиг. б) первой из подключенных к ней по направлению передачи сетевых станций 2 (фиг, 4), Сетевая станция при приеме маркера (как и при приеме управляющего пакета) работает следующим образом, (фиг. 2 и 8).Через первый ключ 4 последовательность маркера поступает на разветвитель 5, служащий для согласования и разделения потоков, Далее маркерная последовательность поступает соответственно на усилитель б, обеспечивающий компенсацию затухания сигнала в ключах и разветвителе 5, через сумматор 14 и второй ключ 15 на вход, а также через Фильтр 7 на вход приемника 8, При приеме первого бита маркерной последовательности устанавливается в "1" индикатор 26 состояния приема, Данный сигнал формирует прерывание микропроцессора 20 через блок 31 прерывания и разрешает работу синхронизатора 24 приема, осуществляющего формирование стробов сдвига для регистра 9 приема по сигналам синхрочастоты от тактового генератора 23, После Формирования байта информации (подсчет 8 импульсов тактовой частоты) синхронизатор 24 приема выдает соответствующий сигнал на второй управпяющий вход микропроцессора 20, обеспечивающий перевод в высокоимпедансное состояние его информационных и адресных шин, При достижении данного состояния микропроцессор 20 выдает сигнал подтверждения перевода своих адресных и информационных шин в высокоимпедансное состояние, Данный сигнал сбрасывает (по заднему фронту) синхронизатор 24 приема и разблокирует выходы буферов 1 О и 28 данных и адреса. При этом принятый байт информации залисывается с информационной шины в соответствующую ячейку памяти ОЗБ 18 по адресу состояния счетчика 25 адреса управляющим сигналом через элемент ИЛИ 22, 035 18 при этом находится в режиме записи в отсутствие сигнала чтения с четвертого управляющего выхода микропроцессора 20, а дешифратор 29 адреса не работает, поскольку его адресные входы соединены только с адресными выходами микропроцессора 20, находящимися в данный момент времени в от 5 13562 ключенном (высокоимпедансном состоянии).По заднему Фронту сигнала с выхода синхронизатора 24 приема происхо 5 дит наращивание адреса счетчика 25 адреса, по которому происходит запись следующего байта, накапливаемого синхронизатором 24 приема.Прием пакета осуществляется до тех 10 пор, пока дешифратор 27 окончания приема по стробирующему сигналу с второго управляющего выхода микропроцессора 20 (в момент записи байта информации, осуществляемой в каждом цикле приема) не зафиксирует совпадение принимаемого байта с некоторой константой, задаваемой как конец пакета, причем данная константа одинакова для всех видов пакетов, 20По окончании приема пакета (фикси." рование байта "Конец пакета") срабатывает дешифратор 27, сбрасывая в исходное состояние индикатор 26, который, в свою очередь, блокирует работу 5 синхронизатора 24 приема и сбрасывает сигнал прерывания микропроцессора 20. Однако поскольку четвертый и пятый управляющие входы микропроцессора 20 являются различными по приоритету вхо ЗО дами прерывания, то по получении данного сигнала микропроцессор 20 в соответствии с фиксированным вектором прерывания переходит к подпрограмме анализа полученного пакета (фиг. 8), При этом микропроцессор 20 взаимодействует с ПЗБ 17, обеспечивая считывание соответствующих управляющих команд через элемент И 21 (управление ПЗБ 17). Дешифратор 29 адреса работает синхронно в соответствии с адресными и управляющими сигналами, пО- ступающими от микропроцессора 20,Если поступивший пакет - Маркер и он предназначен для данной сетевой станции 2 (адрес получателя совпадает с собственным адресом станции) и принят правильно (что определяется проверочной последовательностью), то при наличии информации для передачи сетевая станция 2 осуществляет выдачу данной информации по ИК.Сетевая станция 2 в режиме выдачи информации работает следующим образом.Если анализ поля адреса получателя полученного маркера показал, что он предназначен для данной сетевой станции 2, то при наличии информации для передачи микропроцессор 20 осущест 68 бвляет перевод в режим выдачи, Записьпередаваемого блока информации в блокОЗБ 18 от абонента, подключенного кданной сетевой станции 2, осуществляется через соответствующий блок 3 интерфейса в соответствии с установленным стандартом С 2 или ИРПС (усеченный С 2). Для этого в отсутствие заполнения блока ОЗБ 18 непереданнымблоком информации микропроцессор 20осуществляет установку блока 19 приема-передачи в режим приема, записывая. в него соответствующее управляющее слово, Блок 19 работает в синхронном режиме в соответствии с частотой,поступающей от тактового.-генератора23. При установлении синхронного режима и сигнала о наличии информацииу абонента осуществляется перезаписьблока информации в ОЗБ 18, Если сигнал о наличии у абонента информациидля передачи отсутствует и буфернаячасть ОЗБ 18 не заполнена, то даннаясетевая станция 2 формирует маркер,передаваемый следующей по направлению передачи сетевой станции 2,В случае наличия блока информациив буфере ОЗБ 18 осуществляется еевыдача в соответствии с форматом пакета (фиг, 6),Для этого микропроцессор 20 осуществляет установку коммутатора 12 вположение, соответствующее работепервого 13 или второго 16 передатчика.Необходимость наличия двух передатчиков, работающих на различныхчастотах, определяется выбором управляющего и информационного каналов,Если сетевая станция 2 передает маркер, то используется первый передатчик 13, работающий на частоте УК, аесли передается информационный пакетили квитанция о принятии управляющего пакета, то используется второй передатчик 16, работающий на частотеИК, Одновременно с установкой коммутатора 12 вторым выходом триггера 32режима осуществляются блокировкаиндикатора 26 и прерывание микропроцессора 20, По этому сигналу микропроцессор 20 осущес;.вляет выборку изПЗБ 17 и ОЗБ 18 последовательностибайтов соответствующего пакета(фиг, 6) с одновременным формированием (разряды 14-16 адресного слова)команды для включения синхронизатора30 передачи, Выбранный байт информа 713562ции заносится в регистр 11 передачипо фронту сигнала от тактового генератора 23, а синхронизатор 30 передачи форьжрует сигнал ожидания длямикропроцессора 20 (поступающий на5его третий управляющий вход) в течение всего цикла передачи данногобайта. Одновременно синхронизатор30 передачи осуществляет формирование стробов сдвига регистра 11 передачи,После выдачи одного байта снимается сигнал ожидания с микропрсцессора20 и он выбирает следующий байт передаваемого пакета. Процесс повторяется до передачи байта конца пакета,Аналогичным образом осуществляетсяпередача маркера и квитанции, Приэтом в режиме передачи сетевая станция 2 по УК устанавливается для работы с первым передатчиком 13, а блокировка индикатора 26 не осуществляетсяПосле выдачи информационного пакета соответствующая сетевая станция 2его передавшая, через некоторую задержку осушествляет формирование ивыдачу маркера, разрешающего работуследующей за ней в направлении передачи сетевой станции 2, работающейаналогично,Информационный пакет, сформированный одной иэ сетевых станций 2, (азатем и маркер) через соответствующие35первые ключи 4, разветвители 5, усилители 6 и вторые ключи 15 всех сетевых станций 2 поступает на входпервой сетевой станции 1 (без задержек для переприема), которая в режиме приема работает аналогично сетевой станции 2, При этом информационный пакет и квитанция от сетевых станций 2 поступают через второй Фильтр57 на второй приемник 58, а маркери квитанция поступают на ее вход нчерез первый фильтр на первый приемник 35,Необходимость введения второго индикатора 59 состояния приема обусловлена тем (фиг, 4), что при выдаче пер-первой сетевой станцией 1 квитанциисоответствующей сетевой станции 2 оподтверждении правильного приема отнее заданного количества информационных пакетов или квитанций об ошибке в приеме информационного пакета(которое посылается сразу же послеполучения ошибочного пакета) она по 68 8падает на вход первой с тевой станции1 и вызывает искажение принимаемогов данный момент информационного пакета. Кроме того, квитанция предназначена только для конкретной сетевойстанции 2, вследствие чего она недолжна обрабатываться первой сетевойстанцией 1,В этом случае при поступлении информации по ИК устанавливается в "1"индикатор 59, который блокирует работу первого приемника 35 (УК). Поокончании приема информационного пакета второй инцикатор 59, как и первый индикатор 51, устанавливается висходное состояние, С этой же цельюна сетевых станциях 2 во время выда- .чи информационного пакета в канал ссвязи блокируется индикатор 26 состояния приема.Первая сетевая станция 1 в режимевыдачи ин.формации работает аналогично сетевым станциям 2, за исключением операции установки необходимогопередатчика, поскольку первая сетеваястанция 1 осуществляет передачу только на частоте управляющего канала.После опроса всех подключенныхсетевых станций 2 (что определяетсяполучением маркера от последней изних) первая сетевая станция 1 выдаетв канал связи маркер для следующегоцикла опроса,При правил". лом приеме некоторого(заранее определенного) числа информационных пакетов, первая сетеваястанцияпосьлает ей квитанцию-подтверждеьпе, содержащую информацию ономере последнего правильно принятого информационного пакета (фиг. 4),Если пакет принят неправильно, токвитанция посылается сразу же и данная сетевая станция 2 повторяет передачу пакета в следующем цикле, Квитанции посылаются по УК.Настройка сетевых станций 2.дляработы в определенном режиме, а также управляюшая информация, необходимая для передачи подключенным к нимабонентам, передаются в виде управляющих пакетов, содержащих адрес конкретной сетевой станции 2 (фиг. 4).По получении данного пакета он переписывается в память ОЗБ 18 и выдаетсячерез блок 19 абоненту, а на первуюсетевую станцио 1 по ИК выдается квитанция о получении правильного (неполучении) пакета, 1356268 1020 30 40 45 50 55 Во втором режиме первая сетеваястанция 1 может выдать маркер на передачу не на первую из подключенныхсетевых станций 2, а на конкретнуюнз всей совокупности данных станций.При этом в маркере указан адрес станции, подлежащей опросу,Работа блоков системы в данномрежиме не отличается от описаннойлля первого режима,Таким образом, по сравнению с известной системой передачи сообщений, принятой за базовый объект предлагаемая система позволяет обеспечить повышение скорости передачи сообщений и пропускной способности системы путем исключения переприемов информации в каждой промежуточной сетевой станции,Формула из обре; ения Система передачи сообщений, содержащая и последовательно соединенных в кольцо сетевых станций, вторые вход и выход которых подключены соответственно к выходу и входу каждого из и блоков интерфейса, причем каждая из (п) сетевых станций содержит последовательно соединенные первый и второй ключи, последовательно соединенные приемник, регистр приема, буфер данных, регистр передачи, к входам которого подключены информационные выходы постоянного запоминающего блока, информационные входы и выходы оперативного запоминающего блока, блока приема-передачи и микропроцессора, коммутатор и первый передатчик, последовательно соединенные дешифратор окончания приема, к информационным входам которого подключены выходы регистра приема, индикатор состояния приема, к второму входу которого подключен выход приемника синхронизатор приема, второй выход которого подключен к управляющему входу регистра приема, счетчик адреса, буфер адреса, выходы которого подключены к адресным входам постоянного запоминающего блока, оперативного запоминающего блока, блока приема - передачи и адресным выходам микропроцессора, дешифратор адреса, второй выход которого через синхронизатор передачи подключен к первому управляющему вхо-,.у регистра передачи,триггер режима, первый выход которого подключен к управляющему входукоммутатора, и блок прерываний, первый и второй выходы которого подключены к первому и второму управляющимвходам микропроцессора, к третьемууправляющему входу которого подключенвторой выход синхронизатора передачи,к четвертому и пятому управляющимвходам микропроцессора подключены соответственно выход синхронизатораприема и первый выход тактового генератора, второй выход которого подключен к вторым управляющим входам синхронизатора приема, синхронизаторапередачи и регистра передачи, третийвыход тактового генераторак входусинхронизации блока приема-передачи,к первому и второму управляющим входам которого подключены первый и второй выходы микропроцес:ора, третийвыход которого подключен к первомууправляющему входу. оперативного запоминающего блока и третьему управляющему входу блока приема-передачи, ак управляющему входу постоянного запоминающего блока - через элемент И,к второму входу которого подключен третий выход дешифратора адреса, четвертый выход которого подключен квходу сброса счетчика адреса, четвертый выхоц микропроцессора - к третьему управляющему вхо,цу синхронизатора,приема, превым управляющим входам дешифратора окончания приема, буфераданных, буфера адреса, а к второмууправляющему входу оперативного запоминающего блока - через элементИЛИ, к второму входу которого подключен пятый выход деширатора адреса, к первому и второму управляющимвходам которого подключены пятый ишестой выходы микропроцессора, а выход индикатора состояния приема подключен к второму входу блока прерывания, первая из и сетевых станцийсодержит первый приемник, последовательно соединенные первый и второйключи, к второму входу последнегоподключен передатчик, последовательно соединенные регистр приема, буферданных и регистр передачи, к входамкоторого подключены информационныевыходы постоянного запоминающегоблока, информационные входы и вь 1 ходыоперативного запоминающего блока.,блока приема-передачи и микропроцессора, последовательно соединенные де 135626810 15 шифратор окончания приема, к информационным входам которого подключенывыходы регистра приема, первый индикатор состояния приема, к второмувходу которого подключен вход регистра приема, синхронизатор приема, второй выход которого подключен к управляющему входу регистра приема,счетчик адреса, буфер адреса, выходыкоторого подключены к адресным входампостоянного запоминающего блока, оперативного запоминающего блока, блокаприема-передачи и адресным выходаммикропроцессора, дешифратор адреса,к первому и второму управляющим входам которого подключены первьй и второй выходы микропроцессора, и синхронизатор передачи, первьй выход которого подключен к первому управляющему входу регистра передачи, к второмууправляющему входу которого, управляющему входу синхронизатора передачи, второму управляющему входу синхронизатора приема подключен первыйвыход тактового генератора, второйвыход которого подключен к входу синхронизации блока приема-передачи,третий выход - к первому управляющему входу микропроцессора, к второмууправляющему входу которого подключенпервый выход синхронизатора приема,к третьему управляющему входу микропроцессора - второй выход синхронизатора передачи, третьи и четвертыевыходы микропроцессора - к первомуи втОрому управляющим входам блокаприема-передачи, пятый выход - к третьему управляющему входу блока приема-передачи, к первому управляющемувходу оперативного запоминающего блока, а к управляющему входу постоянного запоминающего блока - через элемент И, к второму входу которого подключен второй выход дешифратора адреса, третий выход которого подключенк входу сброса счетчика адреса, шестой выход микропроцессора - к третьему управляющему входу синхронизатораприема, управляющим входам буфера адреса, дешифратора окончания приема,20 25 30 35 40 45 буфера данных, а к второму управляющему входу оперативного запоминающего блока - через элемент 1 ЛИ, к второму входу кото. лого подключен четвертый выход дешифратора адреса, к четвергому и пятому управляющим входам микропроцессора подключены первый и второй выходы блока прерываний, кпервому входу которого подключен выход первого индикатора состояния приема, о т л и ч а ю щ а я с я тем,что, с целью повьпцения пропускной способности системы путем уменьшениявремени переприема, в каждую из (п)сетевых станций введены второй передатчик, фильтр, выход которого подктпочен к входу приемника, второй выход первого клокоча через введенныепоследовательно соединенные разветвитель, второй выход которого подключен к входу фильтра, усилитель исумматор, к второму и третьему входам которого подключены соотве ственно выход первого передатчика ивторой выход коммутатора через второй передатчик, соединен с вторымвходом второго ключа, при этом второй выход триггера режима подключен кк управляющему входу первого индикатора приема, а в гервую из п сетевыхстанций введены второй индикатор состояния приема, к первому входу которого подключен выход дешифратораокончания приема,. первый фильтр, сумматор, а вторсй выход первого ключачерез введенные последовательно соединенные второй фильтр и второй приемник подключен к первому входу сумматора, выход которого подключен квходу регистра приема и второму входупервого индикатора состояния приема,а через последовательно соединенныепервьй фильтр и первый приемник, квторому входу которого подключен выход второго индикатора состояния приема, соединен с вторым входом сумматора, при этом пятый выход дешифратора адреса подключен к.второму входу блока прерывания,а выход регистра передачи подключен к входу передатчика.