Устройство для передачи и приема информации

(21) 38567 (22) 21. 12 (46) 07,11 (71) Моско гражданско (72) Л.Ф.Г (53) 621. 3 (56) Дэвис лительныеМирТутевич Энергия, 1 6. Бюл. Вкий инстит енеров ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТ авиацииршков и В.В.Малеженков 8(088.8)Д Барбер Д. и др. Вычисети и сетевые протоколы. - 82, с. 238-240, рис,6.9. В.Н Телемеханика. - И.: 73, с. 121, рис, 5-11 а.(54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА ИНФОРМАЦИИ(57) Изобретение относится к электросвязи и может использоваться в цифровых системах и сетях связи. Изобретение позволяет повысить помехоустойчивость по сравнению с устройствами,использукщими процедуру обмена данными НОВАС. На передающей сторонеустройства формируется 16-битоваякадровая синхрогруппа 0010101011010101с корневой частью, включающей первые13 бит, и суффиксом, включающим трипоследние бита. Передаваемые данныефорйируются источником в кадры по Я бит в каждом, кадровая синхрогруппа разграничивает начало и конецкаждого кадра. Последовательностьданных может включать любую конфигурацию битов,и, чтобы не допуститьошибочного опознания кадровой синхрогруппы на приемной стороне, передающая сторона анализирует их содержаниеи вставляет дополнительные биты вслучае, если последовательность данных полностью совпадает с корневойчастью кадровой синхрогруппы илиотличается от нее на один или двабита. Приемная сторона удаляет дополнительные биты и восстанавливает переданные данные. Устройство содержитна передающей стороне источник инфор;мации, блок задержки, блок сравнения,анализатор результатов сравнения,хронизатор битстафинга, синхронизатор, элемент ИЛИ, генератор синхрогруппы и регистр, канал связи и наприемной стороне - анализатор синхрогруппы, блок задержки, блок памяти,блок сравнения, анализатор результата сравнения, хронизатор битстафинга, синхронизатор и приемник информации. 3 э.п. ф-лы, 1 О ил.12 б 9174 АиИ 4 юоФЮФ й ФмфЫ Фю Уи ЯаеющЮ У щеуфэи/ г Яглмлюа Р вагнере Ф аееечюаму 0 Юркие ЮфбфЮЦИЮ (,И Фаа. Ф ьн ПОрюмеи Мнясь1 269174 У(пну 17 олное аУееи Жолио Рйлооиц щаиние Ю к позисси иппюиа Ьаньо УЕит У 7 ЮЧРФРД гото от Яа о гоо о о тг т о о окабаенна ю каналу сузи ЫБЙВ уоалеюи жс о тгроот Составитель М. НикуленковТупица Техред В.Кадар Корр ект ор И, бруске к Заказ б 039/53 Производственно-полиграфическое предприятие, г.ужгород, ул.Проектна Тираж 515 ВНИИПИ Государст по делам изоб 113035, МоскваСма и сигирю 37 ДО/7 М 7 риеини Л июро аиии (на О Егьа) Подписноенного комитета СССРтений и открытий35, Раушская наб., д, 1269174Изобретение относится к электросвязи и может использоваться в цифровых системах и сетях связи,Цель изобретения - повышение помехоустойчивости устройства. 5На Фиг,1 показана структурная схе 1ма устройства; на фиг. 2 - схема процесса формирования кадровой посылки; нафиг.3 - функЦиональная схема блска1 Озадержки, блока сравнения и блокапамяти; на фиг,4 - Функциональнаясхема анализатора результата сравнения; на фиг.5 - временные диаграммы,поясняющие функционирование анализатора результата сравнения; на фиг.б15функциональная схема генератора импульсов, делителя частоты и хронизатора битстафинга; на фиг.7 - временные диаграммы, поясняющие функционирование хронизатора битстафинга; нафиг.8 в .функциональная схема регистра, элемента ИЛИ и генератора кинхрогруппы; на фиг,9 - функциональнаясхема анализатора синхрогруппы; на25фиг,10 - схема процесса формированиякадровой посылки в базовом объекте,Устройство для передачи и приемаинформации (фиг.1) содержит на передающей стороне 1 источник 2 информации, блок 3 задержки, блок 4 памяти,ЗОблок 5 сравнения, анализатор б результата сравнения, хронизатор 7 битстафинга, синхронизатор 8, выполненный на генераторе 9 импульсов и делитель 10 частоты, элемент ИЛИ 11, генератор 12 синхрогруппы и регистр 13,канал 14 связи и на приемной стороне 15 - анализатор 16 синхрогруппы,блок 17 задержки, блок 18 памяти,блок 19 сравнения, .анализатор 20 ре Озультата сравнения, хронизатор 21битстафинга, синхронизатор 22, выполненный на генераторе 23 импульсови делителе 24 частоты, и приемник 25информации. 45Блок 3 задержки (Фиг,3) содержитэлемент ИЛИ 26 и регистр 27. Блокпамяти содержит двухвходовые элементы И 28, Блок 5 сравнения содержитсумматоры 29 по модулю два, 50Анализатор б результата сравнения(фиг.4) содержит регистр 30, элементИ 3 1, счетчик 32 и дешифратор 33,Генератор 9 импульсов (фиг.б) содержит элементы И-НЕ 34-37 г конденсатор 38, Делитель 10 частоты содержит счетчик 39 и элемент И 40, Хронизатор 7 битстафинга содержит счетчики 41 - 43 импульсов, триггеры 4446, элементы И 47 - 51 и элементИЛИ 52,Генератор 12 синхрогруппы (Фиг,8)содержит элемент И 53 и регистр 54.Анализатор 16 синхрогруппы (фиг.9)содержит регистр 55, элемент НЕ 56,элементы И 57-60 и элемент ИЛИ 61.Работа устройства поясняетсясхемой (Фиг.2). На передающей стороне 1 формируется 16-битовая кадроваясинхрогруппа 0010101011010101 с корневой частью, включающей первые 13бит 0010101011010, и суффиксом, включающим три последних бита 101(фиг.20) . Данные, передаваемые отисточника 2 к приемнику 25 по каналу14 связи, формируются источником 2 вкадры по М бит в каждом (Фиг.23),кадровая синхрогруппа разграничиваетначало и конец каждого кадра(Фиг,2 г),Последовательность данных может включать любую конфигурацию битов и чтобы не допустить ошибочного опознания кадровой синхрогруппы на приемной стороне 15, ко всем содержаниям посылок данных применяются следующие правила: передающая сторона 1 до передачи данных анализирует их содержание и вставляет три бите. 010 (инверсных суффиксу кадровой синхрогруппы) непосредственно после каждой серии из 13 бит, полностью совпадающих с корневой частью кадровой синхрогруппы, или вставляет два бита 01 непосредственно после каждой серии из 13 бит, отличающихся только в одной позиции от корневой части кадровой синхрогруппы, или вставляет один бит О непосредственно после каждой серии из 13 бит, отличающихся только в двух позициях от корневой части кадровой синхрогруппы (Фиг,26); приемная сторона 15 анализирует содержание полученных посылок (фиг,2) и удаляет три бита 010, которые следуют непосредственно за. серией из 13 бит, полностью совпадающей с корневой частью кадровой синхрогрупгы, или удаляет два бита 01, которые следуют непосредственно за. серией из 13 бит, отличающейся только в одной позиции от корневой части кадровой синхрогруппы, или удаляет один бит О, который следует непосредственно за серией отличающейся только в двух пози цях и корневой части еадроео сп -хрогруппы (фиг,2 е),Устройство работает стедуюцим образом.На передающей стороне 1 источник 52 формирует данные в кадры по И битв каждом и признак кадра (второй выход), который запускает генератор 12синхрогруппы. Генератор 12 синхрогруппы посылает через элемент ИЛИ 11в канал 14 связи последовательность0010101011010101 со скоростью, определяемой тактовой частотой Р , вырабатываемой делителем 10 частоты. Затем источник 2 отключает признак начала кадра, и данные от источника 2(первый выход) со скоростью, такжеопределяемой тактовой частотой Рпо которой управляет хронизатор 7битстафинга, поступают одновременнона вход блока 3 задержки на 13 бити через элемент ИЛИ 11 - в канал 14связи. Содержимое блока 3 задержкис каждым тактом частоты Р сдвигается на один бит: самый старый по вре 5мени поступления бит 13-го разряда теряется, а новый бит с выхода источни -ка 2 записывается в первый разряд.Затем содержимое блока 3 задержкисравнивается побитно в блоке 5 сравнения с содержимым блока 4 памяти, который хранит константу0010101011010, представляющую собойкорневую часть кадровой синхрогруппы.Анализатор 6 результата сравнениявырабатывает один из трех признаков:содержимое блока 3 задержки совпадает во всех позициях с содержимымблока 4 памяти (первый выход) и необходимо вместо очередных трех битов Оданных послать в канал 14 связи трибита вставки 010;содержимое блока 3 задержки отличается в одной позиции от содержимогоблока 4 памяти (второй выход) и не- цобходимо вместо очередных двух битовданных послать в канал 14 связи двабита вставки 01;содержимое блока 3 задержки отличается в двух позициях от содержимого 50блока 4 памяти (третий выход) и необ-.ходимо вместо очередного бита данныхпослать в канал 14 связи один битвставки О,Отсутствие признаков на всех трехвыхоцах анализатора 6 результатасравнения сигнализирует о том, чтосодержимое блока 3 задержки отличается от корневой части кадровой синхрогруппь более, чем в двух позициях, и операция бптстафинга запрещена.Скорость работы анализатора 6 реэультата сравнения определяется частотой Р= 16 Ргенератора 9 импульсов, так что за период тактовой частоты анализатор 6 успевает полностью обработать результат побитного сравнения текущего блока данных с корневой частью кадровой синхрогруппы.В зависимости от результата сравнения хрониэатор 7 битстафинга (первый выход) запрещает поступление на источник 2 трех, двух или одного импульсов, тактовой частоты Р чем обеспечивается запрет появления на выходе источника 2 очередных трех, двух или одного битов данных. Одновременно по результату того же сравнения хронизатор 7 битстафинга (второй выход) разрешает поступление на регистр 13 вставки битов трех, двух или одного сдвигающих импульсов, синхронных с тактовой частотой Е, . Этим обеспечиваетея синхронизация во времени операции битстафинга с работой источника 2.С выхода регистра 13 биты вставки 010,01,0 поступают через элемент ИЛИ 11 в канал 14 связи и одновременно на второй вход блока 3 задержки, так как для правильного осуществления операции битстафинга необходимо, чтобы биты вставки также участвовали в анализе наравне с битами данных, Так как во время операции битстафинга данные с выхода источника 2 не поступают, то биты вставки 0 10, 01, 0 беспрепятственно сдвигают серию . данных, находящихся в блоке 3 задержки, соответственно на три, два или один бит и принимают участие в дальнейшем анализе на совпадение с корневой частью кадровой синхрогруппы.Для восстановления после каждой операции битстафинга исходного состояния 010 регистра 13 хрониэатор 7 битстафинга вырабатывает сигнал записи (третий выход), который поступает в регистр 13 перед сдвигом на три разряда при вставке битов 010, либо перед сдвигом на два разряда при вставке битов 01, либо перед сдвигом на один разряд при вставке бита О.Таким образом все данные, сформированные источником 2 в кадр, послекоторый поступает на тот же вход,приемника 25 и служит запрещениемдля приема данных.Через 16 тактов частоты Р посленачала кадровой синхрогруппы прием-.ник 25 начинает принимать данные,которые поступают на его вход из канала 14 связи через анализатор 16синхрогруппы и блок 17 задержки.-Хрониэатор 21 битстафинга управляеттактовой частотой Р , поступающей навход бпока 17 задержки и вход приемника 25.Операция удаления битов, вставленных при передаче, осуществляетсяследующим образом. Если после сравнения в блоке 19 очередной серииданных из 13 бит, находящихся в блоке 17 задержки, с корневой частьюкадровой синхрогруппы, хранящейсяв блоке 18 памяти, анализатор 20результата сравнения вырабатываетпризнак на одном из трех своих выходов, то на выходе хрониэатора 21битстафинга исключаются три, дваили один импульс тактовой частотыР, что запрещает прием соответственно трех, двух или одного битаданных приемником 25 и одновременно запрещает продвижение серии данных в блоке 17 задержки, поэтомупоступающие из канала 14 связи навход блока задержки три, два илиодин биты вставки теряются,Блок 3 задержки (фиг.3) реализован на 13 разрядном универсальномрегистре 27, В последовательном режиме работы (режиме сдвига) инфор-мация подается на вход,71, синхрОннзация осуществляется по входу С 1,импульсами положительной полярности;на входах 72, С 2 - уровни логического 0 (т, е. потенциал "земли) .Блок 4 памяти (фиг.Э) реализованна 13 двухвходовых элементах И 28.На объединенные входы элементов постоянно подаетсялибо потенциал "земли" (уровень логического "0"), либоположительный потенциал источникапитания (уровень логической "1").На выходах элементов И 28 устанавливается постоянный код,.соответствую 35 щий коренной части кадровой синхрогруппы,Блок 5 сравнения (фиг.Э) реализован на 13 сумматорах 29 по модулю 2. На первый вход каждого сумматора 29 подается разряд данных с 1 к, а на вто 5 1269 174 Ьдовательнобит за битом, анализируются на передающей стороне 1 устройства на наличие серий, совпадающих с корневой частью кадровой синхрогруппы или отличающихся от нее водной или двух позициях, а затем кодируются путем вставки битов О, 01или 010 танк, что в кадре данных, поступающих в канал 14 связи, не найдется ни одной серии из 16 бит, которая 1 Оотличалась бы от кадровой синхрогруппы менее, чем в трех позициях.По окончании передачи кадра данныхисточник 2 вырабатывает признак конца кадра, аналогичный признаку нечала кадра (второй выход), который также запускает генератор 12 синхрогруппы, и закрывающая кадр данных синхрогруппа 0010101011010101 поступает через элемент ИЛИ 11 в канал 14 связи. 20Из канала 14 связи кадровая посыпка, обрамленная синхрогруппами0010101011010101, поступает на приемную сторону 15 устройства на входанализатора 16 гинхрогруппы, где 25осуществляется ее задержка на трибита, и далее на вход блока 17 задержки.Блоки 3-10 приемной стороны работают аналогично блокам 17-24 передаю- ЗОщей стороны 1 устройства. С приходом16-го бита из канала 14 связи трипоследних бита находятся в анализаторе 16 синхрогруппы, а первые 13бит - в блоке 17 задержки, и еслиони полностью совпадают с кореннойчастью кадровой синхрогруппы илиотличаются от нее не более, чем вдвух позициях, то на одном из выходов анализатора 20 появляется резуль- щОтат сравнения. Одновременно в.ана,лизаторе 16 синхрогруппы осуществляется анализ последних трех бит насоответствие их суффиксу 101 син-,хрогруппы. Если результат такого 45анализа положительный и по одномуиэ трех выходов анализатора 20 результата сравнения поступает в анализатор 16 синхрогруппы признак сравнения, то анализатор 16 синхрогруппы 50вырабатывает сигнал начала кадра, который поступает на вход приемника25 и служит разрешением для приемаданных,Аналогично производится анализ 55закрывающей кадр данных синхрогруппы,при этом анализатор 16 синхрогруппывырабатывает сигнал окончания кадра, 7 1269рой его вход соответствующий разрядконстанты с. При Й = с на выходесумматора 29 уровень логического0 р при Й ц Ф с - уровень логической "1". Таким образом, с каждым тактом частоты Г число единиц на тринадцати выходах блока 5 определяетчисло несовпадающих позиций в очередной серии данных,Анализатор 6 результата сравнения 10(фиг.4) реализован на универсальномрегистре 30, элементе И 31, счетчике32 по модулю 4 и дешифраторе 33 "21 4". На информационные входы Р 1-013регистра 30 поступают логические "111 15с тех сумматоров 29 по модулю 2 блока 5, где соответствующие биты данныхи константы не совпадают. В парал- .лельном режиме работы (режим "Записи чисел") регистра 30 У 1 = О, С = 20= 0; Ч 2 = 1, С 2 = 1, т.е, синхронизация осуществляется по входу С 2 ис каждым тактом частоты Г информация на 01-013 записывается в регистр30 и появляется на его соответствующих параллельных выходах 1-13. Затеминформация сдвигается частотой Г=16Рт (синхровход С 2) и в течениетринадцати тактов Ги поступает ужев последовательном коде с выхода ЗО13-го разряда регистра 30 через элемент И 31 на счетный вход Т счетчика 32. Подсчитанное число единицН дешифрируется дешифратором 33, такчто если В = О, то появляется "1"на первом выкоде, если Ю = 1, то навтором выкоде, если И = 2, то на третьем выходе, если В4, то на четвертом выходе появляется "1", котораяблокирует вход счетчика 32. Каждымтактом частоты Р производится установка в "0" счетчика 32. На фиг.5показаны временные диаграммы работыанализатора 6 результата сравнениядля случая, когда уровни логической"1" присутствуют на входах П 2 и ПЗрегистра 30. Диаграммы а,5 показывают соотношение частот тактовой игенератора 9 импульсов. Диаграммы0,1 показывают запись единиц в регистр 30,- продвижение этих сигналов по регистру 30, Диаграмма е показывает сигналы на входы счетчика32, жи з, - на его выходах. Диаграммыи, к, л, м поясняют работу дешифратора 33 для данного случая,Хронизатор 7 битстафинга (фиг.6)реализован на трех счетчиках: 4 1 174 8(делитель чатоты на 2), 42 (делитель на 3) и 43 (делитель на 4), трех НЯ-триггерах 44-46, элементах И 47- 51 и на элементе ИЛИ 52. Счетчик 41, триггер 44 и элемент И 47 формируют временное "Окно", включающее один импульс частоты Г , если на вход 1 поступает признак (логическая "1") из анализатора 6 результата сравнения полного совпадения Й = с Счетчик 42, триггер 45 и элемент И 48 формируют временное "Окно", включающее два импульса частоты Р , если на вход 2 поступает признак отличия Г 7.1 13 от о,7= 1 13 в одной позиции. Счетчик 43, триггер 46 и элемент И 49 формируют временное "Окно", включающее три импульса частоты Р,если на вход 3 поступает признак отличия д,7, к = 1,13 от с;,= 1,13 в двух позициях. Эти сигналы, объединенные элементом ИЛИ 52, используются в качестве синхросигналов, осуществляющих сдвиг в регистре 13 битстафинга.Элемент И 50 формирует сигнал "Записи" для регистра 13, а элемент И 51 формирует временное "Окно" для запрета прохождения одного, двух или трех импульсов частоты Г , которое используется на передающей сторонеустройства для запрета передачи на время операции битстафинга,а на приемной стороне 15 - для удаления вставленных битов и запрета приема на это время. На фиг.7 показаны временные диаграммы, поясняющие функционирование хронизатора 7 битстафинга для случая, когда логическая " 1" присутствует на входе 2.Регистр 13 вставки битов (фиг.8) реализован на трехразрядном универсальном регистре. На входах 21-23 всегда присутствует константа 010 и вписывание ее в регистр 13 осуществляется перед каждой операцией сдвига по входам С 2, Ч 2 сигналом от хронизатора 7 битстафингаСчитывание битов стафинга 010 или 01, или 0 с выхода третьего разряда регистра 13 осуществляется импульсами, подаваемыми на вход С 1 также от хро- низатора 7 битстафинга.Генератор 12 синхрогруппы (фиг.8) реализован на универсальном регистре 54. Вписывание кода кадровой синхрогруппы производится по входам Ч 2, С 2 сигналом "Начало-конец кадра" по1269174 ложительной полярности от источника 2 информации. Считывание информации в последовательном коде с выхода 16;го разряда осуществляется импульсами тактовой частоты Г, через зле мент И 53, который запрещает прохождение частоты Р при отсутствии сиг . нала начала или конца кадра.Для оценки технико-экономической эффективности предлагаемого устройства в качестве базового объкта рассмотрим передачу данных в протоколе обмена данными НРЬС, в котором(Фиг. 10) данные, передаваемые от источнйка информации к приемнику ин формации по каналу связи, формируются источником в.кадры по К бит в каждом (32Я2000); на передающей стороне Формируется кадровая синхрогруппа, представляющая собой 8-бито вую . серию .(01111110), которая разграничивает начало и конец каждого кадра данных; последовательность данных может включать любую конфигурацию битов. Чтобы не допустить ошибочного опознания кадровой синхро-, группы на приемной стороне, ко всем содержаниям посылок данных применяются следукщие правила:передающая сторона до передачи 30 анализирует их содержание и вставляет бит 0 непосредственно после каждой серии из пяти последовательных битовприемная сторона анализирует содержимое полученных посыпок и удаляет бит О, который следует за пятью последовательными битами 1. 10При использовании канала связи сЯвероятностью ошибки Р= 10 вероятность искажения кадровой синхрогруппы в базовом объекте (при условии, что ошибки в канале связи статистически независимы и равновероятны) составляет: Я "2 В -2 11 и 1 (1 Рк) 1-(1-10 ) 8 10 где ш - число бит в синхрогруппе, т.е. в среднем каждый 12-й кадр данных, посылаемый в канал связи, будет передан повторно иэ-за искажения кадровой синхрогруппы.В предлагаемом устройстве для передачи данных используется семейство допустимых синхрогрупп;13Кщ 1+ С+ С=1+ --- -+1(13-1) 13+ ----922(13-2)йгде С- число сочетаний иэ и различных элементов по ш; и 13 - число бит в корневой частисинхрогруппы;ш 1,2 - допустимые отличия от эталонной синхрогруппы.Тогда для предлагаемого устройства:в Ф 21 (1 Р) 1 (,1 10)-г- - ---- аО 0910.К 92 .1 Таким образом, предлагаемое уст" ройство обладает большей помехоустойчивостью,Формула и э о б р е т е н и яНа фиг.10 представлена графичес кая интерпретация операций формирования в базовом объекте структуры кадра, включающего произвольную последовательность данных, обрамленную 8-битовыми синхрогруппами 01111110 45 (3), и прямую и обратную процедуры битстафинга на передающей (0,8) и приемной И,) сторонах соответственно. В структуре синхрогруппы выделяют префикс - первый бит О, корневую 50 часть - первые пять бит 11111 и суффикс - 10. На передающейи приемной сторонах производится непрерывный анализ последовательности данных на наличие серии, совпадающей с корне вой частью синхрогруппы, и производится соответственно прямая и обратная операций битстафинга,1. Устройство для передачи и приема информации, содержащее на передающейстороне блок памяти, выходы кот. тордго соединены с соответствующими первыми входами блока сравнения, источник информации и синхронизатор, на приемной стороне блок памяти,. приемник информации и синхронизатор канал связи, о т л и ч а ю щ е е с я тем, что, с целью повышения помехо- устойчивости устройства, в него на передающей стороне введены блоки задержки, анализатор результата сравнения хронизатор битстафинга, регистр, элемент ИЛИ и генератор синхрогруппы, первый выход источника информации соединен с первым входом элемента ИЛИ и первым информационным входом11 1269 блока задержки, выходы блока задержки соединены с соответствующими вторыми входами блока сравнения, выходы которого соединены с информационным входом анализатора результата сравне иия, выходы которого соединены с соответствующими информационными входами хронизатора битстафинга, первый выход которого соединен с входом источника информации, второй и третий выходы О соединены соответственно с первым и1вторым входами регистра выход регистра соединен с вторым входом элемента ИЛИ и вторым информационным входом блока задержки, второй выход источни-. 5 ка информации соединен с информационным входом генератора синхрогруппы, выход которого соединен с третьим входом элемента ИЛИ, первый, второй выходы синхронизатора соединены с 20 первйми управляющими входами соответственно анализатора результата сравнения и хронизатора битстафинга, третий выход синхронизатора соединен с управляющими входами блоказадержки, 25 генератора синхрогруппы и вторыми управлякицими входами хрониэатора битстафинга и анализатора результата сравнения, выход элемента ИЛИ передающей сторонысоединен с входом ЗО канйа связи, на приемной стороне введены блок задержки, блок сравнения, анализатор результата сравненияхронизатор битстафинга и аналиЯзатор синхрогруппы первый информационный вход анализатора синхрогруппы приемной. стороны подключен к выходу канала связи, первый выход анализатора синхрогруппы соединен с первым информационным входом блока задержки, первый выход которого и вто-,. рой выход анализатора синхрогруппы соединены соответственно с первым и вторым входами приемника информации, вторые выходы блока задержки и выходы блока памяти соединены соответственно с первыми, вторыми входами блока сравнения, выходы которого соединены с соответствукщими информационными входами анализатора резуль О тата сравнения, выходы которого соедийены с соответствующими вторыми информационными входами анализатора синхрогруппы и информационными входами хронизатора битстафинга, выход хронизатора битстафинга соединен с третьими входом приемника информации и вторым информационным входом блока 174 12задержки, первый, второй, выходы синхронизатора соединены с первыми управляющими входами соответственно анализатора результата сравнения и хронизатора битстафинга, третий выход синхронизатора соединен с управляющими входами блока задержки, анализатора синхрогруппы и вторыми управляющими входами анализатора результата сравнения и хрониэатора битстафинга2. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что анализатор результата сравнения содержит регистр, элемент И, счетчик и дешифратор, выход регистра соединен с пер-; вым прямым входом элемента И, выход которого соединен со счетным входом счетчика, выходы счетчика соединены с соответствующими. входами дешифратора, первый выход дешифратора соединен с инверсным входом элемента И, информационные входы регистра, объединенные первый тактовый вход регис тра и второй прямой вход элемента И и объединенные второй тактовый вход регистра и вход установки в "О" счетчика являются соответственно информационными, первым и вторым управляющими входами анализатора результата сравнения, вторые выходы дешифратора являются выходами анализатора результата сравнения.3. Устройство по п.1, о т л и ч аю щ е е с я тем, что хронизатор битстафинга содержит счетчики, триггеры, элементы И и элемент ИЛИ, выходы первого, второго и третьего счетчиков соединены с входами установки в 0" соответственно первого, второго и третьего триггеров, прямые выходы которых соединены с первыми входами соответственно первого, вто- рого и третьего элементов И,. выходы которых соединены соответственно с первым, вторым и третьим входами элемента ИЛИ, инверсные выходы первоговторогои третьего триггеров соединены соответственно с объединенными первыми входами, объединенными вторыми входами и объединенными третьими входами четвертого и пятого элементов И входы установки в "1" первого, второго и третьего триггеров являются информационными входами . хронизатора битстафинга, объединенные тактовые входы триггеров и четвертый вход четвертого элемента И, 12 б 9174объединенные счетные входы первого,второго, третьего счетчиков и вторыевходы первого, второго, третьего элементов И являются соответственнопервым и вторым управляющими входамихронизатора битстафинга, выходы пятого элемента И, четвертого элемента Ии элемента ИЛИ являются соответствен"но первым, вторым и третьим выходамихронизатора битстафинга. 10 4. Устройство по п.1, о т л и ч аю щ е е с я тем, что анализатор синхрогруппы содержит регистр, элемент И, элемент НЕ и элемент ИЛИ, первый, 15 второй выходы регистра. соединены соответственно с первым, вторым входами первого элемента И, третий выходрегистра соединен через элемент НЕс третьим вхоцом первого элемента И,выход которого соединен с объединенными первыми входами вторых элементов И, выходы которых соединены ссоответствующими вхоцами элементаИЛИ, информационный вход регистра ивторые входы вторых элементов И итактовый вход регистра являются соответственно первым и вторыми информационными и управляющим входамианализатора синхрогруппы, второйвыход регистра и выход элемента ИЛИ,являются соответственно первым ивторым выходами анализатора синхрогруппы.1269174 У 1 1 РУ 11 УУУОРФ Попнае себла бени УР УУР РУ 11 У 1 РУ 1 11 У 1 1 У йтттбичиб б тей нею 011 ыи е /б.е гетаииб УРУРУРО Ое иомгмиещ 1 инюрфчаис Ь) тт РУФУ 1 ФУРУ 1 У 1 УРРУУ У