Программируемый коммутатор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1075410
Авторы: Андреев, Осетров, Садовникова
Текст
) Н 03 К 17 ОПИСАН Н АВТОРСКОМ ОБРЕТЕНИЯ ЕЛЬСТВУ СВ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(56) 1. Авторское свидетельство СССРР 375789, кл. Н 03 К 17/00, 19.07.73.2. Авторское свидетельство СССРР 822357, кл. Н 03 К 17/00,09.07.79 (прототип).(54)(57) 1. ПРОГРАММИРУЕМЫЙ КОММУТАТОР, содержащий статический регистр, информационные входы которого соединены с информационнымивходами устройства, вход записи - с шиной. записи, группу канальных элементов, каждый из выходов которой соединен с соответствующей выходной информационной шиной устройства, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных воэможностей, введены счетчик адреса, запоминающее устройство, блок управления памятью, три регистра, счетчик, два дешифратора, блок управления записью в регистры, две группы элементов И, группа элементов ИЛИ, один элемент И, один элемент И-НЕ, один элемент ИЛИ, один элемент ИЛИ-НЕ, причем выход элемента ИЛИ-НЕ подключен к первому входу элемента И-НЕ, выход которого подключен к первым входам группы канальных элементов, вторые входы каждого иэ которых подключены к соответствующему выходу накопительного регистра, группа входов которого соединена с группой выходов дешифратора коммутации выходных каналов, группа входов которого соединена с группой выходов регист ра коммутации выходных каналов, группа входов которого соединена с группой входов регистра коммутации 801075 входных каналов и с группой входовсчетчика времени коммутации, выходкоторого соединен с первым входомблока управления памятью, первыйвыход которого соединен с шинойустройства "Ожидание", шина "Конецпрограммы" которого подключена квторому выходу блока управленияпамятью, третий выход которого соединен с первым входом счетчика адреса и первым входом элемента ИЛИ,выход которого соединен с входомнакопительного регистра, первыйвход счетчика времени коммутациисоединен с первым выходом блокауправления записью в регистры,второй выход которого подключен квторому входу счетчика временикоммутации, а третий выход - квходу регистра коммутации входныхканалов, группа выходов которогосоединена с группой входов дешифратора коммутации входных каналов,группа выходов которого подключенак первым входам соответствующихэлементов группы элементов ИЛИ,выходы которых соединены с первымивходами соответствующих элементоввторой группы элементов И, выходыкоторых соединены с входами элемента ИЛИ-НЕ, шина "Конец загрузки"устройства соединена с выходомсчетчика адреса и вторым входомблока управления памятью, четвертыйвыход которого соединен с вторымвходом счетчика адреса, группавыходов которого соединена с первойгруппой входов запоминающего устройства, вторая группа входов которого соединена с второй группой информационных входов устройства, входнаяшина "Загрузка" которого соединенас первым входом запоминающего устройства и третьим входом блока управления памятью, пятый выход которогосоединен с первым входом блокаосуществлено управляющей ЭВМ. Благодаря возможности смены и храненияпрограммы работы повышается эффективность взаимодействия коммутатораи управляющей ЭВМ, которой достаточно загрузить программу в запоминающее устройство коммутатора. Реализацию программы коммутаторосуществляет автономно. Для локаль -ных применений программа работы может быть помещена в постоянное запоминающее устройство (ПЗУ) .В этом слу -чае смена программы работы коммутатораосуществляется простой сменой ПЗУ.1075410Составитель С. КустРедактор В.Данко Техред М.Кузьма Корректор В,Гирняк Эакаэ 517/50 Тираж 862 Подписное ВНИИПИ Государственного кОмитета СССРпо делам иэобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4УПЗаВЛЕННЯ Зал ио;Ю 1) т)ЕГг ) т)": гВЕРТЫ) Выхст) КОТОРОГО СОЕВИНЕ)четвертым Входом бло:,д угзавз)ен):памятьювестой Выход ко;.01)ОГОСОЕДИНЕН С ВТОРт В)1)ЦО 1" За 1 ОЬНННЮ"ЩЕГО УСТРОЙ Ствд., ВХОД .:а Я Ш) 1:.:чальная устанс)вк,:" 0)едПЯТЫМ ВХОДОМ блсна унргтв)дит 1 Ямять)о, шестой вход кот Срого подКЛЮЧЕН К ШИНР "С.;, .;с 1 э.:ц,;т,рОЙСТВа ВХСДНая )2)на 11 ОВТОриЬкотОрОГО СОединена с седьмымВХОДОМ бЛОКа УП)д.1 днн 1 1.аЯ Ь)дтВОСЬМОЙ ВХОД КО)ОтОГО Г;0 ,КГ.ЮПуск у строй с тва ни - а , б)зсспрограмьа которого соединена : деВЯтым ВхОДОм блока упзаВлениЯ )аМЯТЬЮ, ДеСЯТЫЙ ВХОД КОТОРОГ; ОСА;И -нен с шинОЙ уст)зОстгд.б, Ос к)-манды"причем и.Ть)й вь.);Од блс.кауправления запьсью в рог)стрь подключен к входу рег 1 стра коммутации Выходных 1;анагсв а шестой выход сОединен с первым;1 входам дешифратора ком.-утдции входных каналови дешифратора коммутации ВыходныхКаиаЛОВ, ГРУППа ВЬХОДОВ СтатИЧЕСкого регистра соединена с первымивходами соответствуюших элементовпервой группы элементов И и вторы 1 Ивходами Второй группы элементов И,ПЕРВЫЙ ВЫХОД РЕГИСтРа КОЬМУТаттИИвходных каналов соединен с вторымвходом элемента И-НЕ, в:орой еыхОд - с Втсрьгми входами 1 ервойГРУППЫ ЭЛЕМЕНТОВ т 1 =т-:0 т Р"тРЫХ СОЕДИН Р 1 Ы С 1 РС 1 Ь 1;" И ВХОД:ГРУППЫ Кд.нат:ЬНЬ)Х 0)СМЕН чЗВ . 1)ЗЕ.ЦВыхОД РеГист 1 а ксМУ . атЦ 1) ВхДгы 1 . Кд.н алов подключен к в т Срым е хог)амГЗУППЬ ЗЛРМЕНТОВ )Л 11, ВЗХСД Ь д)",т Ст)Ра КОММУТ д ЦИИ ВЪ ХО ЦНЬС; К а Г.:а гЗ д СОЕдинен с первым В.оцом эле.:с.: та и,КОТОРОГО СОЕДИНЕН С ВТОРЫ.Лвходом элемента ИЛ 1, с )1 ь).с. "л)сМОИ т ДЕВЯТЬ)й И;Э; Я ;,й ВЬ;, г).; КтГтуправления 11 амятью соединены свторым и третьим в)одами блскапРаВЛЕНИЯ ЗаГИСЬ:З В РЕ)ЗИС.:РЫт Стретьим входом счетчика Временикоммутации и с вторым вхо 1 О эле -мента И соответственно,2. Коммутатор по и, ., 0 т л иЧ а Ю Щ И й С Я тЕМ ЧТО СЛОКуправления памятью содержит тритриггера, девять элементов ИЛИ,десять элементов 11, пять элементовзадержки и один элсмент НЕ, причем первый вход блока соединен спервым входом первого элемента ИЛИ,выход которого подключен к десятому выходу устройства, к первым Входам первого и Второго элементов Ии к первому входу Второго элементаИЛИ, выход юоторого Является пятымвыходом блока, второй вход котороГО СОЕДИНЕН С ПЕРВЫМ ВХОДОМ ТРЕТЬего элемента И, Выход которсго соеЦтт Н.с-РВ.:Е )г ,.) Э 1 ЬЕ 0зземена И )И, Б).,1 кс:. Орс.0 ЯвлЯЕ гт и Ето"В ВЫХо) г; -;Ка т ПС Ц -=Одг" б )РК" Е")"ЛКэтст)тз)гу 3 гвтОр; г з)еен)а ИЛИЕ ВОМУ В;,"СД )ЯТОГО ЗЛЕМСНТг;вым ВХОцом первОГО тр)лг)зс.р;) , .е; ходкоторого является шестым выходомблока и подключен к Входу первсгс- ЕлЕНТ. ЗаДЕРжКН) С ГЕРВЬИ ЕХОДами 1)ятого и шестого элементов И,выход которого является се.;ьь;:. выходом блока и подключен к входуседьмогс элемента И,вь;хот г 1):Огосоединен с Вторым вхздо. 1; =,.1 01 емента ИЧ 1, а 1 зу)вдГз)пге)Й) входов блока, . ВходКстСРОГО СОЕДИНЕН С В 101);.гл 0)ОМтретьего элемента 1 и л . ;:. в:;.ОдомВосьмого элемента И, выход,:.о срогосоединен с Вторыми входа;.и -.:етвертогс и первого элемен.сь .)Л 11, ;зет и Й В х Од к От 0 р 0 Г 0 с 0 е ди и е . в ь: х 0 -цом четвертого элемента И, его:;ойвход которого соединен с се)ьмьмвходом блока четвертый вход котЕровосоединен с первым входом шестогоэлемента ИЛИ Вы)10, которого подклюЧЕН К ПЕРВОМ ХОДУ ВТОРОГО .РНГГЕРавь)ход которого соединен с первымвходом девятого элемента И, выходО т)г)о) О )зеп 1 ен т. ) ер)ЗЬГ 1 е)с цом;.;з) о злеентд И 311) выход кс тсрого;иггера пятый В:од блока сое,Ине;с тре. Ь . ВХОДОл четвезтОГО зл - "а 1 ЛИ и Гезвг) ВхОДОтДавя ОГО. Яден 1 ЛИ еь)пзт кот "ротс с:)еди"ьен с переь Входом третьего ):злггера, выхсц ко"ОООГО сОединен с 1)то -)-; ВХОДОМ ВОСЬМОГО ЭЛЕМЕ.З.г) И И СХСДОтЛ .)ЕТЬЕ 10 ЭЛЕМРНТа ЗадЕЗжКИВыход которого подключен к вто.- рому вхсцу ДРБЯтОГО элемеь 1 та И.1 И,шестой вход блока соединен с в орым 1)ходом восьмого элемента ИЛИ,Восьмой вход блока соединен с зтосым входом третьего триггера, девязтый вход б.г;ока соединен с входом инвертора и с вторым входом первогоэлемента И. Выход которого соединен с четвертым Входом четвертогоэлемента ИЛИ и первым выходом бло".а десятый вход которого подключен к четвертому входу первогсэлемента ИЛИ, четвсртый выход блокасое,цинен с выходом первого элементазадержки,. с вторым входом пятсго элемента И и входом четвертого элемента задержки, выход которого соединен с Вторым входом девятого зле1075410 30 мента И, восьмой выход блока соеди.нен с выходом десятого элемента И,девятый выход блока соединен с вторым входом седьмого элемента ИЛИ, свторым входом второго триггера ивыходом пятого элемента задержки,вход которого соединен с выходомвторого элемента И, второй входкоторого соединен с выходом первогоэлемента НЕ, причем выход второгоэлемента задержки соединен с вторым входом шестого элемента И, второй вход шестого элемента ИЛИ подключен к выходу четвертого элемента ИЛИ, первый вход десятого элемента И соединен с выходом первогоэлемента задержки, а второй вход -с третьим входом блока, выход пятого элемента И соединен с вторымвходом пятого элемента ИЛИ. 3. Коммутатор по п. 1, о т л и - ч а ю щ и й с я тем, что блок управления записью в регистры содержит регистр, триггер, генератор и четыре элемента И, причем генера 1Изобретение относится к автоматике и коммутационной технике.Известен коммутатор, содержащийстатический регистр, информационные входы которого соединены с информационными входными шинами,вход установки - с шиной сброса,вход записи - с шиной записи, акаждый из единичных выходов подключен к первому входу одноименногоканального элемента, выход которогосоединен с соответствующей выходной шиной 11Наиболее близким к изобретениюпо технической сущности являетсякоммутатор, содержащий статический регистр, информационные входыкоторого соединены с информационными входами устройства, вход записис шиной записи, группу канальныхэлементов, каждый из входов которойсоединен с соответствующей выходнойинформационной шиной устройства Г 23.Недостатком таких устройств являются узкие функциональные возможности,Целью изобретения является расширение функциональных возможностейкоммутатора.Указанная цель достигаетсятем,что в программируемый коммутатор,содержащий статический регистр,5 10 15Ф 20 25 тор по выходу соединен с первымвходом первого элемента И, выходкоторого соединен с вторым выходомблока, третий вход которого соединен с первым входом регистра, первый выход которого соединен с первым входом второго элемента И,выход которого соединен с пятымвыходом блока, первый вход которогосоединен с вторым входом регистраи первым входом первого триггера,выход которого соединен с вторымвходом первого элемента И и шестымвыходом блока, второй вход которогосоединен с вторым входом второгоэлемента И и с первыми входами третьего и четвертого элементов И, выходкоторого соединен с первым выходомблока, а второй вход - с вторым выходом регистра, третий выход которого соединен с вторым входом третьего элемента И, выход которого соединен с третьим выходом блока, четвертый выход которого соединен счетвертым выходом регистра и вторымвходом первого триггера. 2информационные входы которого соединены с информационными входами устройства, вход записи - с шиной записи, группу канальных элементов,каждый из выходов которой соединен с соответствующей выходной ин формационной шиной устройства, введены счетчик адреса, запоминающее устройство, блок управления памятью, три регистра, счетчик, два дешифратора, блок управления записью в регистры, две группы элементов И, группа элементов ИЛИ, один элемент И, один элемент И-НЕ, один элемент ИЛИ и один элемент ИЛИ-НЕ, причем выход элемента ИЛИ-НЕ подключен к первому входу элемента И-НЕ, выход которого подключен к первым входам группы канальных элементов, вторые входы каждого из которых подключенЫ к соответствующему выходу накопительного регистра, группа входов которого соединена с группой выхо-дов дешифратора коммутации выходных каналов, группа входов которого соединена с группой выходов запоминающего устройства, с группой входов блока управления памятью, с группойвходов регистра коммутации входных каналов и с группой входов счетчикавремени коммутации, выход которогосоединен с первым входом блока управления памятью, первый выход кото 107541050 рого соединен с шиной устройства "Ожидание", шина "Конец программы" которого подключена к второму выходу блока управления памятью, третий выход которого соединен с первым входом счетчика адреса и первым входом 5 элемента ИЛИ, выход которого соединен с входом накопительного регистра, первый вход счетчика времени коммутации соединен с первым выходом блока управления записью, в регистры, второй выход которого подключен к второму входу счетчика времени коммутации, а третий выход - к входу регистра коммутации входных каналов, группа выходов которого соединена с группой входов дешифратора коммутации входных каналов, группа выходов которого подключенная к первым входам соответствующих элементов группы эле ментов ИЛИ, выходы которых соединены с первыми входами соответствующих элементов второй группы элементов И, выходы которых соединены с входами элемента ИЛИ-НЕ, шина "Конец загрузки" устройства соединена с выходом счетчика адреса и вторым входом блока управления памятью, четвертый выход которого соединен с вторым входом счетчика адреса, группа выходов которого соединена с первой группой входов запоминающего устройства, вторая группа входов которого соединена с второй группой информационных входов устройства, входная шина "Загрузка" которого соединена с первым входом запоминающего устройства и третьим входом блока управления памятью, пятый выход которого соединен с первым входом блока уп О равления записью в регистры, четвертый выход которого соединен с четвертым входом блока управления памятью, шестой выход которого соединен с вторым входом запоминаю щего устройства, входная шина "Начальная установка" соединена с пятым входом блока управления памятью шестой вход которого подключен к шине "Синхронизация" устройства, входная шина "Повторить" которого соединена с седьмым входом блока управления памятью, восьмой вход которого подключен к шине "Пуск" устройства, шина "Сброс программы" которого соединена с девятым входом блока управления памятью, десятый вход которого соединен с шиной устройства "Сброс команды", причем пятый выход блока управления записью в регистры подключен к входу регистра коммутации выходных каналов, а .шестой выход соединен с первыми входами дешифратора коммутации входных каналов и дешифратора ф коммутации выходных каналов, груп па выходов статического регистра соединена с первыми вхоцами состветствующих элементов первой группы элементов И и вторыми входами второй группы элементов И, первый выход регистра коммутации входных каналов соединен с вторым входом элемента И-НЕ, второй выход - с вторыми входами первой группы элементов И, выходы которых соединены с третьими входами группы канальных элементов, третий выход регистра коммутации входных каналов подключены к вторым входам соответствующих элементов группы элементов ИЛИ, выход регистра коммутации выходных каналов соединен с первым входом элемента И, выход которого соединен с вторым входом элемента ИЛИ, седьмой, восьмой, девятый и десятый выходы блока управления памятью соединены с вторым и третьим входами блока управления записью в регистры, с третьим входом счетчика времени коммутации и с вторым входом элемента И соответст- венно.Кроме того, блок управления памятью содержит три триггера, девять элементов ИЛИ,десять элементов И,пять элементов задержки и один элемент НЕ, причем первый вход блока соединен с первым входом первого элемента ИЛИ, выход которого подключен к десятому выходу устройства, к первым входам первого и второго элементов И и к первому входу второго элемента ИЛИ, выход которого является пятым выходом блока, второй вход которого соединен с первым входом третьего элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, выход которого является вторым выходом блока и подключен к первым входам четвертого элемента И и четвертого элемента ИЛИ, выход которого является третьим выходом блока и подключен к второму входу второго элемента ИЛИ и первому входу пятого элемента ИЛИ, выход которого соединен с первым входом первого триггера, выход которого является шестым выходом блока и подключен к входу первого элемента задержки и к первым входам пятого и шестого элементов И, выход которого является седьмым выходом блока и подключен ко входу седьмого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, а группа входов - с группой входов блока, третий вход которого соединен с вторым входом третьего элеМента И и первым входом восьмого элемента И, выход которого соединен с вторыми входами четвертого и первого элементов ИЛИ, третий вход60 которого соединен с выходом четвертого элемента И, второй вход которо го соединен с седьмым входом блока, четвертый вход которого соединен с первым входом шестого элемента ИЛИ, выход которого подклюнен к первому входу второго триггера, выход которого соединен с первым входом девятого элемента И, выход которого соединен с первым входом седьмого элемента ИЛИ, выход которого соеди О нен с входом второго элемента задержки и первым входом восьмого элемента ИЛИ, выход которого подключен к второму входу первого триггера, пятый вход блока соеди нен с третьим входом четвертого элемента ИЛИ и первым входом девятого элемента ИЛИ, выход которого соединен с первым входом третьего триггера, выход которого соединен 20 с вторым входом восьмого элемента И и с входом третьего элемента задержки, выход которого подключен к второму входу девятого элемента ИЛИ, шестой вход блока соединен с вторым 75 входом восьмого элемента ИЛИ, восьмой вход блока соединен с вторым входом третьего триггера, девятый вход блока соединен.с входом инвертора и с вторым входом первого 30 элемента И, выход которого соеди- нен с четвертым входом четвертого элемента ИЛИ и первым выходом блока, десятый вход которого подключен к четвертому входу первого 35 элемента ИЛИ, четвертый выход блока соединен с выходом первого элемента задержки, с вторым входом пятого элемента И и входом четвертого элемента задержки, выход которого 40 соединен с вторым входом девятого элемента И, восьмой выход блока соединен с выходом десятого элемента И, девятый выход блока соединен с вторым входом седьмого элемента ИЛИ, с вторым входом второго триггера и выходом пятого элемента задержки, вход которого соединен с выходом второго элемента И, второй вход которого соединен с выходом перВого элемента НЕ, причем выход второго элемента задержки соединен с вторым входом шестого элемента И, второй вход шестого элемента ИЛИ подключен к выходу четвертого элемента ИЛИ, первый вход десятого элемента И 55 соединен с выходом пе 1 вого элемента задержки, а второй вход - с третьим входом блока, выход пятого элемента И соединен с вторым входом пятого элемента ИЛИ.При этом блок управления записью в регистры содержит регистр, триггер, генератор и четыре элемента И 1 причем генератор по выходу соединен с первым входом первого элемента И, у выход которого соединен с вторымвыходом блока, третий вход которогосоединен с первым входом регистра,первый выход которого соединен спервым входом второго элемента И,выход которого соединен с пятымвыходом блока, первый вход которого соединен с вторым входом регистраи первым входом первого триггера,выход которого соединен с вторымвходом первого элемента И и шестымвыходом блока, второй вход которогосоединен с вторым входом второгоэлемента И и с первыми входамитретьего и четвертого элементов И,выход которого соединен с первым выходом блока, а второй вход - с вторым выходом регистра, третий выходкоторого соединен с вторым входомтретьего элемента И, выход которогосоединен с третьим выходом блока,четвертый выход которого соединен счетвертым выходом регистра и вторымвходом первого триггера,На фиг. 1 представлена функциональная схема программируемого коммутатора; на фиг, 2 - функционадьная схема блока управления памятью;на фиг, 3 - функциональная схема блока управления записью в регистры.Программируемый коммутатор содержит статический регистр 1, инфор-мационные входы 2 входные каналы)которого соединены с информационнымивходами устройства, вход 3 записис шиной записи устройства, группу 4канальных элементов, каждый из выходов 5 (выходных каналов) которойсоединен с соответствующей выходной информационной шиной устройства,счетчик б адреса, запоминающее устройство 7, блок 8 управления памятью,регистр 9 коммутации выходных каналов, регистр 10 коммутации входныхканалов, накопительный регистр 11,счетчик 12, дешифратор 13 коммутации выходных каналов, дешифратор14 коммутации входных каналов, блок15 управления записью в регистры,первую группу 16 элементов И, вторую группу 17 элементов И, группу18 элементов ИЛИ, один элемент И 19,один элемент И-НЕ 20,один элемент ИЛИ21 и один элемент ИЛИ-НЕ 22 причемвыход 23 элемента ИЛИ-НЕ 22 подключен к первому входу элемента И-НЕ20, выход 24 которого подключен кпервым входам группы 4 канальныхэлементов, вторые входы каждогоиз которых подключены к соответствующему выходу 25 накопительногорегистра 11, группа входов которого соединена с группой выходов 26дешифратора 13 коммутации выходныхканалов, группа входов которого соединена с группой выходов 27 регистра9 коммутации выходных каналов, груп 1075410па входов которого соединена с группой выходов 28 запоминающего устройства 7, с группой входов блока 8 управления памятью, с группой входов регистра 10 коммутации входных каналов и с группой входов счетчика 12, выход 29 которого соединен с первым нхоцом блока 8 управления памятью, перный выход 30 которого соединен с шиной устройства "Ожидание", шина 31 "Конец программы" которого подключена к второму входу блока 8 управления памятью, третий выход 32 которого соединен с первым входом счетчика б адреса и первымвходом элемента ИЛИ 21, выход 33 которого соединен с входом накопительного регистра 11, первый вход счетчика 12 времени коммутации соединен с первым выходом 34 блока 15 управления записью в регистры, второй выход 35 которого подключен к второму входу счетчика 12 времени коммутации, а третий выход 36 - к входу регистра 10 коммутации входных каналов, группа выходов 37 которого соединена с группой входов дешифратора 14 коммутации входных каналов, группа выходов 38 которого подключена к первым входам соответствующих элементов группы элементов ИЛИ 18, выходы 39 которых соединены с первыми входами соответствующих элементов второй группы элементов И 17, выходы 40 которых соединены с нходаии элемента ИЛИ-НЕ.22, шина 41 "Конец загрузки" устройства соединен с выходом счетчика б адреса и вторым входом блока 8 управления памятью, четвертый выход 42 которого соединен с вторым входом счетчика б адреса, группа выходов 43 которого соединена с первой группой вхо- . дов запоминающего устройства 7, вторая группа входов 44 которого соединена с второй группой информационных входов устройства, входная шина 45 "Загрузка" которого соединена с первым входом запом минающего устройства 7 и третьим входом блока 8 управления памятью, пятый выход 46 которого соединен с первым входом блока 15 управления записью в регистры, четвертый выход 47 которого соединен с чет вертым входом блока 8 управления памятью, шестой выход 48 которого соединен с вторым входом запоминающего устройства 7, входная шина 49 "Начальная установка" соединена с пятым входом блока 8 управления памятью, шестой вход которого подключен к шине 50 "Синхронизация" устройства, входная шина 51 "Повторить" которого соеди нева с седьмым входом блока В уд- ранления памятью, восьмой вход кочо. рого подключен к шине 52 "Пуск" устройства, шина 53 "Сброс прогаммы" которого соединена с девятым входом блока 8 управления па. ят".ю, десятый вход которого соединен с шиной 54 устройства "Сброс ко анды", причем пятый выход 55 блока управления записью в регистры 15 подключен к входу регистра 9 коммутации выходных каналов, а шестой выход 56 соединен с первыми входами дешифратора 14 коммутации вход" ных каналов и дешифратора 13 ком - мутации выходных каналов, группа. выходон 57 статического регистра. 1 соединена с первыми входами соо;."- нетстнуюших элементов первой группы элементов И 16 и вторыми н;.;.-ам:, второй группы элементов И7. и: в .рвый выход 58 регистра 10 к:,:.,:,.тации входных каналов соединен с .:;торлм входом элемента И-НЕ 20, второй выход 59 - с вторыми вхсдами первой группы элементов И 16, выходы 6" которых соединены с третьими водами группы 4 канальных элементов, третий выход 61 регистра 10 коммутации входных каналов подключен к вторым входам группы элементов ИЛИ 18, выход 62 регистра 9 коммутации выходных каналов соединен с первым входом элемента И 19, выход 63 которого соединен с вторым входом элемента ИЛИ 21, седьмой 64, восьмой 65, девятый 66 и десятый 67 выходы блока 8 упр:-:нле. ния памятью соединены с вторым и третьим входами блока 15 упранл-:.ния записью н регистры, с третьим н.:одом счетчика 12 времени коммутации . с вторым входом элемента И 19 соо . - нетстненно.Блок 8 управления памятью сдержит первый 68,второй 69 и трети 1 70 триггеры, перный 71, второй 72, ре=. тий 73, четвертый 74, пять 1 й 75 шестой 76, седьмой 77, восьмой 78 рой 100, третий 101 и четвертый 102 элементы И.Программируемый коммутатор работает следующим образом. 60 В исходном состоянии по импульсу на входной шине 49 "Начальная установка" через элемент ИЛИ 79 устанонится н нулевое состояние триггер65 70, через элементы ИЛИ 74 и 75 и девятый 79 элементы ."И, перний80, второй 81, третий 82, четвертый83, пятый 84, шестой 85, седьмойВб,восьмой 87, девятый 88 и десятый89 элементы И, первый 90, нтсрой91, третий 92, четвертый 93 и пятый94 элементы задержки и элемент и.Е 95,1Блок 15 управления записью 55 н регистры содержит регистр 96, триггер 97, генератор 98, первый 99, нто20 45 Режим загрузки запоминающего устройства осуществляется при наличии уровня логического нуля на входной шине 45 загрузки. Каждое слово загружаемой программы поступает на группу входных шкн 44 программируемого коммутатора, а затем на информационные входы запоминающего устройства при наличии уровня логического нуля на входной шине 45 "Загрузка", Каждое слово загружаемой программы поступает на группу входных шин программируемого коммутатора, а затем на информационные входы запоминающего устройства 7, Слово сопровождается син 60 хроимпульсом на входной шине 50 "Синхронизация" блока 8 управления памятью. Период поступления слов должен быть не менее длительности цикла записи используемой памяти. 65 1.рнггер 68, через элементы ИЛИ 76 и74 - триггер 69 блока 8 управленияп, н.ью, Одновременно на выходахблока 8 управления памятью появл.: - гя сигнал на выходе 32 облученияс.яка б адреса и накопительногоре, 1 ра 11 и сигнал на выходе 46установки в начальное состояниеблока 15 записи в регистры, Сдвиговый регистр 96 блока 15 записив регистры по сигналу на выходе 46устанавливается в состояние, прикотором на первом его выходе находится уровень логической единицы,на остальных - уровни логическогонуля. Триггер 97 устанавливается 15сигналом на выходе 46 в состояниелогического нуля.Перед началом работы программного коммутатора в запоминающее устройство 7 записывается программаработы. Программа определяет последовательность и время коммутациивходных и выходных каналов.В процессе выполнения программыиз запоминающего устройства считываются управляющие слова, функциочальное назначение которых следующее:1-е слово - первые разряды представляют собой код коммутируемого 30выходного канала, последний разрядопределяет режим накопления,2-е слово - первые разряды представляют собой код коммутируемоговходного канала, предпоследний разряд определяет режим мультиплексиоованкя сигналов, поступающих повходным каналам, последний разрядрежим суммирования сигналов, поступающих по входным каналам; 403-е слово - определяет время коммутации и представляет собой обратный код необходимого временикоммутации,Синхроимпульс поступает на вход элемента ИЛИ 78, устанавливая триггер 68 в состояние логической единицы, На единичном выходе триггера .68 формируется сигнал выбора для запоминающего устройства 7, По сигналу с выхода элемента 90 задержки, определяющего время записи информации в запоминающее устройство 7, срабатывает элемент И 84, устанавливая в состояние логического нуля триггер 68 через элемент ИЛИ 75.Сигнал с выхода 42 элемента 90 задержки увеличивает содержимое счетчика б адреса на единицуСхема готова к записи информации в следующую ячейку. Запись производится по синхроимпульсам до появления на выходной шине 41 "Конец загрузки" сигнала переполнения со счетчика б адреса,После окончания загрузки программируемый коммутатор переводится в режим чтения информации сигналом уровня логической единицы на вход. -ной шине 45 "Загрузка"Запуск коммутатора, находящегося в режиме чтения, осуществляется сигналом уровня логической единицы на входной шине 52 "Пуск". По этому сигналу триггер 70 устанавливает- ся в единицу, а через время, необходимое для установки программируемого коммутатора в исходное состояние, сбрасывается сигналом с выхода элемента 92 задержки через элемент ИЛИ 79 в нуль, Сформировавшийся на выходе триггера 70 импульс запуска через элементы И 87 и ИЛИ 74 устанавливает программируемый коммутатор в исходное состояние. Сигнал с выхода элемента И 87 через элемент ИЛИ 71 И 81 и элемент 94 задержки устанавливает триггер 69 в состояние логической единицы, одновременно выдает сигнал на выходе бб установки в нуль счетчика 12 времени коммутации и через элементы ИЛИ 77 и ИЛИ 78 устанавливает в единицу триггер 68. На единичном выходе триггера 68 формируется сигнал "Выборка", По сигналу с выхода элемента ИЛИ 77, задержанному на элементе 91 задержки на время выборки информации, срабатывает элемент И 85, формируя сигнал на выходе 64 для записи информации в регистры и для анализа на элементе И 100 команды конца программы. По сигналу на выходе 64 элемента И 100 блока записи в регистры, открытого единичным уровнем с выхода первого разряда регистра 96 сдвига, формируется сигнал на выходе 55, осуществляющий запись в регистр 9 первого управляющего слова команды. По сигна 1075410 12лу с выхода элемента 90 задержки,определяющего время, необходимоедля выборки информации из устройства 7 и для записи в один из регистров 9 и 10 или счетчик 12 времени коммутации, срабатывает элемент И 84, устанавливая в состояние логического нуля триггер 68через элемент ИЛИ 75, счетчик 6адреса увеличивает содержимоена единицу, срабатывает элемент И89, формируя сигнал сдвига на выходе 65,Этот сигнал осуществляет сдвигна один разряд вправо информации,находящейся в регистре 96.По сигналу с выхода элемента 93задержки, определяющего время паузымежду двумя обращениями, срабатывает элемент И 88. Сигнал с выходаэлемента И 83 через элементы ИЛИ 77и 78 устанавливает триггер 68 в единичное состояние, формируя сигнална, выходе 48 "Выборка" и сигнал навыходе 64 "Запись в регистры". Посигналу на выходе 64 срабатываетэлемент И 101, на выходе которогоформируется сигнал на выходе 36,осуществляющий запись второго управляющего слова команды в регистр10. Затем формируются сигнал навыходе 42 для счетчика 6 адресаи сигнал сдвига на выходе 65. Сигналс выхода элемента 93 задержки через элементы И 88, ИЛИ 77 и 78вновь устанавливает триггер 68 всостояние логической единицы. Посигналу с единичного выхода триггера 68 осуществляется считываниетретьего управляющего слова, которое по сигналу с выхода 34 элемента И 102 записывается в счетчик12 времени коммутации, а по сигналу сдвигана выходе 47 четвертогоразряда регистра 96 сдвига появляется единичный уровень, устанавливающий триггер 97 в единичное состояние, а через элемент ИЛИ 76 блокауправления памятью триггер 69в нуль. Нулевой уровень с выходатриггера 69 запрещает прохождение сигнала с выхода элемента 93задержки через элемент И 88 и далее на установку триггера 68 вединичное состояниеНа единичном выходе триггера 97формируется сигнал на выходе 56,разрешающий дешифрацию кодов,поступающих по группе входов 27и 37 на дешифраторы 13 и 14 соответственно, и прохождение импульсов счета с генератора 98через элемент И 99 на счетный входсчетчика 12 времени коммутации,Период импульсов счета определяетединицу измерения времени коммутации.60/ 65 5 10 15 20 25 30 35 40 45 50 55 Коммутация входных и выходных им пульсов производится в зависимости от состояний управляющих триггеров регистра коммутации выходных каналов 9 и регистра 10 коммутации входных каналов.Возможны следующие режимы работы.1. Коммутация входных и выходных каналов с накоплением (сигнал с выхода 62 упраучщего триггера регистра 9 коммутации выходных каналов равен нулю, сигнал с выхода 58 первого управляющего триггера регистра 10 коммутации входных каналов равен нулю, сигнал с выхода 61 второго управляющего триггера регистра 10 равен нулю). Сигнал на выходе 62 закрывает элемент И 19, запрещая прохождение сигнала с выхода 32 блока 8 управления памятью через элемент ИЛИ 21 на сброс накопительного регистра 11Сигнал на выходе 58 запрещает прохождение информации выхода элемента ИЛИ-НЕ 22 через элемент И-НЕ 20 на выходные канальные элементы 4. Сигнал на выходе 59, инверсный по отношению к сигналу на выходе 58, разрешает прохождение информации с входногорегистра 1 через группу элементов И 16 на выходные канальные элементы 4" ,накопительный регистр 11 позволяет по мере выполнения очередной команды открывать очередной выходной канальный элемент 4, не закрывая предыдущего.Таким образом, в данном режиме осуществляется коммутация входных каналов 2 с соответствующими выход. ными каналами 5 с накоплением.2. Режим поочередной коммутации входных и выходных каналов сигнал на выходе 62 равен единице, сигнал на выходе 58 равен нулю, сигнал на выходе 61 равен нулю). Сигнал на выходе 62 разрешает прохождение сигнала с выхода 32 блока 8 управления памятью через элементы И 19 и ИЛИ 21 на сброс накопительного регистра 11, следовательно, будет осуществляться поочередное подключение входных каналов 2 к соответствующим выходным каналам 5 без накопления.3. Режим мультиплексирования входных каналов 2 с накоплением выходных каналов 5(сигнал на выходе 62 равен нулю, сигнал на выходе 58 равен единице, сигнал на выходе 61 равен нулю). Сигнал на выходе 58 разрешает прохождение информации с выхода элемента ИЛИ-НЕ 22 через элемент И-НЕ 20 на выходные канальные элементы 4. Сигнал на выходе 59 запрещает прохождение информации с входного регистра 1 через группу элементов И 16, Появившийся на од45 55 ном из выходов 38 дешифратора 14 сигнал единичного уровня проходит через соответствующий элемент ИЛИ из группы элементов ИЛИ 18 и открывает элемент И из группы элементов И 17, Соответствующий сигнал с одного из выходов 57 входного регистра 1 проходит через выбранный элемент И из группы элементов И 17, через элемент ИЛИ-НЕ 22 и эле - мент И-НЕ 20 на выходные канальные элементы 4. Поскольку в данном режиме реализуется работа программируемого коммутатора с накоплением (сигнал на выходе 62 равен нулю), то выбранный на дешифраторе 14 вход ной канал может быть скоммутирован с любым числом выходных каналов 5.4. Режим суммирования входных каналов и накопления выходных каналов (сигнал, на выходе 62 равен нулю, 20 сигнал на выходе 58 равен единице, сигнал на выходе 61 равен единице). Сигнал на выходе 61 открывает все элементы И из группы элементов И 17 через группы элементов ИЛИ 18. Сиг нал на выходе 62 определяет режим накопления, сигнал на выходе 59 блокирует группу элементов И 16. Таким образом, сумма сигналов по всем входным каналам 2 поступает на 30 ,любое число выходных каналов 5.5. Режим мультиплексирования сигнал на выходе 62 равен нулю, сигнал на выходе 58 равен единице, , сигнал на выходе 61 равен нулю. Сиг-З 5 нал на выходе 62 разрешает прохождение сигнала с выхода 32 на сброс накопительного регистра, сигнал на выходе 58 разрешает прохождение инФормации с выхода элемен-. 40 та ИЛИ-НЕ 22 через элемент И-НЕ 20 на выходные канальные элементы, сигнал на выходе 59 блокирует группу элементов И 16. Таким образом, любой входной канал 2 может быть скомутирован с любым выходным каналом 5.б. Частный случай режима 4 сигналы на выходах 62, 58 и 61 равны единице). Сигнал на выходе 61 открывает все элементы И из группы элементов И 17 через группу элементов ИЛИ 18, т.е. осуществляется подача суммы сигналов по всем входным каналом 2 на один из выходных каналов 5.Сигнал переполнения с выхода 29 счетчика 12 времени коммутации через элементы ИЛИ 71 и 81, элемент 94 задержки устанавливает в единичное состояние триггер 69. 60 Сигнал с выхода элемента 94 задержки обнуляет счетчик 12 времени коммутации и через элементы ИЛИ 77 и 78 осуществляет повторный запуск программируемого коммутатора. 65 Далее повторяется процесс чтениятрех слов очередной команды и запись их в регистры 9 и 10 и счетчик 12 времени коммутации. Сигнална шине 54 "Сброс команды" производит те же действия, что и сигналпереполнения на выходе 29 счетчика12 времени коммутации.При поступлении внешнего сигнала по шине 53 "Сброс программы"сигнал с выхода элемента ИЛИ 71 через элементы И 80 и ИЛИ 74 производит начальную установку программируемого коммутатора, Одновременнос выхода элемента И 80 выдается сигнал на шину 30"Ожидание", определяющий окончание работы программируемого коммутатора.При появлении сигнала переполнения на шине 41 со счетчика бадреса и наличии единичного уровняна шине 45 "Загрузка" срабатываетэлемент И 82, формируя через элементы ИЛИ 73 и 74 сигнал на выходе 24 начальной установки программируемого коммутатора, с выхода элемента ИЛИ 73 выдается сигнал нашину 31 "Конец программы",При появлении на входах элемента И 86 кода команды "Конец програм.мы" и сигнала с выхода элемента И85, сигнал с выхода элемента И 86через элемент ИЛИ 73 производитначальную установку программируемогокоммутатора и выдает сигнал на шину 31 "Конец программы".При наличии сигнала на шине 51"Повторить" сигнал с выхода элемента ИЛИ 73 через элементы И 83 иИЛИ 71 осуществляет повторный запуск программируемого коммутаторас начала программы.Технический эффект использования предложенного программируемогокоммутатора заключается в расширении его функциональных возможностей,что позволит в процессе выполненияпрограммы осуществить соединениепроизвольного числа пар вход-выход,подключить любой вход к произвольному числу выходов, подать суммусигналов по любым входам на произвольное число выходов, соединитьлюбой вход с любым выходом, программировать время коммутации С возможностью принудительного сбросакаждого шага программы внешним сигналом, производить зацикливаниепрограммы с возможностью сброса еев любом месте внешним сигналом, осу.ществлять повторный запуск программы. Благодаря использованиюзапоминающего устройства, коммутатор схематически универсален и специализируется для контактного применения сменой программы в запоми;чающем устройстве, что может быть
СмотретьЗаявка
3456076, 23.06.1982
ПРЕДПРИЯТИЕ ПЯ Р-6429
АНДРЕЕВ ИГОРЬ ВИКТОРОВИЧ, САДОВНИКОВА АНТОНИНА ИННОКЕНТЬЕВНА, ОСЕТРОВ ПАВЕЛ АЛЕКСЕЕВИЧ
МПК / Метки
МПК: H03K 17/00
Метки: коммутатор, программируемый
Опубликовано: 23.02.1984
Код ссылки
<a href="https://patents.su/12-1075410-programmiruemyjj-kommutator.html" target="_blank" rel="follow" title="База патентов СССР">Программируемый коммутатор</a>
Предыдущий патент: Матричное коммутационное устройство
Следующий патент: Распределитель импульсов
Случайный патент: Способ испытаний одномерных тел на ползучесть при постоянном напряжении