826329

(53) УДК 681.325 (088.8) Опубликовано 30.04.81. Бюллетень16Дата опубликования описания 05.05.81 по делам изобретений н еткрмтий(54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ОПЕРАТИВНОЙ ПАМЯТИ С УСТРОЙСТВОМ УПРАВЛЕНИЯ ПАМЯТЬЮ МУЛЬТИПРОЦЕССОРНОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫУстройство относится к вычислительной технике и может быть использовано для сопряжения процессоров и каналов ввода- вывода с оперативной памятью мультипроцессорной вычислительной машины.Известны устройства для сопряжения, содержащие регистр считанных данных, регистр записываемых данных, два генератора контрольных разрядов по четности, два генератора контрольных разрядов по Хэммингу, регистр контрольных разрядов по четности, схему сравнения, дешифраторы номера бита с ошибкой и номера байта с ошибкой, два корректора данных, корректор битов по четности, схему реконфигурации контрольных разрядов по Хэммингу 111.Недостатки этих устройств состоят в ограниченных функциональных возможностях и малом быстродействии.Наиболее близким к предлагаемому по технической сущности является устройство для сопряжения, содержащее входной регистр считанной информации, селектор 20 псевдоэталонного кода Хэмминга, селектор входной информации, блок коррекции считанной информации, формирователь контрольного кода по четности считанной информации, формирователь контрольного кода по Хэммингу считанной информации, схему сравнения, блок коррекции псевдоэталонного пода Хэмминга, регистр паритета, регистр синдромов, формирователь контрольного кода по четности записываемой информации, селектор кода Хэмминга, блок коррекции паритета, дешифратор, блок сравнения синдромов, элементы И, селектор паритета, контрольный блок сравнения, блок сравнения паритетов, блок коррекции контрольного кода Хэмминга, выходной регистр записываемой информации 2.Недостатком этого устройства является низкое быстродействие, так как в нем не, предусмотрены средства, необходимые для использования в составе мультипроцессорной вычислительной машины, кроме того при считывании одного слова данных из оперативной памяти оборудование для коррекции ошибок используется два раза последовательно, при выполнении операции записи в оперативную память используется часть оборудования, предназначенного для обслуживания операции чтение.Цель изобретения - повышение быстродействия путем введения средств, позволяю 826329каренко Редактор С, ШевченкоЗаказ 2491/69ВНИИПпо113035, Мфилиал ППП Составитель В. ВертлибТехред А. БойкасТираж 745Государственного комитетаелам изобретений и открытсква, Ж - 35, Раушская набПатент, г. Ужгород, ул. П КорректорПодписноеСССРйд. 4/5роектная, 82632915 25 зо 35 40 45 50 55 щих обслуживать запросы в оперативную память одновременно нескольких процессоров и каналов ввода-вывода мультипроцессорной вычислительной машины, обеспечения независимого и параллельного обслуживания запросов на запись и чтение информации в или из оперативной памяти, обеспечения совмещенного обслуживания нескольких запросов как на чтение, так и на запись. Поставленная цель достигается тем, что в устройство, содержащее входной регистр считанной информации первый выход которого соединен с информационным входом блока коррекции считанной информации, адресный вход которого подключен к первому выходу дешифратора, а выход - ко входу выходного регистра считанной информа- ции, формирователь контрольного кода по четности считанной информации, выход которого соединен с контрольным входом формирователя контрольного кода по Хэммингу считанной информации, выход которого подключен к первому входу схемы сравнения, блок управления, формирователь контрольного кода по четности записываемой информации и выходной регистр записываемой информации, выход которого является выходом записываемой информации устройства, введены коммутатор информации, коммутатор адреса, селектор считанной информации, селектор неполного слова, блок хранения адресов, блок хранения сопровождающей информации, входной регистр записываемой информации, формирователь контрольного кода по четности скорректированной информации и формирователь контрольного кода по Хэммингу записываемой информации, причем вход контроля формирователя контрольного кода по Хэммингу записываемой информации соединен с выходом формирователя контрольного кода по четности, выход - со входам контроля выходного регистра записываемой информации, а информационный вход - со входом формирователя контрольного кода по четности записываемой информации, информационным входом выходного регистра записываемой информации и с выходом входного регистра записываемой информации, вход которого подключен к выходу селектора неполного слова, вход полного слова которого соединен с выходом коммутатора информации, вход неполного слова - с выходом формирователя контрольного кода по четности скорректированной информации и с выходом выходного регистра считанной информации, а управляющий вход - с выходом разрешения неполной записи блока управления, выход разрешения приема которого подключен к управляющим входам коммутатора информации, коммутатора адреса и к управляющему входу селектора считанной информации, информационные входы 4которого являются входами считанной информации устройства, а выход - соединен со входом входного регистра считанной информации, второй выход которого подключен ко входу формирователя контрольного кода по четности считанной информации, к информационному входу формирователя контрольного кода по Хэммингу считанной информации и ко второму входу схемы сравнения, выход которой соединен с входом дешифратора, второй выход которого подключен ко входу вида ошибки блока хранения сопровождающей информации и ко входу вида ошибки блока хранения адресов, адресный вход которого соединен с выходом коммутатора адреса, управляющий вход - с первым управляющим входом блока хранения сопровождающей информации и с выходом фиксации ошибки чтения блока управления, а вход приоритета - с выходом ошибок чтения блока хранения сопровождающей информации и выходом приоритета чтения блока управления, выходы приоритета записи и фиксации ошибок записи которого подключены соответственно ко входу ошибок записи и ко второму управляющему входу блока хранения сопровождающей информации, вход приоритета которого подключен ко входу приоритета блока управления, вход маркеров и вход приоритета которого являются управляющими входами устройства, выход выходного регистра считанной информации подключен ко входу формирователя контрольного кода по четности скорректированной информации, вход ошибки оперативной памяти блока хранения сопровождающей информации является вх дом ошибки устройства, выходы блока хранения сопровождающей информации являются выходами сопровождающей информации устройства, выходы адреса ошибки блока хранения адресов являются выходами адреса ошибки устройства, а выходы адреса обращения - выходами .адреса обращения устройства, выход формирователя контрольного кода по четности скорр ктированной информации и выход выходи го регистра считанной информации являюзся выходами скорректированной информации устройства, информационные входы коммутатора информации являются входами записываемой информации устройства, информационные входы коммутатора адреса являются адресными входами устройства. Кроме того, блок управления содержит четыре элемента ИЛИ, два сдвигающих регистра, элемент И и дешифратор, причем вход дешифратора соединен со входом приоритета блока, первый выход - с первым входом элемента И, второй выход - с выходом разрешения приема блока, а первая и вторая группы выходов - соответственно со входами первого и второго элементов ИЛИ, выходы которых и выход и второйвход элемента И являются соответственно выходом приоритета чтений блока, выходом приоритета записи блока, выходом разрешения неполной записи блока и входом маркеров блока, входы третьего и четвертого элементов ИЛИ соединены с соответствующими разрядными шинами входа приоритета блока, а выходы - соответственно через первый и второй сдвигающие регистры к выходу фиксации ошибки записи и выходу фиксации ошибки чтения блока.На фиг. 1 представлена блок-схема устройства; на фиг. 2 - функциональная схема блока хранения сопровождающей информации; на фиг. 3 - фрагмент функциональной схемы блока хранения адресов; на фиг. 4 - функциональная схема блока управления; на фиг. 5 - 8 - примеры функциональных схем селектора, формирователя контрольного кода по четности, формирователя контрольного кода по Хэммингу и блока коррекции считанной информации.В табл. 1 представлена истинность формирователя контрольного кода по Хэммингу; в табл. 2 - декодирование результатов .сравнения контрольных разрядов по Хэммин гу.Устройство (фиг. 1) содержит коммутатор 1 информации, включающий в себя группу из М селекторов 2 и селектор 3, коммутатор 4 адреса, включающий в себя группу из М селекторов 5 и селектор 6, блок 7 управления, входной регистр 8 записываемой информации, формирователь 9 контрольного кода по четности записываемой информации, формирователь 10 контрольного кода по Хэммингу записываемой информации, выходной регистр 11 записываемой информации, селектор 12 неполного слова, селектор 13 считанной информации, входной регистр 14 считанной информации, формирователь 15 контрольного кода по четности считанной информации, формирователь 16 контрольного кода по Хэммингу считанной информации, схему 17 сравнения,дешифратор 18, блок 19 коррекции считанной информации, выходной регистр 20 считанной информации, формирователь 21 контрольного кода по четности скорректированной информации, блок 22 хранения сопровождающей информации, блок 23 хранения адресов, входы 24 записываемой информации, адресные входы 25, входы 26 считанной информации, вход маркеров 27, входы 28 приоритетов, выходы 29 - 34 блока управления, входы 35 - 41 блока 22 хранения сопровождающей информации, выход 4 Р. сопровождающей информации по чтению, выход 43 сопровождающей информа ции по записи, входы 44 - 47 блока 23 хранения адресов, выходы 48 адреса обращения в оперативную память, выходыадреса ошибки, выходы 50 и 51 скорректированной информации, выход 52 записываемой информации.55 Запись двойного слова. Сигналы приоритета, поступающие по входам 28 устройства в блок 7, дешифрируются дешифратором 63 и по шинам 31 управляют приемом двойного слова на регистр 8 по входам 24 через коммутатор 1 и селектор 12, управляемый выходом 32 блока 7. Коммутатор содержит М селекторов 2, служащих для управления Блок 22 хранения сопровождающей информации (фиг. 2) содержит регистры 53 - 57, вход 35 ошибки чтения, вход 36 ошибки записи, управляющий вход 37, управляю. щий вход 38. вход 39 ошибки из оператив ной памяти, вход 40 приоритета, вход 41вида ошибки, выход 42 сопровождающей информации по чтению, выход 43 сопровождающей информации по записи.Блок 23 хранения адресов (фиг. 3) содержит регистры 58 - 60, счетчик 61, мультиплексор 62, вход 44 приоритета, вход 45 адресный, вход 46 вида ошибки, управляющий вход 47, выход 48 адреса обращения в оперативную память, выход 49 адреса ошибки.Блок 7 управления (фиг. 4) содержитдешифратор 63, элемент ИЛИ 64, элемент ИЛИ 65, элемент,И 66, элемент ИЛИ 67, логический элемент ИЛИ 68, сдвигающий регистр 69, сдвигающий регистр 70, вход 27 маркеров, вход 28 приоритета записи выход 29 приоритета, выход 30 приоритета чтения, выход 31 разрешения приема, выход 32 разрешения неполной записи, выход 33 фиксации ошибки записи, выход 34 фиксации ошибки чтения.Селектор (фиг. 5) содержит группу элементов И 71 на два входа и один элемент ИЛИ 72. Формирователь контрольного кода по четности (фиг. 6) содержит восемь по количеству байтов в 64-х разрядном слове элементов 73 сложения по модулю два на зо восемь входов каждый.Формирователь контрольного кода поХэммингу (фиг. 7) содержит восемь элементов 74 сложения по модулю два с 32-мя входами каждый (в соответствии с табл. 1).Блок коррекции считанной информации (фиг. 8) содержит 64 (по числу разрядов в двойном слове) элемента 75 сложения по модулю два на два входа каждый.Устройство работает следующим образом.При обращении процессоров и каналов 4 ввода-вывода в оперативную память возникает необходимость выполнения следующих операций: запись двойного слова (64 информационных и 8 контрольных разрядов) в операционную память; запись блока информации (4 двойных слова) в оперативную па мять; чтение двойного слова из оперативнойпамяти; чтение блока информации из оперативной памяти; запись неполного двойного слова в оперативную память; запись неполного блока информации в оперативную память.50826329 5 10 15 20 25 30 35 40 45 50 55 приемом записываемой в память информации от блоков устройства управления памятью. Селектор 3 предназначен для управления приемом информации из селекторов 2. формирователь 9 контрольного кода по четности записываемой информации вырабатывает контрольные разряды по четности для каждого байта записанной на регистре 8 информации. Эти контрольные разряды и информация из регистра 8 поступает на входы формирователя 10, который формирует контрольные разряды в соответствии с табл. 1. В этой таблице знаком Х помечены те информационные разряды, которые участвуют в образовании данного контрольного разряда по Хэммингу. Контрольные разряды с формирователя 10 и информация с регистра 8 поступают на входы выходного регистра 11 и по шинам 52 передаются в оперативную память. Одновременно с описанной процедурой приема двойного слова адреса обращения в оперативную пЬмять поступают по входам 25 в коммутатор 4 адреса, селекторы 5 которого служат для управления приемом адресов обращения в оперативную память от блоков соответствующего устройства управления памятью. Селектор 6 предназначен для управления приемом адреса из селекторов 5. Селекторы коммутатора 4 управляются сигналами, поступающими по. шине 31 из блока 7. Адрес из коммутатора 4 передается по входу 45 на регистр 58 блока 23 хранения адресов. Разрешение приема на регистр 58, поступающее по шине 44 из блока 7, определяет на какую часть блока 23 производится прием адреса и соответственно к какому устройству оперативной памяти производится обращение. Адрес обращения в оперативную память выдается по шине 48 из регистра 58.Правильность передачи адреса и записы- н ваемых данных проверяется в устроистве оперативной памяти и сведения об этом поступают по шине 39 в блок 22 хранения сопровождающей информации, где вместе с номером блока-запросчика, поступающего по шине 40, записывается на регистр 56. Запись, разрешается только в том случае, если был приоритет на запись (разрешение поступает по шине 36). Одновременно запускается сдвигающий регистр 69, который управляется сигналом приоритета операции записи, собираемым на элементе 67 ИЛИ. После того, как сдвигающий регистр 69 отсчитывает количество тактов, необходимое для фиксации ошибок передачи адреса и данных в оперативную память, регистр 69 по шине 37 разрешает перепись содержимого регистра 56 на регистр 57, с которого по шине 43 осуществляется передача сопровождающей информации блоку, производившему запись, свидетельствующей об успешном или неуспешном окончании операции запись двойного слова в оперативную память. Процедура записи блока информации в оперативную память в основном совпадает с описанной процедурой записи двойного слова. Единственное отличие заключается в том, что в оперативную память передается не одно двойное слово, а четыре двойных слова записываемого блока данных такт за тактом. Чтение двойного слова из оперативной памяти. Адрес запрашиваемого двойного слова принимается по шинам 25 в коммутатор 4, после чего адрес по шине 45 передается в блок 23 хранения адресов, где записывается на регистр 58, откуда по шине 48 передается в устройство оперативной памяти. Детально процедура приема и передачи адреса в оперативную память приведена выше при описании операции записи двойного слова,В современных вычислительных машинах для целей восстановления . по машинной ошибке адрес ячейки памяти с ошибкой информации необходимо сохранить до конца выполнения операции чтения. С другой стороны, современные устройства оперативной памяти, как правило, имеют высокий уровень расслоения. Это позволяет обращаться к оперативной памяти с высоким уровнем совмещения операций. Для обеспечения решения обеих названных задач в блоке 23 хранения адресов предусмотрены регистры 59 и 60, счетчик 61, мультиплексор 62.После установления приоритета на чтение запускается сдвигающий регистр 70, который выдает управляющие сигналы по шине 34, соединенной с шиной 47 блока 23 для управления переписью адреса обращения из регистра 58 на регистр 59, при этом регистр 58 освобождается для приема адреса сле дующего обращения в оперативную память.После окончания цикла оперативной памяти считанное двойное слово через селектор 13 считанной информации (двойные слова поступают из памяти по шинам 26), который управляется сигналами по шине 31, записывается на входной регистр 14 считанной информации. Селектор 13 служит для приема считанных данных из разных устройств оперативной памяти, Формирователь 15 вырабатывает контрольные разряды по четности для каждого байта считанной информации. Эти контрольные разряды и информация с регистра 14 поступают на входы формирователя 16, который формирует контрольные разряды в соответствии с табл. 1Считанные из памяти контрольные разряды по Хэммингу с регистра 14 и вновь сформированные контрольные разряды с формирователя 16 поступают на схему 17 сравнения, где вырабагывается синдром ошибки.Выработанные 8 разрядов синдрома ошибки поступают на вход дешифратора 18.Дешифратор 18 декодирует разряды синдрома ошибки в соответствии с табл. 2, где символами Я (1 = 0 - 7) обозначены разряды синдрома ошибки; знаком ф обозначена комбинация разрядов синдрома ошибки (все они равны нулю), при которой коррекция данных не требуется; символом Н обоз: начены недопустимые комбинации разрядов синдрома ошибки.Пустая клетка табл. 2 соответствует комбинации разрядов синдрома ошибки, который указывает на некорректируемую (например, двойную) ошибку данных.Числами от 0 до 63 и символами С 1 (1= 0 - 7) обозначены разряды данных и разряды контрольного кода по Хэммингу соответственно. При такой комбинации разрядов синдрома ошибки в названном разряде данных или контрольном разряде есть ошибка.64 выхода дешифратора 18, позиционно указывающие номер ошибочного разряда данных, и сами данные из регистра 14 поступают на входы блока 19 коррекции считанной информации. Скорректированная информация записывается на выходной регистр 20 считанной -информации и с него по шине 51 передается блоку-запросчику. Данные сопровождают контрольные разряды по четности, сформированные формирователем 21 и передаваемые по шине 50.Для обеспечения необходимой глубины совмещения обращений в оперативную память в блоке 23 предусмотрены регистр 60 и счетчик 61. Перепись адреса на них производится по сигналам, поступающим по шинам 47, при этом на счетчик 61 записываются разряды адреса, определяющие номер двойного слова. Таким образом, адрес обращения сохраняется в блоке 23 на время не меньшее, чем цикл оперативной памяти. При обнаружении ошибки в данных, считанных из оперативной памяти, управляющий сигнал по шине 46 запрещает запись на регистр 60 и счетчик 61 адреса следующего обращения. Адрес ячейки памяти с ошибкой через мультиплексор 62 и шину 49 считывается в виде последовательного кода для целей восстановления по машинной ошибке. Одновременно чтением данных из опера. тивной памяти в блоке 22 готовится сопровождающая информация, которая передается блоку-запросчику вместе со считанными данными. На регистр 53 по шинам 39 - 41 записывается сопровождающая информация содержащая сведения об ошибках в устройстве оперативной памяти, номер блоказапросчика, вид ошибки в считанных данных соответственно. Запись на регистр 53 производится, когда установлен приоритет операции чтения. Информация из регистра 53 перезаписывается на регистр 54, а затем на регистр 55 по управляющим сигналам, поступающим по шине 38. Этим обеспечивается необходимая глубина совмещения обрашений в оперативную память по чтению. опровождаюшая информация передается блокузапросчику по шине 42.Чтение блока информации из оперативной памяти в основном совпадает с описанной процедурой чтения двойного слова От личия заключаются в том, что из оперативной памяти передается не одно двойное слово, а четыре двойных слова считаемого блока данных такт за тактом. Вместе с каждым 0 двойным словом блоку-запросчику передается сопровождающая информация. В случае обнаружения ошибки в каком-либо двойном слове считанного блока данных, номер этого двойного слова в блоке данных подсчитывается счетчиком 61.15 Запись неполного двойного слова. Онасостоит из трех последовательно выполняемых процедур: чтения полного двойного слова из оперативной памяти, изменения этого двойного слова в соответствии с маркерами записи и информацией для записи, записи вновь сформированного двойного слова в оперативную память. Выг 1 олнение чтения и записи подробно изложено выше. Изменение двойного слова производится следующим образом.25 Считанное из оперативной памяти двойное слово из регистра 20 поступает на вход неполного слова селектора 12. На вход полного слова селектора 12 поступает двойное сло во, прошедшее коммутатор 1 из блока, производящего запись неполного слова. Маркеры 0 записи (один маркер соответствует определенному байту двойного слова) из блока запросчика поступают по шине 27 в блок 7 управления, где логически умножаются на сигнал приоритета операции записи неполного слова.Названное произведение по шине 32 поступает на управляющий вход селектора 12.В результате, на входной регистр 8 записывается двойное слово, составленное из байтов, поступающих из блока-запросчика 40 (маркеры, соответствующие этим байтам,равны 1), и байтов, считанных из оперативной памяти (маркеры, соответствующие этим байтам, равны 0). Операция заканчивается записью сформированного двойного слова в память.45Операция записи неполного блока данных в оперативную память восновном совпадает с описанной процедурой записи неполного двойного слова данных. Единствен ное отличие заключается в том, что все описанные действия выполняются не над одним двойным словом, а над четырьмя двойными словами записываемого блока такт за тактом,Таким образом, устройство обеспечивает повышение быстродействия, достигнутое путем введения средств, позволяющих обслуживать запросы в оперативную память одно826329 12 В предлагаемом устройстве, в отличие от известного устройства при считывании информации из оперативной памяти операция обнаружения и коррекции ошибок выполняется для каждого считанного слова один раз. Это позволяет увеличить быстродействие при считывании оперативной памяти в два раза. временно от нескольких процессоров и каналов ввода-вывода мультипроцессорной вычислительной машины, осуществления независимого и параллельного обслуживания запросов на запись и чтение информации в оперативную память, а также совмещенного обслуживания нескольких запросов как на чтение, так и на запись. 7 адлща 1 Г Г Г(28222 ЫЛ 35 5555555 ОООаОООООО(Г (Г.Г 6 УТ о( л 55 бгЗО( гзфю"8)СХ ХХХХХХ ХХХ Х ХХХ М Х ХХЯ Х ХХХ Х ХХХХХХ) Х КХ)Г ХХХ Х ххх Х ХХХХХХ ХХХХХХХХ Х ХХХ Х ХХХ ХХХХХХХХ ХХХ ХхххххххХХХХХХХХ ХХХХХХХ ХКХ Х ХХХ ХХХ Х ХХХ ХХХ Х ХХХ Х ХХХ ХХ)СХЯ ХХ ХХХ Х ХХХХХХХХ Та 9 ас(о 2 ГЕ) Р 3 СЮ ) Г 4 С С ) ЮО 0 Р 0 50 О ООО 0 О 0 0 О Рабрхды синдроиа 5 00 Об 87 ГО ГЗ Г 2 а г 02 ф и) Л л г (0 (Гб го(О 20 б( формула изобретения рователь контрольного кода п танной информации, выход к нен с контрольным входом ф контрольного кода по Хэмми информации, выход которого первому входу схемы сравнени ления, формирователь контрол четности записываемой инфор ной регистр записываемой ин ход которого является выход мой информации устройства, тем, что, с целью повышения сопряжения твом управ рной вычис входной ре ервый выхо онным вхо нформации чен к перво- ко вход информаци у ХХХХХххх хХХХхХХ у ХХЛ Х ХХХ 1. Устройство для ной памяти с устройс мятью мультипроцессо машины, содержащее таиной информации, п соединен с информаци коррекции считанной и вЖод которого подклю дешифратора, а выход го регистра считанной оперативления палительной гистр счид которого дом блока , адресныйму выходу у выходнои, формио четности счиоторого соедиормирователя нгу считаннойподключен к я, блок управьного кода по мации и выход формации, выом записываеотличающеесябыстродейстдающей информации и выходом приоритета чтения блока управления, выходы приоритета записи и фиксации ошибок записи ко 50 вия, в него введены коммутатор информации, коммутатор адреса, селектор считанной информации, селектор неполного слова, блокхранения адресов блок хранения сопровождающей информации, входной регистр записываемой информации, формировательконтрольного кода по четности скорректированной информации и формирователь контрольного кода по Хэммингу записываемой информации, причем вход контроля формирователя контрольного кода по Хэммингу записываемой информации соединен с выходом формирователя контрольного кода по четности, выход - со входом контроля выходного регистра записываемой информации, а информационный вход - со входом формирователя контрольного кода по четности записываемой информации, информационным входом выходного регистра записываемой информации и с выходом входного регистра записываемой информации, вход которого подключен к выходу селектора неполного слова, вход полного слова кото рого соединен с выходом коммутатора информации, вход неполного слова - с выходом формирователя контрольного кода по четности скорректированной информации и с выходом выходного регистра считанной информации, а управляющии вход - с вы 25 ходом разрешения неполной записи блока управления, выход разрешения приема которого подключен к управляющим входам коммутатора информации, коммутатора адреса и к управляющему входу селектора считанной информации, информационные входы которого являются входами считанной информации устройства, а выход - соединен со входом входного регистра считанной информации, второй выход которого подключен ко входу формирователя конт- З 5 рояльного кода по четности считанной информации, к информационному входу формирователя контрольного кода по Хэммингу считанной информации и ко второму входу схемы оравнения, выход которой соединен со входом дешифратора,. второй выход кото рого подключен ко входу вида ошибки блока хранения сопровождающей информации и ко входу вида ошибки блока хранения адресов, .адресный вход которого соединен с выходом коммутатора адреса, управляющий вход - 45 с первым управляющим входом блока хранения сопровождающей информации и с выходом фиксации ошибки чтения блока управления, а вход приоритета - с входом ошибок чтения блока хранения сопровожтэрого подключены соответственно ко входу ошибок записи и ко второму управляющему входу блока хранения сопровождающей информации, вход приоритета которого подключен ко входу приоритета блока управления, вход маркеров и вход приоритета которого являются управляющими входами устройства, выход выходного регистра считанной информации подключен ко входу формирователя контрольного кода по четности скорректированной информации, вход ошибки оперативной памяти блока хранения сопровождающей информации является входом ошибки устройства, выходы блока хранения сопровождающей информации являются выходами сопровождающей информации устройства, выходы адреса ошибки блока хранения адресов являются выходами адреса ошибки устройства, а выходы адреса обращения - выходами адреса обращения устройства, выход формирователя контрольного кода по четности скорректированной информации и выход выходного регистра считанной информации являются выходами скорректированной информации устройства, информационные входы коммутатора информации являются входами записываемой информации устройства, информационные входы коммутатора адреса являются адресными входами устройства.2. Устройство по п, 1, отличающееся тем, что блок управления содержит четыре элемента ИЛИ, два сдвигающих регистра, элемент И и дешифратор, причем вход дешифратора соединен со входом приоритета блока, первый выход - с первым входом элемента И, второй выход - с выходом разрешения приема блока, а первая и вторая группы выходов - соответственно со входами первого и второго элементов ИЛИ, выходы которых и выход и второй вход элемента И являются соответственно выходом приоритета чтения блока, выходом приоритета записи блока, выходом разрешения неполной записи блока и входом маркеров блока, входы третьего и четвертого элементов ИЛИ соединены с соответствующими разрядными шинами входа приоритета блока, а выходы - соответственно через первый и второй сдвигающие регистры к выходу фиксации ошибки записи и выходу фиксации ошибки чтения блока.Источники информации,принятые во внимание при экспертизе 1. Патент США3573728, кл. 340 - 1416, опублик. 1971.2. Авторское свидетельство СССР по заявке2546739/18-24, кл. б 11 С 7/00, 1977 (прототип).