Канальный кодек

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКРЕСПУБЛИК 9) 5 НОЗМ 13/ АТЕНТНОЕ ОСУДАРСТВЕННОЕ ЕДОМСТВО СССР ОСПАТЕНТ СССР(Г ) С)ПИСА ИЕ ИЗОСВИДЕ.ТЕЛ ТОРСКО В нститут 1 ЯО 966 ится к вычислитель-,кодирующе-декодичислителькодируюстройств, в системах ровой инющих устсистемах ЧЕ и т.д. в качествеющих трв режимепрйем, о эвливасреду ающих релачу ем ямив зэьинформа статисти тернатив. 1986.Заявка М 4714210/24, полож, реш. от27,11.1989.Заявка М 4694055/24, полож. реш, от27.11,1989.АРР 1 1 ЕО ОРТ)СЯ/чо 1. 25, Р 22/15 поч1986 у, Оата зсгцссцге о 1 йе соп)расс с 11 зсгеас 1-оп 1 у гпегпогу зузсеп). Уо 1 с) го Яасо апс 1Тас 1 ао Яию)с 1.1.,В.Чг 1 егз ес а., Т)е Соп)расс О 1 зс О 1 дса 1Ас(с)1 о Яузсе(п- (пос)иас 1 оп апс 1 ЕггогСоггес 11 оп ас Яхну-Яечепс) АЕЯСопчепт 1 опз, Ъ 1674(Н) (ост, 1980),Патент США 4680764, кл, 6 06 Г 11/10,1987,Ялкап с 1 агс О,(54) КАНАЛЬНЫЙ КОД (57) Изобретение атно ной технике, а именна Изобретение относится к выной технике, а именно к классуще-декодирующих систем, унаходящих широкое применениес ИКМ для чтения и записи циф,формации: оптических запоминаройствах реверсивного типа,. рующим системам устройств цифровой информации; оптических запоминающих устройствах реверсивного типа; системам класса СО ЯОМ- СО 11(ТЕРАСТ 1 ЧЕ и т.д., в качестве пост-процессоров, подготавливающих требуемую информационную среду в режиме кодирования и обеспечивающих прием, обработку и дальнейшую передачу информационного потока с требуемыми статическими характеристиками в альтернативном режиме. Целью изобретения является повышение быстродействия кодека, Канальный кодек содержит блок ввода/вывода, преобразователь кода, блок буферной памяти, контроллер, блок деления на полином, селектор кодовой комбинации и блок аналйза и обработки информации, Перед началом обработки очередного кодового слова производится установка признака, соответствующего первой фазе работы устройства, в которой осуществляется подготовка величин, позволяющих, независимо от режима работы устройства, перейти к последующей фазе обработки. В режиме декодера во второй фазе производится коррекция принятого слова, в альтернативном режиме генерация проверочных символов.2 з,п. ф-лы, 7 ил. постпроцессоров, подгот ебуемую информационную кодирования и обеспечив бработку и дальнейшую пе ционного потока с треб) ческими харэктеристикам 1ном режиме, 17989221798922 ЭСоставитель А.ШумихинТехред ММортентал:, Корректо отыль Т.Орловская твенно-издательский комбинат."Патент", г.Ужгород, ул.Гагарйна, 1 ро Заказ 780 .Тираж " Подписное ВНИИПИ Государственного комитета по изобретениям и:открытиям при ГКНТ ССС 113035,Москва,)К-З 5, Раушская наб 4/5 01798922 Целью изобретения является повыше- по 12 и с 17 по 28 и содержащими в себе 12. ние быстродействия кодека символовсинхропачки,4 символа,2048 сим- .На фиг, 1 показана структурная схемаволов полезной информации, 4-х ЕОС-симкодека; на фиг, 2 - структура сектора СО- " волов, 8 свободнцх и 276 проверочныхКОМ; на фиг. 3 - формат блока аудиоинфор- . 5 ЕСС-символов корректирующего кода (см.мации; на фиг, 4 - конфигурация кода фиг. 2), располагаемых последовательновыборки Р,О; на.фиг. 5 - алгоритм декоди- друг задругом,рования, временные. диаграммы; на фиг 6 - В качестве корректирующего кода ис алгоритм кодирования, временные диаг- пользуется двумерный код- произведение сраммы; на фиг, 7 - фуйкциональная. схема . "О вертикальным Р и диагональным 0 способасхемйанализа и обработкиинформации.ми выборки и записи символов. Блок инфорКодек содержйт блок ввода/вывода 4,: мации разбивается на два листа поблок анализа и обработки информации 8, принципу чет/нечет., над которыми произ-.блок деления на полином 3, преобразова- водятся операции кодирования/декодиротель кода 10, селектор кодовой комбинации 15 вания, согласно правилам выборки,9 и буферную память 1 с соответствующимпоказанным на фиг. 4. Кодовые слова выбо-.контроллером 2 (см. фиг, 1), Блок анализа. и рок Р и О представимы в виде столбцов ЧРобработки содержит входной и выходной " иЧ 0. буферные регистры 28, 29, два регистра па мяти 33, 34, регистр признака 35, два муль 20 ЧЧ(43О+ К Ю(43 1+ Й).,типлексора 30, 31, сумматор по модулю два 32, умножитель на иостоянный козфф.ициент 38-и элемент совпадения 36, Блок вво.да/вывода включает в себя шинные, М =О;42; Ю(4 З 24+И) Ю(43 25 М) Иl (44 0+43 М) И(44 1 + 43 М) формирователи 50, 51 и мультиплексор 49;Рассмотрим детально структуру информационного потока (см, фиг.2), организо.ванного согласно 7), С устройства первичной обработки. снимается информационный сигнал, представленный в виде 30 8-битногопараллельного кода и организо,ванный в кадры, по 36 символьных:позиций в каждом (фиг. 4). Первые три позиции содержат выборку специальной формы ГЯ; по" которой устройство первичной обработки .осуществляет подстройку к кадровой структуре потока информации. Символ ОВ(0), имеющий название СОЙТВ 03 О БР АУ, ис пользуется дляпередачи служебной инфорЯ(43 26+ М Ю(44 2 б+ М) Правило кодирования для проверочныхматриц формулируется в. виде 40 мации и синхроимпульсов, следующегоиерархического уровня разделения инфор- .мации, Востальных 32 позициях ОВ(1-32)находится полезная компонента с проверочйыми символами четырех типов С 1, С 2,НР ЧР=О(2) НО ЧО=О ЕСС, ЕОС, Проверочные символы С 1 и С 2 Для реализации правилаиспользуется алгоритм, описанный в 3, в котором первый и второй проверочные символы представляются в виде используемые первым. эшелоном коррекции С ВС, располагаются с 13 по 16 и с 29 по 32 позицию соответственно, На следующем уровне иерархии кадры организуются в бло 50 ки по 97 кадров в каждом, Выделение блока И/1 = О а + ВИО =Оа осуществляется с помощью анализа содержимого символа ОВ(0) на наличие символов(3) специального вида, присутствующих в первых двух кадрах блока, и не встречающихся 55 в"последующих служебных символах (см О=В + - а; =1,Ц где фиг. 3),Рассматриваемый кодек обрабатываетблоки информации, оперируя с массивамисимволов,-располагаемыми на позициях 1Компоненты многочлена синдромов Ях) выражаются через элементы из (4) и представляется в виде1+2ЯО =Ю)(+2 -=В 1 с+2к+231 = , И +2 - 1 гг1=1(5)из чего вытекает алгоритмическая совместимость процедур кодирования и вычисления синдромов, Это означает, что они могут быть выполнены на едином устройстве. Воспользовавшись для вычисления локатора процедурой Ченя, построим следующий механизм декодирования кодового слова (к+2,к) кода Рида-Соломона:1,Вычисление Яо и Я 1 согласно(5);2,Поиск локатора а по проверке на равенство Яо й=51:З,Коррекция Юислр,ГЮ+Яо,Будемосуществлять разработанную страте.гию в два приема: в первой фазе производится вычисление Яо, Я 1, а во второй - поиск локатора и исправление ошибки.Устройство для реализации этого механизма представлено на фиг, 7 и оно работает следующим образом. Перед началом обработки очередного кодового слова производится установка признака, соответствующего первой фазе декодирования. Затем по приходу очередного тактового импульса СО на вход 23 производится защелкивание входной информации в буферном регистре 28. Каждый шаг алгоритма (4) будем называть элементарной операцией, причем каждая такая операция состоит из двух тактов, в которых раздельно вычисляются величины О 1 и Вь Во втором такте первой операции осуществляется загрузка рекурсивной структуры, на которой реализуется алгоритм декодирования, для чего на выходе мультиплексора 30 устанавливается содержимое буферного регистра 28, а на выходе мультиплексора 31 выставляется уровень логического нуля. По приходу очередного импульса С 1 на вход 24 символ 0/+2 заносится в первый динамический регистр памяти 33. В предыдущем такте по импульсу С 2, подаваемому на вход 25, производится предустановка второго динамического регистра 34, для чего на выходе мультиплексоров ЗО и 31 устанавливается сигнал нулевого уровня. В следующей операции по приходу импульса С 2 выполняется первый шаг рекурсии (4) относительно Оь Для этого на выходе мультиплексора 30 устанавливается содержимое умножителя на константу 38, а на выходе 31 - содержимое 5 регистра 33. Содержимое выхода сумматора по модулю два 32; представляющее собой Оь заносится в регистр 34, К приходу очередного импульса С 1 подготавливается величина Вь для чего на выходе мультиплек сора 30 устанавливается содержимое входного буферного регистра 28, а на выходе мультиплексора 31-содержимое регистра 33. После (Е+1) описанных шагов алгоритма производится вычисление коэффициентов 15 синдромного многочлена Я(х) согласно (5).Для этого в (+2)-й операции вычисляется величина О(1+а), что осуществляется с помощью установки на выходе мультиплексора 21 содержимого регистра 34, а на выходе 20 мультиплексора 30-содержимого выходаумножителя на константу 38. Переход ко второй фазе декодирования изменяет порядок выборки компонент кодового слова ЧЧ; если в первой фазе выборка символов осу ществлялась с уменьшением значения 1, тово второй оно наращивается. Для соединения фаз между собой вводится дополнительная операция А, позволяющая произвести подготовку к процедуре Ченя и коррекции.30 В этой операции по импульсу СЗ, поступающему на вход 26, в оегистр признака 35 заносися сумма содержимого регистров 33 и 34, представляющая коэффициент 51 синдромного многочлена, Во втором такте этой 35 операции по импульсу С 2 содержимое первого регистра 33, равное Яо, переносится в регистр 34, для чего на выходе мультиплексора 31 устанавливается содержимое регистра 33, а на выходе мультиплексора 40 30-уровень логического нуля. Таким образом, к моменту защелкивания во входном регистре 28 символа Юо в группе регистровсодержатсярегистр 35 - коэффициент 51 синдром ного многочлена;регистры 33 и 34 - коэффициент 30 синдромного многочлена.При такой конфигурации легко организовать рекурсивную процедуру Ченя, для чего 50 в каждой последующей операции производится умножение содержимого регистра 34 на примитивный элемент поля ОЕ(2 ) с сохранением результата в том же регистре, Это осуществляется с помощью установки в 55 первом такте операций на выходе мультиплексора 20 содержимого выхода умножителя на константу 38, а на выходе мультиплексора 31 - уровня логического нуля, В другом такте этой группы операций на выходе сумматора 32 устанавливается сум 1798922ма текущего символа с содержимым регист- предыдущей операцией. Алгоритм иллюст. ра 33, которая по импульсу С 4; подаваемому. рируется временными диаграммами нана. вход 27, защелкивается в выходном бу-фиг. 6,ферном регистре 29. В случае. совпадения:. Важной функцией рассматриваемогосодержимогорегистра 34 и регистра при процессораявляетсяобменповнещниминзнака 35 элемент совпадения. 36 вырабаты- формационным шинам, На это отводитсявает. на выходе 37 признак Чй, который на специальная операция, в которой информавремя следующей операции блокирует вы- ция заносится во входной буфер 28 а затем,борку очередного .символа Я+1, что дает по импульсу С 4 переносится в выходной бувозможность провестиоперацию коррек- .10 ферный регистр 29. Для этого на выходеции,.во втором такте которой в очередной мультиплексора 30 устанавливается содерразизменяется содержймое регистра 34. жимое 28,амультиплексор 31 коммутйруетПри этом признак ВЯ переходит в пассив- ся так, чтобы на его выходе присутствовалное состояние, ипроцесс продолжается до логический ноль. Для развязки операцийзначенйя 1+2). Для .перехода к следующей 15 внутренней обработки с операциями внешвыборке добавляется еще одна дополни- него интерфейса используется бланкировательная операция А+1, в которой произво- ние тактовых импульсов С 1, С 2 на времядится установка в исходное состояние обмена, так что информация в регистрах 33регистра 34 иизменениепризнака,характе- и 34, хранящих результаты обработки, соризующего фазу декодирования. Изложен храняется, По окончании обмена протоколный алгоритм, оформленный в. видеобработки восстанавливается. Операциивременных диаграмм кодов операций про-съема данных с одной внешйей шины и пе цессора, представлен на фиг, 5,. редачи на другую удобно, совместить, дляВ альтернативном режиме на первыхчего в операции, предшествующей обмену."1" шагах в первой фазе алгоритм кодирова производится запись символа 00 от из внутнияточно совпадает с описанным выше ал-: реннего буфера по шине 7 во входной регоритмом, На (1+1)-й операции в первом гистр 28 с ггоследующей установкой натакте в регистре 33 сохраняется накоплен- выходе регистра 29, В самой операции обное значение Вк, для чего на выходе мульти- мена производится защелкивание данныхплексора 30 устанавливается нулевой 30 Оа в 28, снимаемых, в зависимости от реуровень, а на выходе мультиплексора 31 - жима работы системы, либо с шины 5, либосодержимое регистра 33, Во втором такте в с шины 7, В последующей операции произрегистр 34 заносится первое проверочное . водится запись принятой информации вослово В/1, которое получается на выходе внешнеебуфернОеЗУ 1, Процессиллюстри- .сумматора 38 при установке на выходе муль руется временными диаметрами (см, фиг, 5,типлексораЗОсодержимогоумножителя на6). Перемещение данных по шинам осущеконстанту 38, а на выходе мультиплексора ствляетсяспомощьюблокаввода/вывода 4;31 - содержимого регистра 33. В последую- Управление передачей данных производитщейоперациивпервомтактеосуществляет-: ся сигналами ЯО и 51, поступающими нася сохранение велйчины Вь а во втором 40 управляющие входа 14, 15, и задающимитакте в регистр 34 заносится символ ЧЧо, для направление переноса информации на форчего на выходе мультиплексора 31 устанав- "мирователях 55 и 56 соответственно, Мульливается содержимое регистра 34, а на вы-типлексор 49 используется для установки на- .ходе мультиплексора 30 - содержимое входе буферного регистра 28 принимаемыхрегйстра 33, Тэк же, как в режиме,декодиро с внешних шин информационных символов,вания, здесь вводится дополнительная опе- для чего задействованы два его входа. Трерация,в первом такте которой по импульсу тий вход мультиплексора используется в реС 4 в вйходной буферный регистр 29 зайо- жиме кодирования при подготовкесится второе проверочное слово О/о из (3), информационного блока для занесения вдля чего на выходе мультиплексора 30 уста начало блока синхропачки, а также передачинавливается сигнал нулевого уровня, а на символов, сгенерированных схемой делевыходе мультиплексора 31 - содержимое ния на полинам 3, на выход системы. предрегистра 34, Во второмтакте этой операции ставляющих собой остаток от деления напо импульсу С 2 в 34 заносится первое про-многочлен- генератор.верочное слово Ю 1, получающееся ча выха 6(х)=(Х+Х +Х +1)(Х +ХфХ+1). (6)демультиплексора 30 содержимого Управление старшим разрядом мультиплерегистра 34; а на выходе 31 - содержимого сора можно осуществлять с помощью прирегистра 33. В послецующей операции в знаков, вырабатываемых в контроллере 2первом такте содержимое регистра 34 пере- "Поиск", активного на интервале. соптветстносится ввыходной буфер 29 аналогично с вующем символам синхропачки. и "вставка10 Х.: Х+ 1,(7) 1. Канальный кодек, содержащий блокбуферной памяти, контроллер, блок деленияОн являетсясоставйой частьюпреобразова на полинам и блок ввода-вывода, первая теля кода 19, представляющего собой сум-шина ввода-вывода которого является перматор по модулю два, на один из входов. вой информационной шиной канального которого поступают информационные кодека,:выход контроллера подключен к символы, а нэ другой-замешиваемая псев- .адресной. шине блока буферной памяти, дослучайная последовательность с выхода 25 шина ввода-вывода которого объединена с .рассмотренного выше генератора, Вход второй шиной ввода-вывода блока ввода-преобразователя кода подключаетсяк.ин-. вывода и является второй информационнойформационному выходу блока анализа и шиной канального кодека, о т л и ч а ю щ и йобработки информации 8, а выход подсоеди-с я тем, что, с целью повышения быстродей няется к входам шинных формирователей 30 ствия кодека, в него введены блок анализа устройства ввода/вывода 4, В режиме коди- . и обработки информации, селектора кодорования преобразованию подвергаются вой комбинации и преобразователь кода, данные; устанавливаемые на выходе про- выходы которого подклю ены к первым инцессора в интерфейсную операцию: в ос- . формациониымвходамблокаввода-вывода, тальные моменты времени выход 35 выходы которого подключены к информацигенератора бланкируется и немешаетобра- онным входам блока анализа. и обработки . ботке осуществляемой над инфармацион-инфэрмацииивходамблокаделениянапол.ным массивом, В альтернативном режиме ином, выход которого подключен к второму . преобразуются входные даннь 1 е принятые информационному входу блока ввода-вывоиз канала и последующая обработка произ да, первый и второй управляющие входы водится над блоком истинных данных, которого являются одноименными входамиДля нормальной реализации поиска и канального кодека, информационные выхо-захвата блока информации синхропачка, ды блока анализа и обработки информации .располагающая в заголовке преобразова- подключены к входам преобразователя конию не подвергается, а любая информаци дов и селектора кодовой комбинации, выход онная выборка, организованная в блок, которого подключен куправляющему входу начинается с последовательности нулевых контроллера, управляющий выход, первый-.символов некоторой длины, являющейся четвертый управляющие входы и первый- компонентой межблочного пространства, пятый тактовые входы блока анализа и Поисковые функции в системе выполняет 50 обработки информации являются соответстселектор кодовой комбинации, представля- венно управляющим выходом, третьим-шеющий собой многоступенчатую схему срав-стым управляющими входами и нения, вырабатывающую при наличии первым - пятым тактовыми входами канальрассогласования флаг ошибки "ЕЮО", кото- ного кодека,рый поступает нэ вход 17 контроллера, По 2. Кодек по п, 1, о т л и ч а ю щ и й с я.явление такого флага устанавливает тем;что блок анализа и обработки информасистему в.режим обнаружения синхропач- ции содержит первый и второй буферные ки, поиск которой осуществляется в первой регистры, первый и второй мультиплексоры, половине каждого очередного приходящего сумматор по модулю два, первый и второй кадра, При успешном завершении опера- . регистры памяти, регистр признака, зле 9 1798922СВС", активного на требуемом интервале, . ции вырабатывается признак "Захват",заобъединенных в общий сигнал, . прещающий работу схемы сравнения доИспользование в качестве среды рас-, конца захваченного блока и переводящий пространения. информационного сигнала контроллер буферного ЗУ 2 в режим приема оптического канала приводит к необходимо информационных символов, для которого : сти применения шумоподобных сигналов, характерно листование данныипо чет/не- позволяющих эффективно выделять полез- чет.ную компоненту на выходе:фотоприемника,. Контроллер буферного ЗУ 2 предстэвляналичие разделителъной емкости которого ет собой два генератора, работающих в может прйводить к потерям в принимаемом 10 мультиплексном режиме, один из которых ситнале. С этой целью используется генера- предназначен для операций ввода/вывода тор псевдослучайной последовательности, данных из кодека, а второй поддеркивает содержимое выхода которого. замешивает- сйособ выборки символов согласно описанся в информсигнал. Этот генератор выпал-номуранееалгоритму работы процессора, няется в виде сдвиговой схемы с обратными .15мент совпадения, выход которого является . управляющим выходом блока, и умножитель на постоянный коэффициент, выход которого подключен к первым информаци, онным входам первого и второго мультиплексора, выход первого буферного регистра подключен к второму информационному входу первого мультиплексора, выход которого подключен к первому входу сумматора по модулю два, выход которого подключен к информационным входам первого и второго регистров памяти, регистра признака и второго буферного регистра, выход которого является информационным выходом блока, выходы первого регистра памяти и регистра признака подключены соответственно к второму информационному входу второго мультиплексора и первому входу элемента совадения, выход второго регистра памяти подключен к входу умно- жителя на постоянный коэффициент, третьему информационному входу первого мультиплексора, второму входу элемента совпадения и третьему информационному входу второго мультиплексора, выход которого подключен к второму входу сумматора по модулю два, четвертые информационные входы первого и второго мультиплексоров подключены к шине логического нуля, тактовые. входы первого буферного регистра,первого и второго регистров памяти, регистра признака и второго буферйого регистраявляются соответСтвенно первым-пятым5 тактовыми входами блока, первые и вторыеуправляющие входы йервого и второгомультиплексоров являются соответственнопервым - четвертым управляющими входамиблока, Информационный вход первого бу 10 ферного регистра является информационным входом блока.3. Кодек по и. 1, о т л и ч а ю щ и й с ятем, что блок ввода-вывода содержит мультиплексор и первый и второй шинные фор 15 мирователи, шины ввода-вывода которых. являются соответственно и второй шинамиввода-вывода блока, информационные входы шинных формирователей обьединены иявляются первыми информационными вхо 20 дами блока, выходы шинных формирователей подключены к первым и вторыминформационным входам мультиплексора,третий информационный вход и выход которого являются соответственно вторым ин 25 формационным входом и выходом блока,управляющие входы первого и второго шинных формирователей являются соответственно первым и вторым управляющимивходами блока,