Аналого-цифровой преобразователь

1522400 1 ВСоставитель В.Махнановдактор М,Недолуженко Техред Л.0 лийнык Корректор Э.Лонча изводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 отВакаЗаказ, 6979/56ВНИИПИ Государственно11303 Тираж 884комитета по и Москва, Ж,бретениям и отаушская наб.,сноеытиям при ГКНТ СССР 4/5При реализации ЦАП на основе избыточного измерительного кода (ИИК), например кода Фибоначчи наличие отклонений весов разрядов от требуемых значений, не приводит к появлению5 разрывов в выходной характеристике, хотя последняя и носит скачкообразный характер. Наличие "скачков" приводит к тому, что, если такой ЦАП ис пользовать в цепи обратной связи АЦП следящего уравновешивания, то выходной сигнал цифроаналогового преобразователя также будет нелинейным и АЦП, соответственно, обладает нелинейной выходной характеристикой. Однако многозначность выходной характеристики ЦАП на основе ИИК, объясняе, мая возможностью представления чиселмножеством кодовых комбинаций, позволяет исключить "скачки" в выходной характеристике, т.е. линеализировать ее. Линеаризация выходной характеристики ЦАП происходит в режиме самокоррекции и самопроверки. Сущность само проверки заключается в определении ш переходных кодовых комбинаций, причем переходная кодовая комбинация -го разряда соответствует выходному аналоговому сигналу ЦАП меньшему реального веса -го разряда на величину младшего кванта.При этом, если в процессе аналогоцифрового преобразования выявлять переходные кодовые комбинации в счетчике, управляющем ЦАП, а затем коррек 35 тировать состояние счетчика, то"скачки" выходной характеристики ПАП значительно (теоретически полностью) уменьшены,На фиг.1 показана структурная схема устройства; на Фиг2 - алгоритмработы устройства; на фиг.3-6 - примеры реализации отдельных блоков уст ройства.Устройство содержит аналоговыйкоммутатор 1, аналоговый запоминающийблок 2, цифроаналоговый преобразователь 3 (ЦАП), блок 4 регистров, .блок 5 коммутации, блок 6 цифровых50схем сравнений, блок 7 сравнения,первое коммутирующее устройство 8,блок 9 синтеза кодов, первый счетчик10, второе коммутирующее устройство5511, элемент ИЛИ 12, второй счетчик13, входная шина 14 (вход), блок 15управления, входные и выходные шиныкоторого 16-30, из них 16-19, 24-26,277 и 30 являются управляющими входами соответствующих блоков.Блок 15 управления (фиг,3) содержит постоянное запоминающее устройство (ПЗУ) 31, счетчик 32, триггер, 33, тактовый генератор 34 управления, регистр 35 состояний, коммутатор 36, цифровую схему 37 сравнения, дешифратор 38,Блок 4 регистров (фиг.4) состоит из регистров 39 и служит для хранения ш переходных кодовых комбинаций, блок 9 синтеза кодов (фиг,5) реализует формулу (для -го разряда):О, если х 6 и - ш при 1)п -ш и содержит элементы ИПИ 40, элементы И 41, элементы НЕ 42.Блок 6 цифровых схем сравнения (фиг.6) содержит цифровые схемы 43 сравнения. Блок 7 сравнения осуществляет сравнение аналоговых сигналов А, и Ана его входах, причем сигнал У на его выходе 21 соединенном с первым входом блока 15 управления, подчиняется следующему соотношению: 1, если А, А О, если ААЯУправляющие входы 16-19 являются соответственно входами обнуления, записи, прямого и обратного счета первого счетчика 10. Сигнал Х на входе блока 5 определяет режим работы устройства в процессе непосредственного преобразования. Если Х = О - на входе АЦП нарастающий сигнал, если Х =1 - на входе падающий сигнал, и в соответствии с этим происходит изменение информации на выходе АЦП,Комбинации на выходе блока 5 определяются следующим выражением:РГ 1 Х Ч 1 О..О Х, где РГ 1 - содержимое 1-го регистра.Первое коммутирующее устройство 8 передает на выход содержимое одного из регистров блока 4, Номер передаваемого регистра определяется единичным уровнем сигнала Е блока 6, т.е. функция устройства 8 может быть описана выражением РГ 1 21 Ч РГ 2 Е 2 ЧЧ.РГшф 2 ш. Коммутирующее устройство 11 передает в зависимости от режима работы2400 рядов.При таком подходе для определения переходных кодовых комбинаций только старших разрядов необходимо применение счетчика, работающего в фибоначчиевой системе счиления. Такие счетчики существуют, но являются довольно сложными устройствами. Поэтому для того, чтобы в качестве счетчика 1 О можно было иметь обычный двоичный счетчик, предложено определить переходные кодовые комбинации для всех разрядов, веса которых отличны от степени двойки. При этом для 1-када Фибоначчи с младшими разрядами 8; 5; 3; 2; 1, для которого приводятся все дальнейшие примеры, определение переходных кодовых комбинаций должно начинаться с 3-го разряда.Один из возможных вариантов реализации блока управления приведен на фиг.3. Для формирования управляющих сигналов применяется последовательностная схема с использованием ПЗУ. Па выходах 1 - 12 ПЗУ формируются необходимые управляющие сигналы, на выхо- дах 13-16 - код состояния, который совместно с входными переменными, подключенными к входам А А ПЗУ и являющимися анализируемыми условиями (СТ 1 1 + 2,= ш,Т,2 к), формирует адрес следующего состояния.Соответствие управляющих сигналов алгоритма выходам блока 15 управления приведено в табл. 1. разом: 2 45 50 55 коммутатором, подключая в процессеповерки выход аналогового запоминаю 5 152 устройства на вход счетчика 10 содержимое одного из регистров блока 4 (при Х = 0) или блока 9 (при Х = 1).Блок 9 формирует кодовую комбинацию, записываемую в счетчик 10 в режиме прямого счета, после выявления на выходе первого счетчика 1 О переходной кодовой комбинации,Комбинация для записи формируется по содержимому счетчика 10 и выходным сигналом 2; блока б. Выходные сигналы блока 6 формируются следующим об 1, если СТ 1 (1) = РГ (1),О, если СТ 1 (1) Ф РГ (1),где 1 = 1,2 т;РГ(1.) - содержимое 1-го регистра блока 4;СТ(1.) - содержимое группы из (и - т ++ 1) младших разрядов счетчика 1 О;и - число разрядов первого счетчика 1 О, определяемое разрядностью цифроаналогового преобразователя 3;ш - количество переходных кодовых комбинаций (для кода Фи -боначчи т = и - 2).Девятый, десятый, одиннадцатый выходы блока 14 управления соединены с входом 24 обнуления, 25 прямого счета, 26 обратного счета второго счетчика 14, выход которого соединен с выходной шиной устройства.Аналого в цифров преобразователь работает в двух режимах: режиме поверки и непосредственного преобразования входной аналоговой величины Ах в циФровой двоичный код. В режиме поверки происходит определение переходных кодовых комбинаций. Переходная комбинация 1-га разряда ЦАП 3 соответствует аналоговой величине А 1 на выходе ЦАП 3, значение которой меньше реального веса- го разряда преобразователя на величину младшего значащего разряда.В общем случае при построении преобразователей формы информации на основе избыточных измерительных кодов разряды ПАП делятся на группу старших и младших разрядов. Такой подход справедлив при формировании весов разрядов с одинаковой относительной погрешностью О . В этом случае абсолютные отклонения весов раз 10 15 20 25 30 35 40 рядов от требуемых значений для старших разрядов будут большими, а длямладших - малыми. При этом определение кодов реальных весов разрядов,или для данного случая переходныхкодовых комбинаций должно производиться только для группы старших раэПЗУ 31 вырабатывает последовательность управляющих сигналов и код следующего состояния, записанного в регистр состояний. Счетчик 32 служит для задания текущего номера определяемой переходной кодовой комбинации, который выделяет при помощи коммута-. тора 36 анализируемый разряд счетчика 10 с содержимым СТ 1 +21 и пропускает сигнал записи в блок регистров на вход соответствующего -го регистра 39 через дешифратор 38.Триггер 33 управляет аналоговымщего блока, а при работе - входную шину на вход блока сравнения. Цифровая схема сравнения 37 служит для выявления момента определения последней ш-ой переходной комбинации при5 1 = ш, определяющего конец контроля.В режиме поверки по сигналу блока 15 управления первый счетчик 10 начинает работу в режиме прямого счета импульсов. Данный счетчик является реверсивным двоичным счетчиком с входами параллельной записи. Управляющие входы прямого и обратного счета, обнуления и записи подключены к выходам 1 6-1 9 блока 14 управления, а входы параллельной записи - к выходам устройства 11. Определение момента включения первого иэ поверяемых разрядов происходит в блоке 15 при помощи цифрового коммутатора 36, подключающего поочередно поверяемые разряды к входу А 1 ПЗУ блока 15 управления.При включении поверяемого разряда (СТ 1 +2 = 1) аналоговая величина А, установившаяся на выходе ЦАП 3, запоминается в аналоговом запоминающем блоке 2 по сигналу блока 15 управления. Выход блока 2 в режим поверки через аналоговый коммутатор 1 коммутируется на вход блока 7 сравнения.После установки блока 2 (при этом А= А и = 1) блок5 переводит счетчик 10 в режим вычитания до момента изменения ответа блока 7 сравнения вершины 6,алгоритма) . Содержимое счетчика .10 в данный момент представляет собой переходную кодо-.ао вую комбинацию, которая запишется в первый регистр блока 4 регистров. Сигнал записи в регистр формируется на выходе 2 ПЗУ блока 15 управления, при помощи дешифратора 38 подается на вход записи соответствующего определяемому з-му разряду регистра. Затем счетчик 10 опять переводится в режим прямого счета импульсов до включения следующего поверяемого раз. ряда (вершина 3-4) . При этом состояние блока 2 на работу устройства не влияет, поскольку анализ ответа блока 7 сравнения производится только после включения следующего поверяемого разряда, т.е. на 13-м такте. Процедура определения второй и всех последующих переходных кодовых комби наций аналогична определению первой. Пример определения переходных кодовых комбинаций приведен в табл. 2,В режиме непосредственного преобразования входной аналоговой величины А в код преобразователь работает следующим образом.После окончания режима поверки блок 15 вырабатывает сигнал "Конец контроля (вершина 10 алгоритма), который переводит триггер 33 блока 15 в противоположное состояние, при этом сигнал на выходе 30 скоммутирует преобразуемый аналоговый сигнал Ас входной шины В се пРеобРазователЯ на первый вход блока 7 сравнения. На второй вход блока 7 при этом поступает компенсирующий аналоговый сигнал А, формирующийся на выходе ЦАП 3. Разность указанных величин Акпреобразуется в код методом следящего уравновешивания. Счетчики 1 О и 13 могут работать в режиме как прямого, так и обратного счета. Режим работы данных счетчиков определяется на каждом такте ответамиблока 7 сравне ния и Еблока 6 цифровых схем сравнения. Если = О, т.е, А, ( А, блок 15 управлеция устанавливает сигнал Х = 0 и счетчик СТ 2 в режим прямого счета (вершина 13 алгоритма), При этом в режиме прямого счета блок 5 коммутации передает на выход содержимое блока 4 регистров и с помощью блока 6 цифровых схем сравнения осуществляет сравнение содержимого каждого з-го регистра с группой (и"ш+1) младших разрядов первого счетчика 10. В процессе обратного счета блок 5 коммутации передает на выход кодовые комбинации вида 1 00, соответствующие включенному -му старшему разряду и выключенным более младшим. Если после поступления очередного счетного импульса блок 6 выработал сигнал Е, = 1, то счетчик 10 переводится в режим записи. При этом на следующем такте в счетчик 1 0 записан формируемый блоком 9 код, аналоговый эквивалент которого точно на величину младшего кванта больше выходной аналоговой величины ЦАП 3 на данном такте. Комбинация для записи формируется в соответствии с ранее приведенной формулой и может быть сформирована при помощи комбинационной схемы, приве 1 522400 10(и-в+1)-й разряд счетчика 1 О.В режиме обратного счета на информационные входы СТ 10 при помощи блока 11 подключается выход устройства 8. При выработке сигнала 2; = 1, устройство 8 передает на выход содержимое РГ и таким образом в счетчик записана х-я переходная кодовая комбинация из блока 4, аналоговый эквивалент которой точно на величину младшего кванта выходной аналоговой величины ЦАП 3Пример функционирования устройства приведен в табл. 3.Функционирование устройства в режиме непосредственного преобразования входного аналогового сигнала в код может периодически прерываться для осуществления цикла поверки сигналом, на входе 23 блока 15 частота перехода из режима в режим определяется скоростью изменения весов разрядов ЦАП.3 и зависит от стабильности параметров аналоговых узлов ЦАП 3 и скорости изменения внешних условий.Устройство позволяет создавать высоколинейные АЦП, построенные с применением низкоточных ЦАП, максимальные значения относительной погрешнос тимак 0 (Р) формирования, которьи определяются соотношениема (Р) сС О ргде Ы - основание системы счисления.Значения 9 Я(Р) для,различных Р приведены в табл; 4.Несмотря на такие большие погрешности формирования разрядов, теоретически при реализации данного устройства можно достичь любое значение наперед заданной погрешности АЦП.Воэможность применения при реализации устройства аналоговых узлов, выполненных с большой погрешностью, позволяет существенно снизить требования к технологии изготовления аналого-цифровьи преобразователей в виде интегральных схем.Формула изобретения1, Аналого-цифровой преобразователь, содержащий блок управления, первый вход которого соединен с выходом блока сравнения, цифроаналоговый преобразователь и первый реверсивный счетчик, выходы которого подключенык соответствующим входам цифроаналогового преобразователя, выход которого подключен к первому входу блокасравнения, о т л и ч а ю щ и й с ятем, что, с целью повышения точностипреобразования, в него введены второй реверсивный счетчик, аналоговыйзапоминающий блок, блок синтеза кодов, блок цифровых схем сравнения,блок коммутации, первое и второе коммутирующие устройства, блок регистров, элемент ИЛИ и аналоговый коммутатор, управляющий вход которого соединен с первым выходом блока управления, выход соединен с вторым входомблока сравнения, а первый и второйинформационные входы соединены соответственно с входной шиной устройства и выходом аналогового запоминающего блока, информационный вход которого подключен к выходу цифроаналогового преобразователя, а управляющий 25 вход соединен с вторым выходом блокауправления, группа входов которогосоединена с выходами первого реверсивного счетчика и объединена с первой группой входов блока синтездл(одов, блока цифровых схем сравнения иблока регистров, вторая группа входов которого соединена с группой выходов блока управления, второй входкоторого соединен с выходом элементаИПИ, третий, четвертьп, пятый и шестой выходы соединены соответственнос входами обнуления, записи, прямогои обратного счета первого реверсивного счетчика, входы данных которого 4 подключеНы к соответствующим вьиодамвторого коммутирующего устройства,управляющий вход которого соединен сседьмым выходом блока управления,первая группа информационных входов -с выходами первого коммутирующегоустройства, а вторая группа информационных входов - с выходами блокасинтеза кодов, вторая группа входовкоторого подключена к выходам блокацифровьи схем сравнения и объединенас входами элемента ИЛИ и первой группой информационных входов первогокоммутирующего устройства, втораягруппа информационных входов которого подключена к выходам блока ре,гистров и объединена с информационными входами блока коммутации, выходы которого подключены к второй группе входов блока цифровых схем сравне1 22400 2 Таблица Сигналы Выход блока 15 уст блока 2СТ 1:=СТ 1+1СТ 1:=СТ 1-1СТ 1:=0СТ 1:=блок 9СТ 2:=0СТ 2:=СТ 2+1СТ 2:=СТ 2-1Х 20 16 17 18 19 24 25 26 27 ЗО Таблица 2 Такты б 5 4 3 2еальные веса разрядов ЦАП 3 12 9 5 3 2 1 Режим СТ О Выход Выход Ублока 2 ЦАП ЭАт А 1+ +1 О О 0О 0О.0010 00 1 10 1 00 1 1 0 О 0 0 О 0 0 О 0 О.0 О 0 0 0 0 Прямой счет 0 1 0 0 0 0 0 0 Прямой счет 0О 2 0 3 О 4 0 г 0 6 0 2 0 8913 О 4 0 15 О 6 О 3 3 2 3 33 3 3 5 с 5 5 11 0 0 0 11 0 0 1 ния, а управляющий вход подключен кседьмому выходу блока управления,восьмой, девятый и десятый выходы которого соединены соответственно свходами обнуления, прямого и обратного счета второго реверсивного счетчика, выход которого является выходной шинои, а третий вход блока управления - шиной пуска.2: Преобразователь по п, 1, о тл и ч а ю щ и й с я тем, что блокуправления выполнен на постоянном запоминающем устройстве, счетчике,триггере, тактовом генераторе управления, регистре состояний, коммутаторе, цифровои схеме сравнения и дешифраторе, выходы которого являютсягруппой выходов блока, а информационные входы объединены с соответствующими первыми информационными входамицифровой схемы сравнения и .коммутатора и подключены к соответствующимвыходам счетчика, вход сброса которого объединен с входами сброса триггеира и регистра состоянии и являетсятретьим входом блока; а счетный входсоединен с первым выходом постоянного запоминающего устройства, второйвыход которого подключен к управляющему входу дешифратора, выходы с третьего по одиннадцатый являются соот. ветственно вторым, третьим, пятым,шестым, восьмым, девятым, десятым иседьмым выходами блока, первым выхо- дом которого является выход триггера,Б-вход которого подключен к двенадцатому выходу постоянного запоминаю.щего устройства, выходы с тринадцатого по шестнадцатый которого подключены к информационным входам регистра состояний, тактовый вход которого объединен с входом разрешения записи постоянного запоминающего устройства и подключен к выходу тактового генератора управления, вторые информационные входы цифровой схемы сравнения и коммутатора являются соответственно шинами кода задания конца контроля и группой входов блока, а выходы соединены соответственно с первым и вторым адресными входами постоянного запоминающего устройства, третий, четвертый адресные входы которого являются соответственно первым и вторым входами блока, а пятый, шестой, седьмой и восьмой адресные входы подключены к соответствующим выходам регистра состояний.13 1522400 14 Продолжение табл 2 Г Х Режим СТ 1 10 Выход УПАП 3А,Такты 6 5 4 3 2 1 Выходблока 2А Реальные веса разрядов ПАП 3 12 9 5 3 2 1 1 0 0 0 1 1 0 1 1 0 3 1 0 1 1 Прямой счет О 0 0 Обратный счет 1 0 0 0 0 0 0 0+1 -1 -1 010010- ГГ 4 911 О98 0 0 31 0 0 3 0 0 9 9 9 9 9 1 1 0 12 2 12 12 0 0 1 0 Таблица 3 Режим Вход СТСТ 1 Выход СТ Выход СТ 2 Аьх Такты Реальные веса АП 11 Г 13 12 9 5 3 2 1 0001 00 001 000 001 00 О 0000 001100 001010 000101 001000 1ТаблиЦа 41 1 2 3 4 5 мокс Р) 23,6 36,8 44,8 51 ьО 55 ьб 1 0 2 0 3 0 4 0 5 0 6 О 7 0 8 0 9 0 10 0 11 0 12 О, 13 0 14 0 15 016 0 17 0 18 0 19 0 20 О 0 0 0 0 0 О 0 0 0 0 0 1 0 0 1 0 1 0 О 1 0 0 1 0 0 1 1 3 О 0 1 0 0О О 0 0 1 01 0 0 1. 0 0 1 0 0 0 1 0 0 1 0 0 3 0 1 0 0 0 1 0 1 1 1 0 1 О О. 3 0 1 1 0 0 1 0 1 1 1 О 1 0 0 3 0 0 1 0 1 0 0 0 0 0 0 00 0 0О 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 0 1 Е 2 3 Е 2 4 5 6 Е 1 7 ЕЗ 8 9 10 ЕЗ 9 Е 1 8 7 6 Е 2 5 4 3 Е 2 4 5