Цифровой регистратор импульсных процессов

(р 4 С 01 Е 29/00 ОПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ К АВТОРСКОМ,К СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРВ 598126, кл. С 1 С 19/00, 1978.Авторское свидетельство СССР(54) ЦИФРОВОЙ РЕГИСТРАТОР ИМПУЛЬСНЫХПРОЦЕССОВ(57) Изобретение относится к измерительной технике и мохет быть использовано в системах измерения импульсных процессов для выделения н регистрации тех из них, которые имеютмаксимальные значения амплитуды. Целью изобретения является расширениеобласти применения за счет увеличения числа регистрируемых импульсных1441333 оставитель В ехред А.Ерав ащенко аненко орректо М.Петрова Лодп СССР аказ б 2 иэводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,В 11 ИИП по)13035, Тираж 772 Государст елам изоб сква, Женного комитетаетений и открытийРаушская наб., д1441333 процессов с максимальными амплитудами, а также за счет одновременностирегистрации и вывода введенной информации. Цель достигается тем, чтов регистратор дополнительно введенытри узла управления, три узла памяти,три Формирователя импульса, четыререгистра 38, 39, 40 и 41, две схемы44 и 45 сравнения, два блока 20 и 21элементов И, компаратор 11 кодов,Изобретение относится к измерительной технике и может быть использовано в системах измерения импульсных процессов для выделения и регистрации тех из них, которые имеют максимальные значения амплитуды,Цель изобретения - расширение области применения за счет увеличениячисла регистрируемых импульсных процессов с максчмальными амплитудами, 10а также за счет одновременности регистрации и вывода информации, зарегистрированной на предыдущем интервале анализа,На Фиг.1 и 2 представлена блок- . 15схема цифрового регистратора импульсных процессов; на фиг.3 - блок синхронизации и регистра сдвига; нафиг.4 - узел памяти; на фиг.5 - генератор тактовых импульсов; на фиг.б"20формирователь управляющих сигналов;на Фиг.7 - узел управления; на фиг.81блок элементов И; на Фиг.9 - формирователь одиночных импульсовнаФиг.10 - блок элементов ИЛИ и выходного регистра.Регистратор содержит АЦП 1, ре,гистр 2 сдвига, блоки 3 и 4 выделе,ния максимума, генератор 5 тактовыхимпульсов, блок 6 синхронизации, уз. - 30лы 7 - 10 памяти, схему 11 сравнения,элементы И 12 и 13, счетчик 14 интервала анализа, формирователи 15 - 18управляющих сигналов, элемент НЕ 19,блоки 20 и 21 элементов И, узлы 22 - 3525 управления, формирователи 26 - 29начального адреса, элементы И 30 -33, элементы ИЛИ-НЕ 34 и 35, Формирователь 36 одиночных импульсов, блок счетчик 14 интервала анализа, выходной регистр, блок элементов ИЛИ,восемь элементов И, два элементаИЛИ-НЕ, что позволяет одновременнопроизводить регистрацию двух импульсных процессов с максимальными амплитудами из серии поступающих на входи выводить информацию о двух другихпроцессах, зарегистрированных ранее.2 з.п. Ф-лы, 1 О ил. 37 элементов ИЛИ, причем блоки 3 и 4 выделения максимума выполнены идентичными и содержат регистры 38 - 41, элементы И 42 и 43, схемы 44 и 45 сравнения. Кроме того, устройство со" держит выходной регистр 46, вход 47 управления считыванием, аналоговый вход 48 и информационный выход 49.Каждий из четырех блоков регистра" ции выполнен на узле 7 (8, 9, 10) памяти, узле 22 (23, 24, 25) управления, элементе И 30 (31, 32, 33) формирователе 26 (27, 28, 29) начального адреса и формирователе 15 (1 б, 17, 18) управляющих сигналов.Регистратор работает следующим образом.По включении питания регистратор устанавливается в исходное состояние, При этом обнуляются генератор 5 тактовых импульсов блок 6 синхронизации, счетчик 1 4 интервала анализа, узлы 22 - 25 управления и регистры 38 - 41.Исходные коды в регистрах 39 и 41, поступающие через блоки 20 и 21 элементов И на входы А и В схемы 11, имеют нулевые значения. Поэтому схема 11 формирует сигнал разрешения на выходе А сВ, поступающий на элемент И 13 и элемент И 42 блока 3 выделения максимума, а на элемент И 12 и элемент,И 43 блока 4 выделения максимума поступает сигнал запрета с выхода А) В.После обнуления счетчик 14 интервала анализа начинает отсчет интервала анализа в таКт с поступающими от генератора 5 импульсами, При этомв течение всего времени счета, т,е. до момента переполнения счетчика 14, на его выходе присутствует сигнал разрешения регистрации, поступающий на формирователи 15 и 16 управляющих сигналов и узлы 22 и 23 управления, Одновременно через элемент НЕ 19 подается сигнал запрета регистрации на формирователи 17 и 18 управляющих сигналов и узлы 24 и 25 управления. Таким образом, регистрация может осуществляться только в узлы 7 и 8 памяти при срабатывании узлов 22 и 23 управления, вВходной аналоговый сигнал с входа 48 поступает на вход АЦП 1, в котором преобразуется в последовательность цифровых отсчетов в такт с поступающими от генератора 5 импульсами. Цифровые отсчеты с АЦП 1 поступают в регистр 2 сдвига и регистры 38 и 40 блоков 3 и 4 вьщеления максимума. В регистрах 38 и 40 текущие цифровые отсчеты запоминаются по тактам с генератора 5 на время, равное длительности преобразования АЦП 1. В регистре 2 сдвига осуществляется с помощью генератора 5 и блока 6 синхронизации запись цифровых отсчетов и продвижение их на выход регистра с задержкой во времени, определяемой периодом тактовых импульсов с генератора 5 и объемом регистра 2 сдвига. Задержанная последовательность цифровых отсчетов с выхода регистра 2 сдвига поступает на входы узлов 7 - 10 памяти.Текущие значения цифровых отсчетов с выхода регистра 38 поступают на первый вход (А) схемы 44 сравнения, на второй вход (В) которой поступает цифровой код, записанный в регистр 39. При превышении значений кода регистра 38 значений кода регистра 39 схема 44 сравнения вырабатывает сигнал разрешения, поступающий на элемент И 42. При этом через элемент И 42 на тактовый вход регистра 39 поступает импульс с генератора 5 и .осуществляется перезапись кода с регистра 38 в регистр 39. Таким образом, на входах схемы 44 сравнения значения кодов становятся равными и сигнал разрешения на ее выходе снимает-: ся. Сформированный схемой 44 сравнения сигнал проходит через блок 20 элементов И, элемент И 13, формирователь 15 управляющих сигналов и посту 20 25 30 35 40 45 50 51015 пает на входы узла 22 управления к формирователя 26 начального адреса. Па этому сигналу Формирователь 26 начального адреса вырабатывает сигнал установки в исходное состояние узла 7 памяти, а узел 22 управления - сигнал разрешения регистрации, поступающий на элемент И 30.В течение действия этого сигнала разрешения регистрации все поступающие на вход узла 7 памяти цифровые отсчеты последовательно записываются в него синхронно с тактовыми импульсами генератора 5. На все время записи с узла 22 управления через элемент ИЗИ-НЕ 34 поступает сигнал запрета на блок 21 элементов И, чем блокируется прохождение сигналов с регистра 41 и схемы 45 сравнения. Приэтом на первый вход (Б) схемы 11 поступают сигналы лаг. "1" по вем р.;з" рядам чта подтверждает сигнал разрешенпя на ега первом выходе (А ( Б) и исключает ложное срабатывание схемы 11 на время записи цифровых отсчетов в узел 7 памяти. Таким образом, запись осуществляется только в узел 7 памяти.При сложной форме входного сигнала, имеющега несколько локальных экс-.тремумов, блок 3 выделения максняумасрабатывает мнсгакратно в течениедействия разрешающего сигнала, сфармираваннога узлам 22 управления, когда осуществляется режим записи в узелпамяти, При каждом очередном срабатывании блока 3 выделения максимума подтверждается разрешающий сигнал с узла 22 управления, а узел 7 памяти устанавливается в исходное состояние, с которого начинается запись информации в него.Каждый раз при этом ранее записанная информация стирается при записи на ее место вновь поступающей информации. Таким образам, в узел 7 памяти регистрируется импульсный процессс максимальным значением, выделеннымблоком 3 выделения максимума.Участок процесса, предшествующий максимальному значению импульса приэтом определяется задержкой, осуществляемай регистром 2 сдвига, и характеризует собой передний франт регистрируемого импульсного процесса.По окончании записи в узел 7 памяти на ега управляющем выходе формируется сигнал, паступающпЪ на узел 22управления и на узел 8 памяти по шине 50.При этом узел 22 управления срабатывает, сигнал разрешения регистрации на его выходе снимается, блокируется элемент И 30, а также снимается сигнал запрета с блока 21 элементов И и узла 8 памяти.Сигналы с блоков 3 и 4 выделения максимума вновь поступают на схему 11, которая сравнивает значения кодов на его нходах. Поскольку значение кода А, выделенного блоком 3 выделения максимума, превьппает значение исходного кода В блока 4 выделения максимума, равное нулевому, то схема 11 выдает по выходу А ) В разрешение на работу блока 4 выделения максимума, т,е. того блока, в котором выделен код меньшего значения, При этом блок 3 выделения максимума блокируется сигналом АВ со схемыи в нем хранится значение выделенного кода максимума первого зарегистрированного импульсного процесса.При поступлении на вход регистратора следующего импульсного процесса начинает работать блок 4 выделения максимума аналогично блоку 3. Сигнал со схемы 45 сравнения через блок 21 элементов И, элемент И 12, формирователь 16 управляющих сигналов поступает на узел 23 управления и формирова.тель 27 начального адреса, которые обеспечивают запись информации в узел 8 памяти в такт с импульсами генератора 5, проходящими через элемент И 31. Процесс записи в узел 8 памяти аналогичен процессу записи в узел 7 памяти. На всем временном интервале записи информации н узел 8 памяти с узла 23 управления через элемент ИЛИ-НЕ 35 поступает сигнал запрета на блок 20 элементов И, чем исключается ложное срабатывание схемы 11 на время записи при превьппении значения выделенного кода блока 4 выделения максимума по сравнению со значением кода, хранящегося н блоке 3 выделения максимума.По окончании регистрации второго импульсного процесса запрет с блока 20 элементов И снимается и вновь сравниваются схемой 11 значения выделенных кодов А и В максимумов н блоках 3 и 4.В течение интервала анализа при многократном поступлении на вход ре 5 10 15 20 25 30 35 40 45 50 55 гистратора следующих импульсных процессов с различными максимальными амплитудами схема 11 ныдает разрешение на работу того блока 3 или 4 выделения максимума, в котором выделен код максимума с меньшим из двух кодов значением. При этом запись в соответствующий узел 7 или 8 памяти осуществляется только при том условии, что значение максимума очередного импульсного процесса превьппает значение выделенного предыдущего максимума работающего в данный момент блока 3 или 4 выделения максимума. Информация, записанная ранее в узле 7 или 8 памяти, при повторной регистрации аннулируется.Таким образом, на интервале анализа выделяются и регистрируются два импульсных процесса с максимальными амплитудами из серии процессов, поступивших на входрегистратора. По окончании интервала анализа счетчик 14 переполняется и вырабатывает сигнал запрета на формирователи 15 и 16 управляющихсигналов, а через элемент НЕ 19 - сигнал разрешения на Формирователи 17 и 18 управляющих сигналов. С этого момента узлы 22 и 23 упранления переводятся в режим задания вывода информации, а узлы 24 и 25 управления - в режим задания регистрации, Кроме того, по сигналу со счетчика 14 интервала анализа формирователь 36 одиночных импульсов вырабатывает импульс обнуления регистров 38 - 41, а формирователи 15 и 16 управляющих сигналов вырабатывают, одиночные импульсы, по которым формирователи 26 и 27 начального адреса устанавливают соответственно узлы 7 и 8 памяти в исходное состояние выво. да информации.На следующем интервале анализа, отсчитываемом счетчиком 14 интервала анализа, регистрация импульсных процессов, поступающих на вход регистратора, осуществляется и узлы 9 и 10 памяти при срабатывании блоков 3 и 4 выделения максимума, узлов 24 и 25 . управления формирователей 28 и 29 начального адреса, формирователей 17 и 18 управляющих сигналон и элементов И 32 и 33. Процесс регистрации при этом повторяется аналогично регистрации в узлы 7 и 8 памяти, которые на данном интервале анализа переводятся в режим вывода зарегистриро7 14 ванной на предыдущем интервале информации. Информация выводится из узлов 7 и 8 памяти поочередно через блок 37 элементов ИЛИ и выходной регистр 46 на выход регистратора по шине 49 синхронно с импульсами опроса от внешнего воспринимающего устройства, поступающими по входу 47 управления считыванием. При этом узел 7 памяти является ведущим, а блок 8 памяти - ведомым, т.е. по окончании вывода всего массива информации из узла 7 ,памяти на его выходе формируется сигнал разрешения на вывод информации из узла 8 памяти.Таким образом, при выводе информации из узлов 7 и 8 памяти устраняется потеря входной информации за счет записи ее на данном интервале анализа в узлы 9 и 10 памяти. По окончании второго интервала анализа узлы 9 и 10 переключаются на поочередный вывод информации через блок 37 элементов ИЛИ и выходной регистр 46, а узлы 7 и 8 памяти - вновь на регистрацию следующих импульсных процессовЦикл; работы регистратора может повторяться многократно в течение всего времени проведения измерений, при этом весь временной интервал измерений разбивается на отдельные интервалы анализа, на каждом из которых производится выделение и регистрация двух импульсных процессов с максимальными амплитудами и одновре" менно обеспечивается вывод информации, зарегистрированной на предыдущем интервале анализа. 41333 ЭО 35 40 45 выделения максимума соединены с выхо 50 дом формирователя импульсов, выходы синхронизации пуска первого-и второго блоков выделения максимума соединены с первыми информационными входами соответственно первого и второгоблоков элементов И, выходы максимального значения первого и второго блоков выделения максимума соеДинены свторыми информационными входами соответственно первого и второго блоков 55 Формула изобретения1. Цифровой регистратор импульсных процессов, содержащий тактовый генератор, анапого-цифровой преобра- зователь, регистр сдвига и первый блок регистрации, причем информационный вход аналого-цифрового преобразователя является одноименным входом регистратора, первый выход тактового генератора соединен с входом тактирования аналого-циФрового преобразователя, информационньш выход которого соединен с информационным входом регистра сдвига, вход тактирования которого соединен с вторым выходом тактового генератора, о т л и ч а ю - щ и й с я тем, что, с целью расширения области применения за счет увеличения числа регистрируемых импульс 5 10 15 20 25 ных процессов с максимальными амплитудами и возможности одновременного вывода информации, зарегистрированной ранее, в него введены с второго по четвертый блоки регистрации, два блока выделения максимума, два блока элементов И, схема сравнения, блок элементов ИЛИ, выходной регистр, счетчик интервала, формирователь импульсов с двойным запуском, два элеЪмента И, два элемента ИЛИ-НЕ и один элемент НЕ, причем информационные входы всех блоков регистрации соединены с выходом регистра сдвига, информационные выходы всех блоков регистрации соединены с соответствующими входами блока элементов ИЛИ, выход которого соединен с информационным входом выходного регистра, ьыход которого является информационным выходом регистратора, вход синхронизации выходного регистра соединен с входами управления считыванием всех блоков регистрации и с входом управления считыванием регистратора, второй выход тактового генератора соединен с входами тактирования всех блоков регистрации и со счетным входомсчетчика интервала, выход старшегоразряда которого соединен с входамиразрешения первого и второго блоковрегистрации, с входом запуска формчрователя импульсов и через элементНЕ - с входами разрешения третьего ичетвертого блоков регистрации, гьходы переполнения первого и третьегоблоков регистрации соединены с одноименными входами соответственно второго и четвертого блоков регистрации,информационные входы первого и второ"го блоков выделения максимума соединены с информационным выходом аналого-цифрового преобразователя, входы тактирования первого и второго блоковвыделения максимума соединены с третьим выходом тактового генератора,входы сброса первого и второго блоков14 элементов И, первые выходы первого и второго блоков элементов И соединены с первыми входами соответственно первого и второго элементов И, вторые выходы первого и второго блоков элементов И соединены соответственно с первым и вторым информационными входами схемы сравнения, выход признака "Меньше или равно" которой соединен с входом разрешения первого блока выделения максимума и с вторым входом первого элемента И, выход которого соединен с входами пуска первого и третьего блоков регистрации, выход признака пБольше" схемы сравнения соединен с входом разрешения второго блока выделения максимума и с вторым входом второго элемента И, .выход которого соединен с входами пуска второго и четвертого блоков регистрации, вход запрета первого блока элементов И соединен с выходом первого элемента ИЛИ-НЕ, первый и второй входы которого соединены с выходами подтверждения соответственно второго и четвертого блоков регистрации, вход запрета второго блока элементов И соединен с выходом второго элемента ИЛИНЕ, первый и второй входы которого соединены с выходами подтверждения соответственно первого и третьего блоков регистрации.2. Регистратор по п.1, о т л и - ч а ю щ и й с я тем, что блок выделения максимума содержит два регистра, схему сравнения и элемент И,причем информационный вход первого регистра является информационным входом блока, выход первого регистра соединен с первым информационным входом схемы сравнения и с информационным входом второго регистра, выход которого соединен с вторым информационным входом схемы сравнения и с выходом максимального значения блока, входы сброса первого и второго ре 41333 1 Огистров соединены с входом сбросаблока, вход записи первого регистрасоединен с первым входом элемента Ии с входом тактирования блока, выходпризнака "Больше" схемы сравнениясоединен с вторым входом элемента Ии с выходом синхронизации пуска блока, выход элемента И соединен с вхо дом записи второго регистра, третийвход элемента И является входом разрешения блока3. Регистратор по п.1, о т л и -ч а ю щ и й с я тем, что блок реги" 15 страции содержит узел памяти, увелуправления, два формирователя импульсов и элемент И, выход которогосоединен с входом синхронизации записи узла памяти, информационный вход 20 и информационный выход которого являются соответственно, информационнымвходом и информационным выходом блока, выход переполнения узла памятисоединен с входом сброса узла управ ления и с выходом переполнения .блока,вход переполнения узла памяти являет.ся входом переполнения блока, первыйвход элемента И является входом тактирования блока, второй вход элемен та И соединен с выходом разрешениязаписи узла управления и с выходомподтверждения блока, вход синхронизации чтения узла памяти соединен содйоименным выходом узла управления,вход начальной установки узла памятисоединен с выходом первого формирователя импульсов, вход запуска которого соединен с входом запуска записи узла управления и с выходом второ го формирователя импульсов, вход запуска которого является входом пускаблока, вход разрешения второго формирователя импульсов соединен с входомразрешения запуска узла управления 45 и с входом разрешения блока, вход управления считыванием узла управленияявляется одноименным входом блока.