Устройство для измерения средних значений нестационарных сигналов

СООЗ СОВНСНИХСОЦИАЛИСТИЧЕСКИХРЕСДУБЛИК 134702 01 К 9/00 АНИ РЕТЕНИЯ ЕТЕЛЬСТВ 4 й ОСУДАРСТВЕКНЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ Н АВТОРСКОМУ(71) Куйбышевский авиационныи институт им. акад, С. П. Королева (72) В, А. Медников и А. Н. Порынов (53) 621. 317 (088, 8)(56) Справочник по нелинейным схемам,/ Под ред. Д. Лейнгольда, М.; Мир, 1977 с. 116, 117.Авторское свидетельство СССР У 1073706, кл. С О 1 К 19/00, 980, (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ СРЕДНИХ ЗНАЧЕНИЙ НЕСТАЦИОНАРНЫХ СИГНАЛОВ(57) Изобретение может быть использовано в установках технической диагностики спектрального состава шумов и вибраций, режимов работы различных промышленных объектов, а также в медицине при измерении среднего давления крови в течение каждого сердечного цикла, среднего выдыхаемого объемдвуокиси углерода при каждом дыхательном цикле. Цель изобретения - повышение. точности измерений эа счетиспользования переменного масштабаинтегрирования и расширения диапазона вариаций времени усреднения, Дляэтого в устройство, содержащее интегратор 1, генератор 2, гиперболических импульсов, блок 3 выборки-хранения, ключ 4, блок 5 управления, дополнительно введены цифроаналоговыйпреобразователь 6 и вычислительныйблок 7, а интегратор 1 выполнен многодиапаэонным. Устройство имеет сигнальный вход 8 и управляющий вход 9.Работа устройства поясняется временными диаграммами, приведенными в описании изобретения где также даныфункциональные схемы блока управления, многодиапазонного интегратора ивычислительного блока, 4 з.п, ф-лы,7 ил.У (32) дык,р- й Рык.1 Составитель Г. Козулактор Н, Бобкова Техред И.Попович Бутяг Корректор По писное з 5 1130 оизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 иоэ Ры,г, г и(-ю 1Фык, Я ир-я Юык. + УУ 3) Уых,/44 НИИПИ Го по дел 35, МоскТираж 729 Дсударственного комитета СССРам изобретений и открытийва, Ж, Раушская наб., д, 4/51347028 Изобретение относится к измерительной технике, предназначено для измерения средних значений сигналов и может быть использовано в установкахс,технической диагностики, спектрального состава шумов и вибраций, режимовработы различных промышленных объектов, а также.в медицине при измерении среднего давления крови в течение каждого сердечного цикла, определении среднего выдыхаемого объемаСО в каждом дыхательном цикле,Цель изобретения - повышение точности измерения за счет введения переменного масштаба интегрированияи расширения диапазона вариаций времени усреднения.На фиг, 1 представлена общаяструктура устройства для измерения 20средних значений нестационарных сигналов; на Фиг. 2 - 4 - функциональныесхемы блока управления, многодиапазонного интегратора и вычислительногоблока соответственно; на Фиг. 5 -7 - временные диаграммы, поясняющиеработу устройства,Устройство для измерения среднихзначений нестационарных сигналов содержит многодиапазонный интегратор 1, 30генератор 2 гиперболических импульсов блок 3 выборки-хранения, ключ4, блок 5 управления, цифроаналоговыйпреобразователь 6, вычислительныйблок 7, Обозначены также сигнальныйвход 8 и управляющий вход 9 устройства, Вход многодиапазонного интегратора 1 соединен с сигнальным входом8 устройства, а выход через последовательно соединенные ключ 4, генера Отор 2 гиперболических импульсов,цифроаналоговый преобразователь 6 свходом блока 3 выборки-хранения, управляющие вход ключа 4 и вход блока 5 управления подключены к управляющему входу 9 устройства, первыйвыход блока 5 управления соединен суправляющим входом интегратора 1 ипервым управляющим входом вычислительного блока 7, второй управляющий вход которого и управляющий входблока 3 выборки-хранения соединены свторым выходом блока 5 управления,цифровые входы цифроаналогового преобразователя 6 подключены к соответствующим выходам вычислительного блока, первый и второй входы которогосоединены соответственно с цифровымвыходом многодиапаэонного интегратора 1 и третьим выходом блока 5 управления,Многодиапазонный интегратор(фиг. 3). содержит два компаратора1 О и 11, элемент ИЛИ 12, управляемыйинтегратор 13 и источник 4 опорныхнапряжений, Выход управляемого интегратора 13 соединен с первыми входамикомпараторов 10 и 1 с выходом многодиапазонного интегратора 1, вторыевходы компараторов 10 и 11 подключены к соответствующим выходам источника 14 опорных напряжений, а выходы -ко входам элемента ИЛИ 12, выход которого соединен с тактовым входомуправляемого интегратора 13 и цифровым входом многодиапазонного интегратора 1,Блок 5 управления (фиг, 2) содержит два компаратора 15 и 16, источник 17 опорных напряжений, резистивный делитель 18, элемент ИЛИ-НЕ 19,управляемый интегратор 20, ключ 21,инвертор 22 и триггер 23, Вход блока 5 управления соединен с входоминвертора 22, первым входом элемента ИЛИ-НЕ 19, управляющим входомключа 21 и К-входом триггера 23,выход которого соединен с управляющим входом управляемого интегратора20 и вторым входом элемента ИЛИ-НЕ19, выход которого соединен с входом сброса управляемого интегратора20, выход которогс соединен с первыми входами компараторов 15 и 16,выходы которых соединены соответственно с Я-входом триггера 13 и тактовым входом управляемого интегратора 20, вход которого соединен с выходом ключа 21, первый вход последнего соединен с плюсовым выходом источника 17 опорных напряжений, минусовой выход которого соединен с вторым входом компаратора 16, вторымвходом ключа 21 и входом резистивного делителя 18 напряжений, выход которого соединен с вторым входом компаратора 15, первым, вторым и третьимвыходами блока 5 управления являютсясоответственно выходы инвертора 22 икомпараторов 15 и 16.Каждый из управляемых интеграторов 13 и 20 (Фиг. 2 и 3) содержитогерационный усилитель 24, конденса -тор 25, резистор 26, ключ 27, блок28 коммутируемых конденсаторов 29-129-п, в который входят ключи 30-130-п, регистр 31 и элемент 32 задерж1347028 Кроме того, с момента С подачиуправляющего импульса на вход 9 уп равления устройства напряжение 0,1на выходе операционного усилителя24 блока 1 (фиг. 3) изменяется согласно уравнения1+1Б Ч Й 1б1где М= в в в- масштаб представ 5 дб ления выходного напряжения многодиа"пазонного интегратора 1 в первом диапазоне масштабироваки, Вход управляемого интегратора13 (20) через резистор 26 соединен.с входом операционного усилителя 24,первыми выводами ключа 27, конденсатора 25 и блока 28 коммутируемых конденсаторов, вторые выводы конденсатора 25, ключа 27 и блока 28 коммутируемых конденсаторов соединены свыходом операционного усилителя 24и выходами управляемых интеграторов13 и 20, управляющие выходы которыхсоединены с управляющим входом ключа 27, с параллельными входами регистра 31 и через элемент 32 задержки с управляющим входом регистра 31,вход сброса и тактовый вход которого являются соответствующими входамиуправляемых интеграторов 13 и 20.Вычислительный блок 7 (фиг. 4) содержит последовательно соединенныереверсивный счетчик 33, дешифратор34 и регистр 35, выходы которого являются выходами вычислительного блока 7, управляющие входы счетчика 33и регистра 35 являются первым и вторым управляющими входами вычислительного блока 7, первый и второй входыкоторого соединены соответственно ссуммирующим и вычитающим входом реверсивного счетчика,Устройство работает следующимобразом,На вход 8 устройства подают входную аналоговую информацию (исследуемый сигнал Ч ), подлежащую усреднению, а на вход 9 - управляющий импульс, характеризующий своей длительностью время усреднения Т исследуемого сигналаВ исходном состоянии на входе блока 5 управления установлено напряжение нулевого уровня, в результате чего управляемый интегратор 20 блока 5управления находится в состояниисброса (фиг. 3), так как напряжениемуровня логической единицы, поступающим с выхода элемента ИЛИ-НЕ 19, замкнут электронный ключ 27 блока 20(фиг. 2) и взведен регистр 31, поэтому ключи 30-1 - 30-и замкнуты. Науправляющем входе многодиапазонногоинтегратора 1 присутствует напряжение уровня логической единицы(фиг, 5), отчего многодиапазонныйинтегратор 1 находится в сброшенномсостоянии. При этом его выходноенапряжение равно нулю (фиг, 5), аключ 4 устройства разомкнут,В момент времени 1, на управляющий вход 9 устройства поступает управляющий импульс (фиг. 5). Приэтом на первом выходе блока 5. управ 5ления уровень напряжения с моментай изменяется с логической единицы1на логический нуль (фиг. 5, моментыС ) 1, ). В результате условия сбросаинтегратора 1 снимаются. Начинаетсястадия интегрирования,С момента с, многодиапаэонныйинтегратор 1 производит операциюинтегрирования исследуемого сигналав течение действия управляющего импульса на управляющем входе 9 устройства.В процессе интегрирования при достижении выходным напряжением цО)интегратора предельно допустимогозначения Б; К его выходного напряжения масштаб интегрирования М те 1кущего поддиапазона изменяется намасштаб интегрирования М. в по 1+125 следующем поддиапаэоне, а накопленное значение интеграла сигнала Чуменьшается с соответствующим коэф"фициентом М.. В момент времени е,1 а 1ключ 27 управляемого интегратора 13размыкается нулевым уровнем напряжения (фиг. 5, т г,), Тем самым снимаются условия сброса управляемогоинтегратора 13.Напряжение на выходе управлениязаписью регистра 31 удерживаетсяуровнем логической единицы в течение,времени задержки элемента 32 задержки (фиг. 6 б), достаточным для занесения нулевого кода на выходе регистра 31, При этом электронные клю 40чи 30-1 - 30-и размыкаются.13470 масштаб представления выходного напряжения многоК26величина суммы емкостей конденсаторов 29-1 - 29-).; СЦ и)н С +Сэ,П) (1:, =С,), 4 О 1М.= в масшт представления выходного напряжения многодиапазонного интегратора 1 в -м диапазоне масштабирования его выходного напряжения в(с+ с )+аь 10 ап ния его выходногонапряжения;К - величина сопротивле 26ния времязадающегорезистора 2 б;С - величина. емкостиконденсатора 25;Ч . - напряжение входного3сигнала.При достижении напряжением У 1 уровня опорных напряжений, постуйающих на входы компараторов 10 и 11 в моментсрабатывает (в зависимости от полярности напряжения ) соответствующий компаратор, При положительной полярности Б 1 срабатывает компаратор 10, а при отрицательной - компаратор 11, При этом1ц- и 1 ч,й.20,Сигнал с выхода соответствующего компаратора (фиг. 5 Ь, момент г. ) через элемент ИЛИ 12 поступает на тактовый вход сдвига регистра 31 и на второй выход многодиапазонного интегратора 1, При этом на выходе сдвигово 1 о регистра 31 в момент е: формируется напряжение, уровня логической единицы (фиг. бв, момент ), так ЗО как на его последовательном входе установлено напряжение уровня логической единицы, отчего электронный ключ 30-1 замыкается, подключая конденсатор 29-1 параллельно конденсато- З 5 ру 25, выходное напряжение операционного усилителя 24 уменьшается скачком до величины где Б (Е:Е ): а(Пе) к ц 1 2-- значениеПоь напряжения на выходе операционного усилителя 24 в момент времени компа 45 рированияС , - величина емкости конденсатора 29-1;П , П- соответственно напряжения на плюсовом и минусовом выходах источника 14 опорных напряжений и,где- производный коэффициент,В результате этого, в момент Г =Е (начала второго диапазона масштабирования выходной величины286многодиапазонного интегратора 1) изменяется масштаб представления результирующего напряжения на выходе операционного усилителя 24: 2Саб 1где М - К С +С26 Я 5 2 Чдиапазонногоинтегратораво втором диапазоне масштабирования еговыходного напряжения,Для любого 1-го диапазона.масштабирования выходной величины многодиапазонного интегратора 1 выходное напряжение операционного усилителя 24 и интегратора 1 с момента . начаа ла -го диапазонй представляется в виде 1,+е7 е 1Е,(С+7 Сы-- рз.е)1=) Разбив результат, интегрирования исследуемого сигнала на поддиапазоны интегрирования, получают выражения кратности Ъ, 1.-го диапазона масштабирования выходного напряжения интегратора 1 через отношение его выходных напряжений 1) и П соот(1) 11-. 1) ветственно, в 1-м и (1.-1)-м диапазонах, как1где М,= ----С К масштаб представления выходного наПри этом, масштабы М, представления выходных напряжений интегратора 1 в 1.-х диапазонах масштабирования его выходного напряжения могут быть выражены через масштаб М представления выходного напряжения интегратора в первом диапазоне согласно в частности, при равенстве всех коэффициентов Ь = Ь,= Ь == Ь: = Ъ.Я6 м)(т.е. при равенстве кратностей всех диапазонов масштабирования выходного напряжения интегратора 1)И- )М.=М Ь1 Одновременно, в течение действияна управляющем входе 9 устройства управляющего импульса, характеризующегосвоей длительностью время усредненияТ исследуемого сигнала, блок 5 управления формирует также на третьемвыходе в соответствующие моменты време"ни сигналы меток времени, характеризующие границы заранее заданных временных интервалов, на кото 1)ые квантуетсяуправляющий импульс, т.е. последнийс моментаначала своего действия1разбивается блоком 5 на диапазоныквантования по времени.Границам окончания этих последовательно расположенных во временидиапазонов квантования соответствуютмоменты времениФ Екв. 9 кв . соответственно)квф кв, фотсчитанные от момерта С и определяющие моменты появления соответствующих сигналов меток времени на третьемвыходе блока 5 управления, с которогоони поступают на второй вход вычислительного блока 7 (фиг. 1),Если кратность а 1-го диапазонаквантования времени усреднения Т выразить через отношение его границ,определенных моментами С икьсогласно уравненияк 6 к 6а.= -- " -- ,-х диапазонов квантования, отсчитанные от моментаначала действия упоавляющего импульса, могут быть выражены через нижнюю границукв о первого диапазона квантования согласно уравнения- момент времени, отсчитанный от моментаВ частности, при равенстве .всех коэффициентов а = с,= а == а, =(т,е. при квантовании управляющего импульса на кратные временные интервалы) Е = СкбС логического инвертора 22 напряжение уровня логической единицы(фиг. 76) поступает на выход блока 5управления (фиг, 5).С приходом в момент с, на входблока 5 управления импульса напряже 25ния уровня логической единицы(фиг, 7 а) уровни напряжений на выходах элементов 22 и 23 (фиг. 3) меняются на противоположные (фиг. 76 иж). В результате, ключ 27 управляемого интегратора 20 (фиг. 2) размыкается нулевым уровнем напряжения,поступающим с выхода триггера 23(тем самым снимаются условия сбросауправляемого интегратора 20).Кроме того, с момента С прихода35 управляющего импульса на управляющийвход ключа 21 последний переключается в состояние, при котором его выход скоммутирован с его первым информационным входом,40 При этом плюсовой выход источника 17 опорных напряжений (фиг, 2),подключается к аналоговому входу управляемого интегратора 20 (фиг, 2),в результате чего напряжение Ч,45 на выходе операционного усилителя 24управляемого интегратора 20 для первого диапазона квантования времениусреднения (квантования по времениимпульса управления) изменяется сог 50 ласнопряжения управляемого интегратора20 в первом диапазоне квантования времени усреднения;величина напряжения на плюсовом где И,) (Т=)=Б, - значение напряжения на 35 выходе операционного усилителя 24 в момент времени компарированияДля любого 3-го диапазона квантования времени усреднения выходное напряжение операционного усилителя 24 с момента С начала 1-го диапазона представляется в виде 40 45 И, =1)1 И 1где И. =--)-)1 а 50 масштаб предстаВ ЛЕНИЯ ВЫХОДНОГО напряжения управляемого интегра- тора 20 в 1-м дивыходе источника 1017 опорных напряжений блока 5 управления,При достижении напряжением М,)уровня опорного напряжения, поступающего на второй вход компаратора 16(фиг. 7 Ь) последний в момент с срабатывает. Сигнал с выхода компаратора 16 поступает на тактовый входсдвигового регистра 31 и на третий 20выход блока 5 управления (фиг, 7 д ифиг. 5, момент 1,)При этом на первом выходе регистра 31 в момент й формируется напряжение уровня логической единицы, отчего электронный ключ 30-1 замыкается, подключая конденсатор 29-1 параллельно конденсатору 25, выходноенапряжение операционного усилителя24 уменьшается скачком до величиныС1)1 = ----- Ы 1(е=с ) апазоне квантования времени усреднения, должен быть выражен через масштаб ИПри условии равенства величин кратностей всех диапазонов квантования О= О, = О == а, = а 0+11=1выраженные для масштаба И, представится какИИ-По окончании действия управляющего импульса в момент Т , электронныйключ 4 размыкается, Начинается стадия преобразования аналоговой вели". чины.При этом с моментагенератор 27гиперболических импульсов переходит в режим формирования на своем выходе напряжения, изменяющегося по законуЧ = Ь(Я)где Ь - масштабный множитель, определяется параметрами элементов генератора 2 гиперболических импульсов;Т - текущее время, отсчитываемоеОт момента С . окончания действия импульса на управляющем входе ключа 4;4 - константа, определяемая свойствами генератора 2 гиперболических импульсов,Одновременно в моментна выходе элемента ИЛИ-НЕ 19 (фиг, 3)формируется импульс напряжения уровня логической единицы (фиг, 7 г, моменты)), Этот импульс поступает на вход сброса управляемого интегратора 20, устанавливая регистр31 в нуль (фиг, 3),При этом с моментаэлектронныеключи 30-1 - 30"п размыкаются, в результате чего масштаб интегрированияуправляемого индуктора 20 становится равным масштабу И (так как кОперационному усилителю 24 остаетсяподключенным только конденсатор 25),Кроме того, с смомента , окончания управляющего импу. ьса на управляющем входе ключа 21, последний переключается во второе состояние, при34702812перболических импульсов к моментусформируется напряжение1 иуЧ = Ь5 ( т котором его выход суммирован с еговторым информационным входом,При этом минусовой выход источника 17 опорных напряжений (фиг. 3)подключается к аналоговому входу улравляемого интегратора 20, в результате чего напряжение Чна вы 11ходе операционного усилителя 24 изменяется по закону 1+Т ч,и,=1, )Ю (1=С ) 1Ь9 тогда С+1При достижении напряжением Ч1) Ф., величины выходного напряжения резистивного делителя 18 (фиг, 7 в, мо мент с) компаратора 15 (фиг, 3) в моментР срабатывает, его выходной сигнал напряжения уровня логической единицы поступает на Б-вход триггера 23, устанавливая его в состояние 25 логическЬй единицы, Сигнал с выхода триггера 23 поступает на управляющий вход управляемого интегратора 20 и на второй вход элемента ИЛИ-НЕ 19,В результате, на выходе элемента 30 ИЛИ-НЕ 9 с моментауровень напряжения изменяется с логической единицы на логический нуль (фиг. 7 г, момент г.р)Временной интервал Т =1 -С, определяется из условия достижейия выходным напряжением Ы операционного усилителя 24 напряжения Б, падающего на выходе резистивного делителя 18 в момент времени40 45 оквИ То Т-Т,50 а Р И Т ЛрТак как в выбирается и условия о то на выходе генератора 2 и гикЬ После выбора значения 8 =или при равенстве всех о а если величина Ь и а выбраны из условия 1+т- т )= ЬИ,- Ч, й.сЭто напряжение поступает на аналоговый вход цифроаналогового преобразователя 6, на цифровой вход которого поступает величина коэффициентаделения К , которая формируется ввычислительном блоке во времядействия управляющего импульса на управляющем входе 9 устройства следующимобразом,В исходном состоянии счетчик 33сброшен напряжением уровня логической единицы (фиг, 5), поступающим наего установочный вход с первого выхода блока 5 управления.С момента временисчетчик 33увеличивает выходные коды, начинаяс нулевого, на единицу после каждогоимпульса, приходящего на его суммирующий вход в моменты Г. иит,д. (фиг, 5) со второго выходамногодиапазонного интегратора 1,Уменьшает выходные коды счетчик33 после каждого импульса, приходящегося на его вычитающий вход с третьего выхода блока 5 управления(фиг, 5, мрмент Т, ),С выхода дешифратора 34 коды счетчика запоминаются в регистре. В результате на выходе счетчика к моментуС,к накопится код, равный ш-п, гдеш и и - соответственно количество импульсов, поступивших на входы счетчика 33 соответственно с второго входамногодиапазонного интегратора 1 и стретьего выхода блока 5 управления;Выходной код счетчика 33 преобразуется дешифратором 34 к виду а" " изапоминается в регистре 35 по переднему фронту импульса, поступившегов момент гв, на вход регистра 35 свхода блока 28 (с выхода блока 5управления (фиг. 5, момент13 34702В цифроаналоговом преобразователесигнал, поступивший на аналоговыйвход, умножается на цифровой код,поступающий на цифровой вход с выхо 5да регистра 35, При этом на выходецифроаналогового преобразователяформируется величинат7 =Р - Чс 11,Гь),.акоторая фиксируется в блоке 3 выборки-хранения.Формула изобретения1, Устройство для измерения средних значений нестационарных сигналов, содержащее интегратор, вход которого является сигнальным входомустройства, а выход через ключ соединен с входом генератора гиперболических импульсов и блок выборки-хранения, управляющие входы интегратора и блока выборки-хранения, управляющие входы интегратора и блока выборки-хранения соединены соответственно с первым и вторым выходамиблока управления, вход которого является управляющим входом устройства, ЗО.о т л и ч а ю щ е е с я тем, что,с целью повышения точности измеренияза счет введения переменного масштаба интегрирования и расширения диапазона вариаций времени усреднения,в него введены цифроаналоговый преобразователь и вычислительный блок,а интегратор выполнен многодиапазонным, аналоговый вход цифроаналогового преобразователя подключен к выходу40генератора гиперболических импульсов, а выход - к входу блока выборкихранения, второй выход многодиапаэонного интегратора и третий выход блока управления соединен соответственно с первым и вторым входами вычис 45лительного блока, первый и второй управляющие входы которого подключенысоответственно к первому и второмувыходу блока управления, выходы вычислительного блока соединены с соответствующими цифровыми входами цифроаналогового преобразователя, управляющий вход ключа соединен с управляющим входом устройства,552, Устройство по п1, о т л и -ч а ю щ е е с я тем, что блок управления содержит триггер, ключ, инвертор, резистивный делитель напряжений,14управляемый интегратор, источник опорных напряжений, два компаратора и элемент ИЛИ-НЕ, выход которого соединен с входом сброса управляемого интегратора, аналоговый вход которого соединен с выходом ключа, а выход - с первыми входами компараторов, первый вход ключа соединен с плюсовым выходом источника опорных напряжений, минусовой выход которого соединен с вторым входом ключа, вторым входом первого компаратора и входом резистивного делителя напряжений, выход которого соединен с вторым входом второго компаратора, выход триггера соединен с первым входом элемента ИЛИ-НЕ и с управляющим входом управляемого интегратора, К-вход триггера, управляющий вход ключа, вход инвертора и второй вход элемента ИЛИ-НЕ объединены и являются входом блока управления, выход инвертора является первым выходом блока. управления, выход второго компаратора соединен с Б-входом триггера и является вторым выходом блока управления, выход первого компаратора соединен с тактовым входом управляемого интегратора и является третьим выходом блока управления,3, Устройство по п, 1, о т л и ч а ю щ е е с я тем, что многодиапазонный интегратор содержит источник опорных напряжений, два компаратора, элемент ИЛИ и управляемый интегратор, выход которого соединен с первыми входами компараторов и является первым выходом многодиапазонного интегратора, выходы компараторов соединены с соответствующими входами элемента ИЛИ, выход которого соединен с тактовым входом управляемого интегратора и является вторым выходом многодиапазонного интегратора, вторые входы первого и второго компараторов соединены соответственно с плюсовым и минусовым выходами источника опорных напряжений, аналоговый и управляющий входы управляемого интегратора являются соответствующими входами многодиапазонного интегратора.4Устройство по п, 1, о т л и - ч а ю щ е е с я тем, что вычислительный блок содержит счетчик, дешифратор и регистр, выходы счетчика соединены с входами дешифратора, выходы которого соединены с входами15134регистра, выходы которого являются выходами вычислительного блока, а тактовый вход - первым управляющим входом вычислительного блока, вторым управляющим входом которого является вход сброса счетчика, суммирующий и вычитающий входы которого являются соответственно первым и вторым входами вычислительного блока,5. Устройство по пп. 1 - 3, о т - л и ч а ю щ е е с я тем, что, управляемый интегратор содержит операционный усилитель, ключ, резистор, конденсатор, элемент задержки, регистр и блок коммутируемых конденсаторов, состоящий из и параллельных цепей последовательно соединенных конденсаторов и ключей, причем управляющие входы ключей соединены с соответствующими выходами регистра,7028 16инвертирующий вход операционного усиПителя соединен с первыми выводамиключа, блока коммутируемых конденсаторов, резистора и конденсатора,выход операционного усилителя соедийен с вторыми выводами конденсатора,ключа и блока коммутируемых конденсаторов и является выходом управля,емого интегратора, второй вывод резистора является аналоговым входомуправляемого интегратора, управляющий вход ключа соединен с параллельными входами регистра и через элемент задержки - с входом управлениязаписью регистра и является управляющим входом управляемого интегратора, последовательный вход регистраподключен к шине логической единицы,а тактовый вход и вход сброса регистра являются соответствующими входамиуправляемого интегратора,