Устройство задания скорости в системах числового программного управления

(71) Харьковский ордена Левинаполитехнический институт им. В,И,Ленина( 56) Авторское свидетельство СССР9 541146, кл. 605 В 19/18, 1974,Системы автоматического. управле -ния станками. Сб, Под ред Ю,Е. Михеева и др, М,3 Машиностроение, 1978,с. 93-96, рис. 84,54)(57) 1. УСТРОЙСТВО.,ЗАЦАНИИ СКОРОСТИ В СИСТЕМАХ. ЧИСЛОВОГО ПРОГРАМ-МНОГО УПРАВЛЕНИЯ, содержащее блокуправления, управляемый делительчастоты, первый регистр, подключенныйвыходом к первому входу первого блока сравнения, соединенного вторымвходом с первым информационным выходом первого интегратора, о т л ич а ю щ е. е с я тем, что, с цельюповышения точности устройства, внего введены второй регистр, второйблок сравнения, второй интегратор,счетчик импульсов, элемент ИЛИ игенератор импульсов, подключенныйвыходом к первому информационномувходу блока управления и к входууправляемого делителя частоты, связанного управляющим входом с пер-.вым установочным входом устройства, а выходом - с вторым информационным входом блока управления, подключенного третьим информационным входам ЯО;, 1211695 Д.к входу "Код скорости" устройства, первым и вторым управляющими входами соответственно - к входам "Разгон" и "Торможение" устройства, первым информационным выходом - к входу.пер вого регистра, третьим управтяющим входом - к выходу первого блока сравнения, вторым и третьим информационными выходами соответственно к первому и второму информационным входам первого интегратора, а первым управ лянщим выходом к управляющему входу первого интегратора, соединенного вторым информационным выходом с выхо- . дом устройства и с первым входом первого элемента ИЛИ, подключенного вы- ф ходом к счетному входу счетчика им-. пульсов, связанного установочным входом с вторым установочным входом устройства, а выходом переполненияа с четвертым управляющим входом блока Е унправления подключенного четвертым информационным выходом,к входу второ го регистра, соединенного выходом с первым входом второго блока,сравнения, подключенного выходом к пятому управлякщему входу блока управления, связанного пятым и шестым информационными. выходами соответственно с пер% вым и вторым информационными входами второго интегратора, а вторым управляющим выходом с управляющим входом . второго интегратора, подключенного первым информационным выходом к второму входу второго блока сравнения, а вторым информационным выходом - к второму входу первого элемента ИЛИ, причем шестой и седьмой управляющие входы блока управления соединены со- ответственно с входом "Пуск" и вхо1211695 17 18 бы,г выходах элемента И 47 элементов ИЛ 11 40 и 41, При этом перекроются выходы 20 и 21, При переполнении счетчика (перемещений) 11 на вход 31 посту- ь пит сигнал логической единицы и уста-. новит триггер 36 в единичное состояние, Сигнал логической единицы с прямого выхода триггера 36 через элемент И 50, элемент ИЛИ 41 поступит на1 О вход 5 элемента И 55, а через элемент И 48, элемент ИЛИ 40 - на вход элемента И 54, При этом импульсы с делителя ускорений по выходам 20 и 21 начнут поступать на входы регистров .подинтегральных функций интеграторов 5 и 9, В .дальнейшем работа устройствав этом режиме не отличается от работыв режиме "Торможение",Предлагаемое устройство позволяетнаиболее просто осуществить программирование скорости - задается лишьВкод новой скорости н команды на ееизменение, автоматическое осуществление разгона и торможения, точноеопределение начала торможения, широкий диапазон уставок ускорения,воэможность торможения с ускорением)отличающимся от ускорения при разгоне,"Патент", г, Ужгород, ул, Проектна иа Тираж 837 ВНИИПИ Государствен по делам иэобрете 11 3035, Москва, Ж, ногонийРауш ноета СССтийбдю121 дом "Установка исходного состояния" устройства,2, Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок управления содержит два триггера, пять элементов ИЛИ, тринадцать элементов И, три элемента НЕ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, подключенный выходом к первому входу первого элемента И, первым входом к первому управляющему входу блока управления, к первому входу второго элемента ИПИ, к первым входам второго, третьего.и четвертого элементов И, а вторым входом - к второму управляющему входу блока управления, к второму входу второго элемента ИЛИ, к первым входам пятого и шестого элементов И и через первый элемент ,НЕ к первому входу третьего элемента ИЛИ, соединенного выходом с первым входом седьмого элемента И, а вторым входом - с третьим управ ляющим входом блока управления и через второй элемент НЕ с первым входом восьмого элемента И, подключен-ного вторым входом через третий эле мент НЕ к пятому управляющему входу блока управления и к второму входу шестого элемента И, а выходом - к первому входу четвертого элемента ИЛИ и к второму входу второго элемента И, а выходм - к первому входу пятого элемента ИЛИ, связанного вторым входом с выходом пятого элемента И, а выходом - с первым входом девятого элемента И, подключенного выходом к второму информационному выходу блока управления, а вторым входом - к выходу десятого элемента И и к первому входу одиннадцатого эле-мента И, связанного выходом с пятым информационным выходом блока управления, а вторым входом - с выходом четвертого элемента ИЛИ, подключенного вторым входом к выходу четвертого 1695элемента И, соединенного вторым входом с прямым выходом первого триггера, с вторым входом пятого элемента И и с вторым входом седьмого элемента И, подключенного выходом к первому входу шестого элемента ИЛИ, соединенного вторым входом с седьмым управляющим входом блока управления, а выходом - с нулевым входом второго триггера, подключенного единичным входом к шестому. управляющему входу блока управления, инверсным выходом к нулевому входу первого триггера, а прямьаа выходом - к первому входу десятого элемента И и к первому входу двенадцатого элемента И, связанного вторым входом с первым информационным входом блока управления а выходом - с третьим информационным выходом блока управления и с третьим входом шестого элемента И, подключенного выходом к шестому информационному выходу блока управления, а четвертым входом - к первому управляющемувыходу блока управления, к вто" рому входу третьего элемента ИЛИ и к инверсному входу первого триггера, соединенного единичным входом с четвертым управляющим входом блокауправления, причем второй информационный вход блока управления подключен к второму входу десятого .элемента И, второй управляющий выход блока управления - к выходу третьего элемента И, первый и четвертый информационные выходы блока управления - к выходам соответственно первого и тринадцатого элементов И, а третий информационный вход блока управления - к второму входу первого элемента И и к первому входу тринадцатого элементаИ, соединенного вторым входом с выходом второго элемента1Изобретение относится к технике автоматизированного управления производственными процессами, а именно к устройствам для использования в системах числового программного управления станками, является частьюцифрового интерполятора, и предназначено для преобразования кода скорости подачи в частоту импульсов в различных режимах работы интерполятора.5 О 15 20 25 30 35 40 45 50 55 ются,Цель изобретения - повышение точности устройства за счет определениямомента начала торможения.На фиг. 1 представлена блок-схемаустройства; на фиг, 2 - функциональная схема блока управления,Устройство содержит генератор 1,импульсов, управляемый делитель 2частоты, первый регистр 3, первыйблок 4 сравнения, первый интегратор5, блок 6 управления, второй регистр 7, второй блок 8 сравнения,второй интегратор 9, элемент ИЛИ 10счетчик 11 импульсов. Первый и второй информационные входы 12 и 13первый и четвертый информационныевыходы 14 и 15 блока управления,выход 16 первого регистра, выход17 второго регистра, третий и пятый управляющие входы 18 и 19, второй, пятый, третий, шестой, инфор. -мационные выходы 20-23, блока управления, первый и второй управляющие выходы 24 и 25 блока управления, первые информационные выходы26 и 27 и вторые информационные выходы 28 и 29 соответственно первогои второго интеграторов, выход 30второго элемента ИЛИ, четвертыйуправляющий вход 31 блока управления, первый и второй управляющиевходы 32 и 33 блока управлениятретий информационный вход 34 блокауправления,Блок 6 управления содержит второйи первый триггеры 35 и 36, шестой,второй, третий, пятый, четвертыйэлементы ИЛИ 37-41, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 42, первый, тринадцатый,седьмой, .восьмой, второй, пятый,третий, четвертый, двенадцатый, десятый, шестой, девятый и одиннадцатый элементы И 43-55, первый, второйи третий элементы НЕ 56-58, выход20 соединяет соответствующий выходприращения подынтегральной функцииблока 6 управления с входом приращения подынтегральной функции цифрового интегратора 5, Выход 21 соединяет соответствующий выход приращенияподынтегральной функции блока 6 управления с входом приращения подынтегральной функции цифрового интегратора 9, а выход 22 соединяет соответствующий выход приращения незави-,симой переменной блока 6 управления,с входом приращения независимой переменной цифрового интегратора 5, вы..од 23 соединяет соответствующий выходприращения независимой переменной блока 6 управления с входом приращения независимой переменной второго цифрового интегратора 9.Устройство работает следующим образом,Режим разгона, В этом режиме код предыдущей скорости хранится в регистрах подынтегральных функций не показано интеграторов 5 и 9, а код скорости, до которой нужно осуществить разгон, через блок 6 управления, с выходов 14 и 15 поступает в регистры(скорости) 3 и 7. По команде "Разгон" блок 6 управления вырабатывает сигнал, который с выходов 24 и 25 поступает в интеграторы 5 и 9 и переводит регистры подынтегральных функций в режим сложения, С выходов 20 и 21 в интеграторы 5 и 9 поступают импульсы с частотой, определяемой установкой ускорения, При этом величина кода подынтегральных функций интеграторов 5 и 9 будет возрастать, В этом режиме выход 23 перекрыт и импульсы при ращения независимой переменной с ге -нератора 1 импульсов через блок 6 управления ( выход 22) поступают только на вход интегратора 5, а интегратор.9 не работает. Поскольку увеличивается содержимое регистров подынтегральных функций интеграторов, то частота импульсов, поступающих с выхода 28 интегратора 5, будет также возрастать. В момент совпадения кодов в регистре подынтегральной функции интегратора ,5 и в регистре (скорости) 3 блок 4 сравнения вырабатывает сигнал, который поступит на вход 18 в блок 6 управления, По этому сигналу блок 6 управления перекроет выходы 20 и 21, и в регистрах подынтегральных функций интеграторов 5 и 9 зафиксируется код конечной скорости, а частота на выходе интегратора 5 перестанет изменяться, Импульсы с выхода интегратора 5, поступают через элемент ИЛИ 10 на счетный вход счетчика 11 импульсов ( перемещений), который включен на вычитание. Появление импульса переполнения на выходе счетчика 11 свидетельствует в этом режиме об отработке заданного пути, Импульс переполнения с выхода счетчика 11 поступает на вход 31 блока 6 управления и работа устройства прекраща 1211695Режим постоянной скорости, Вэтом режиме интегратор 9 также не работает, содержимое регистров (скорости) 3 и 7 и регистров подынтеграль ных функций интеграторов 5 и 9 одина. ковы, выходы 20 и 21 блока 6 управления перекрыты и с выхода интегратора 5 поступают импульсы постоянной частоты, Работа устройства прекращается, 1 О как и в предыдущем режиме по сигналу переполнения, поступающему в блок 6 управления, на вход 31 с выхода счетчика перемещений.Режим торможения. В этом режиме 15 от программы в блок 6 управления поступает код скорости, до которой нужно осуществить торможение, и команда "Торможение". Код скорости через блок 6 управления (выходы 20 14 и 15) записывается в регистры (скорости.) 3 и 7. Блок 6 управления вырабатывает сигналы, которые с выходов 24 и 25 поступают на управля-.ющие входы интеграторов 5 и 9, При этом регистр подынтегральной функции интегратора 5 включается в режим сложения, а интегратора 9 - в режим вычитания, Открываются информационные выходы 21-23 блока 6 управления, 30 при этом импульсы с делителя (ускорений) 2 с выхода 21 поступают на информационный вход интегратора 9, уменьшая содержимое регистра подынтегральной функции, а с выходов З 5 22 и 23 на соответствующие информационные входы интеграторов 5 и 9 поступают импульсы, соответствующие приращению независимой переменной.В результате частота импульсов на 40 выходе интегратора 5 остается посто янной, а на выходе интегратора 9 уменьшается, При равенстве содержимого регистра подынтегральной функ ции интегратора 9 с содержимым регист 45 ра (скорости)7 блок 8 сравнения вырабатывает сигнал, который с его выхода 19 постУпает в блок 6 управления, По этому сигналу блок 6 управления перекрывает выходы 21 и 23.В результате перестанет работать интегратор 9, а в его регистре подынтегральной функции эафиксируется код скорости, до которой необходимо осуществить торможение. В процессе работы импульсы с выходов интеграторов 5 и 9 1 с выходов 28 и 29 поступают на элемент ИЛИ 10, а с его выхода 30 - на вход счетчика (перемещений) 11, Появление сигнала переполнения с выхода счетчика 11 в этом режиме свидетельствует о том, что до концаотработки заданного пути остаетсяотработать путь, равный пути торможения, При поступлении импульса шереполнения на вход 31 блока 6 управления счетчика 11, блок 6 управления вырабатывает сигнал на выходе 24, поступающий на вход интегратора 5, который переводит регистр подынтегральной функции интегратора 5 в режим вычитания, Кроме того, с выхода 20 блока 6 управления, на вход интегратора 5 поступают импульсы с делителя 2 ускорений и уменьшают содержимое регистра подннтегральной функции интегратора 5, В момент равенства содержимого регистра (скорости) 3 и регистра подынтегральной функции интегратора 5 блок 4 сравнения вырабатывает сигнал, который поступит на вход 18 блока 6 управления, При наличии синхронизации в работе блоков 2, 5 и 9 это произойдет точно в тот момент, когда будет отработан последний шаг заданного перемещения, С приходом сигнала с выхода блока 4 сравнения в блок 6 управления работа устройства прекращается.Режим разгона и торможения в одном кадре. В этом режиме от программы в блок 6 управления поступают команды "Разгон", "Торможение", и код скорости, до которой необходимо осуществить разгон, Торможение происходит в конце кадра до скорости, с которой начинался разгон. При наличии команд "Разгон" и "Торможение", выход 14 блока 6 управления с выхода остается закрытым, а 15 в регистр (скорости) 7 записывается код скорости, до которой необходимо осуществить разгон. В регистре (скорости) 3 при этом хранится код исходной скорости, т,е, скорости до которой осуществляется торможение в конце кадра. Блок 6 управления вырабатывает сигналы с управляющих выходов, поступающие с выходов 24 и 25 на входы интеграторов 5 и 9, По этим сигналам регистры подынтегральных функций интеграторов 5 и 9 включаются в режим сложения, Открываются выходы 20-231211695 выходов 20 и 21 поступают на информационные входы интеграторов 5 и 9,увеличивая содержимое их регистровподынтегральных функций, с выходов22 и 23 на соответствующие информационные входы интеграторов поступаютс генератора 1 импульсы, соответствующие приращению независимой переменной. В результате частота импульсов на выходах интеграторов увеличивается,При равенстве содержимого регистра 7 и регистра подынтегральной Функции интегратора 9 блок 8 сравнениявырабатывает сигнал, который с выхода 19 поступит в блок 6 управления,По этому сигналу блок управленияперекроет выходы 20, 21 и 23, перестанет работать интегратор 9 и в регистрах подынтегральной функции интеграторов 5 и 9 зафиксируется код 0 0 - - . 0 0 0 0 1 1 - - 0 0 0 0 1 1 - - О 0 0 0 0 0 1 0 1 - - 0 0 0 0 1 1 1 0 0е1 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 0 0 1 1 0 О,0 1 0 0 0 1 1 1 1 0 1 0 0 О 1 1 О 1 1 1 1 0 1 0 0 0юаю 0 1 0еВ в 1 0 0 0 0 1 1 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 0 1 0 1 1 0 1 1 1 1 0 1 0 0 0 1 1 1 0 0 1 скорости, до которой необходимо было осуществить разгон. 5 В дальнейшем работа устройстване отличается от работы в режиме торможения. В этом режиме путь, необходимый для торможения, принимаетсяравным пути разгона, а переполнение.1 бсчетчика 11 происходит в тот момент,когда до конца отработки заданногопути остается отработать путь, равный пути разгона,Этот режим используется при пере 15 ходах от рабочего хода к холостомуи обратно, а также при выполненииразгона от нуля до некоторой скорости в начале кадра и торможения донуля в конце.20 Для блока 6 управления однозначно может быть построена следующаятаблица истинности блока. 1 1 1. 1 1 0 1 0 0 0 0 1 0 0 0 0)- гав 1 О 1 1 О 1 О О О 1 О О 1 О1 О 11 1О О 1 1 1 1 1 1 1 1 Оаат В таблице принятй следующие обо-значения переменных: Х, - сигнап разрешения работы блока управления; Х - команда "Разгон"; Х- команда "Торможение"; Хз - выход блока 4 . сравнения; ( 1 - соответствует равенству содержимого регистра 3 скорости и регистра подынтегральной функции интегратора,5); Х - выход блока 8 сравнения; Х - выход счетчика 113 0 3 1 О 3 3 3 3 3 О 1 О О О О 1 1 3 О 0 0 1 3 1 3 О О 1 1 0 0 1 О 1 1 1 О 3 О 1 1 О 1 3 О О 1 0 О 3 1 1 О 3 3 О 33 1 1 3 импульсов (перемещений); У - сигналразрешения записи кода скорости врегистр 3; У - сигнал разрешениязаписи кода скорости в регистр 7;У - сигнал управления режимом рабо 3ты регистра подынтегральной функцииинтегратора 5 11 - соответствуетвключению регистра в режим сложения)1У - сигнал управления режимом работырегистра подынтегральной функции3 5 5 Хо где Ег, Е - выходы генератора Г иделителя Ду ускорений;Ч - код скорости, 45В состав блока управления входят два КЯ-триггера, предназначенных для запоминания импульсных сигналов и получения длительных сигналов, служащих входными переменными для полу чения переключательных функций, реализуемых блоком управления,Триггер 35 служит для образования сигнала Хо. В единичное состояние 55 он устанавливается имцульсным сигнацлом Пуск . В нулевое - сигналом начальной установки или сигналом У интегратора 9; 75 - разрешение приращения независимой переменной в интегратор 5; Уа - разрешение приращения независимой переменной в интегратор 9; У - разрешение изменения содержимого регистра подынтегральнойфункции интегратора 5; У - разрешение изменения содержимого регистраподынтегральиой функции интегратора9; У - конец отработки кадра управляющей программы,Переключательные функции выходовблока управления могут быть полученыразличными формальными методами, используемыми для синтеза комбинационных схем,В качестве примера на фиг. 2 представлена одна из возможных функциональных схем блока управления, реализующего следующую систему переключательных функций: У, =ХХ,ХГ, Х,Ут =. Хо (Х 1,ЗХ 1 + Х 2 Х 5) 7 = (ХЗХ + Х 1 Хз) Хо йо=ХХ +Х Х - Х(Х +Хз),Триггер 36 служит для образования сигнала Х, В единичное состояние он устанавливается импульсным5 сигналом с выхода счетчика 11. В нулевом состоянии он удерживается нулевым состоянием триггера 35,Сигналы Х Х и Ч с входов 32034 блока управления поступают отпрограммы, Сигналы Х 5, Х образуются в процессе работы устройства задания скорости.Блок управления работает следую-щим образом,5Работа на постоянной скорости,В этом режиме отсутствуют команды"Разгон" и "Торможение", по входам32 и 33 на вход блока управленияподаны постоянные сигналы, соответствующие логическому нулю. Содержимое регистров 3 и 7 совпадает с содержимым регистров подынтегральныхфункций первого 5 и второго 9 циф 25ровых интеграторов и с выходов 18 и19 блоков сравнения в блок управления поступают сигналы логической единицы.При этом уровень логического нуляустанавливается на выходах элементаИСКЛЮЧАЮЩЕЕ ИЛИ 42, элемента ИЛИ 38элементов И 43 и 44, перекрывая выходы 14 и 15 для записи кода скоростив регистры 3 и 7. Сигнал логическогонуля с входа 33 поступает на вход355 элемента И 53 и устанавливается навыходе 23. Сигнал логического нуляустанавливается также на выходе элементов И 47 и 48, При этом такой жесигнал устанавливается на выходе.40 элемента ИЛИ 40 и на выходе элементаИ 54, перекрывая выход 20, Логический нуль устанавлиается также на выходе элемента НЕ 58, элемента И 46Уа также на выходах элементов И 49 и50, При этом сигнал логическогонуля устанавливается на выходе элемента ИЛИ 41 и элемента И 55, перекрывая выход 21,Таким образом, при отсутствиикоманд "Разгон" и "Торможение" перекрыты выходы 20 и 21 поступленияимпульсов с делителя ( ускорений ) 2на входы интеграторов 5 и 9 и выход23 поступления импульсов с генератора 1 на вход интегратора 9, При запуске устройства триггер 35 установится в единичное состояние, сиг"нал логической единицы с его прямо 14121169513го выхода поступит на вход элементаИ 51, с входа 12 через элемент И 51,выход 22 на вход первого 5 интегратора начнут поступать импульсы приращения независимой переменной. Приотработке всего перемещения импульспереполнения с выхода счетчика 11 через вход 31 поступит на вход 8 триггера 36 и установит его в единичноесостояние. При этом на выходе элемента И 45 установится сигнал логическойединицы, который через элементИЛИ 37 подается на нулевой вход триг, гера 35 устанавливая устройство висходное состояние,Работа в режиме "Разгон".В этом режиме на вход 32 блокауправления постоянно подан сигнал,соответствующий логической единице,а на вход 33 - логическому нулю. Приэтом на выходах элемента ИСКЛЮЧАЮЩЕЕИЛИ 42, элемента ИЛИ 38 устанавливается логическая единица и по входу 34через элементы И 43 и 44, выходам 1425и 15 код скорости, до которой осуществляется разгон, записывается врегистры 3 и (скорости), В этом режиме сигнал логической единицы поступает с входа 32 на входы элементов30И 47, 49.и 50, а сигнал логическогонуля с входа 32 - на входы элементовИ 48 и 53, перекрывая выход 23 подачи импульсов приращения независимойпеременной на вход (цифрового) интег- З 5ратора 9, Так как содержимое регистров скорости не совпадает с содержимым регистров подынтегральных функцийинтеграторов, то на входах 18 и 19устанавливаются сигналы логическогонуля. При этом сигналы логическойединицы устанавливаются на выходахэлементов НЕ 57 и 58 и на выходахэлементов И 46 и 47, с выхода элемента И 46 сигнал логической единицычерез элемент ИЛИ 41 поступает навход элемента И 55, а с выхода эле-.мента И 47 через элемент ИЛИ 40 сигнал логической единицы поступает навход элемента И 54, разреша прохождение импульсов с делителя (ускорений) 2 и выходам 20 и 21 на входыинтеграторов 5 и 9С выхода элемента И 49 и инверсного выхода триггера 36 сигналы логической единицы по выходам 24 и 25подаются на входы интеграторов 5 и7, устанавливая регистры подинтегральных функций интеграторов в режимсложения, При запуске устройстватриггер 35 устанавливается в единичное состояние и импульсы с генератора1 через элемент И 51 и выход 22 поступают на вход интегратора 5 а с1делителя (ускорений) 2 через элементыИ 52, 54 и 53 и выходы 20 и 21 - навходы регистров подинтегральныхчфункций (цифровых) интеграторов 5 и 9.В момент равенства содержимых регистров подынтегральных функций цифровыхинтеграторов и регистров скорости свыходов блоков 4 и 8 сравнения навходы 18 и 19 блока управления подаются сигналы, соответствующие логической единице. При этом сигнал логического нуля устанавливается на выходах элементов НЕ 57 и 58, В результате этого появляется сигнал логического нуля на выходах элементов ИЛИ 40и 41 и перекрываются выходы 20 и 21,Начиная с этого момента работа блокауправления не отличается от работы впредыдущем режиме,Работа в режиме "Торможение 1.В этом режиме на входы 32 и 33блока управления поступают сигналылогического нуля и логической единицы соответственно. Запись кода скорости, до которой необходимо осуществить торможение, осуществляется врегистры 3 и 7(скорости) аналогичнорассмотренному выше режиму. В этомрежиме сигнал логического нуля устанавливается на выходе элемента И 49,с выхода 25 поступает на вход интегратора 9, переключая его регистр подинтегральной функции в режим вычитания,Так как триггер 36 находится висходном нулевом состоянии, то сигнал логического нуля с его прямоговыхода поступает на вход элементаИ 48 и на вход элемента ИЛИ 40, Сигнал логического нуля с выхода элемента И 47 также поступает на входэлемента ИЛИ 40, на вход элементаИ 54 и перекрывает выход 20 подачиимпульсов с делителя (ускорений) 2на изменение содержимого регистраподинтегральной функции цифровогоинтегратора 9, После записи кода скорости с выходов блоков сравнения 4 и8 по входам 18 и 19 поступают сигналы логического нуля. При этом сигнал логического нуля устанавливается на входах элементов НЕ 57 и 58 асигнал логической единицы - на ихвыходах и на выходе элемента И 46,Сигнал логической единицы с выхода 5элемента НЕ 58 поступает на входэлемента И 53, а с выхода элементаИ 46 через элемент ИЛИ 41 - на входэлемента И 55. В результате этогопри запуске устройства в этом режимеимпульсы с генератора импульсов через элемент И 51, выход 22 и через.элемент И 53 и выход 23 поступаютна входы приращений независимойпеременной интеграторов 5 и 9, Импульсы с делителя (ускорений) 2 через вход 13, через элементы И 52 и55 и выход 21 поступают на вход регистра подинтегральной функции цифрового интегратора 9 в момент равенства содержимого регистра 7 скоростии регистра подинтегральной функциицифрового интегратора 9 с выхода 19блока 8 сравнения в блок управленияпоступает сигнал логической единицы,25При этом на выходах элемента И 46элемента ИЛИ.41 и на входе элементаИ 55 устанавливается сигнал логического нуля, перекрывая выход 21, для30поступления импульсов с делителя ускорений, При переполнении счетчика(перемещений) 11 что свидетельствуето начале торможения, сигнал логической единицы поступит через вход 31на единичный вход триггера 36 и35установит его в единичное состояние,При этом сигнал логического нуля синверсного выхода триггера 36 черезвыход 24 поступит на вход цифровогоинтегратора 5 и переключит его ре 40гистр подынтегральной функции в режимвычитания, Сигнал логической единицыс прямого выхода триггера 36 черезэлемент И 48 элемент ИЛИ 40 поступитна вход элемента И 54 и импульсы с45выхода элемента И 52 начнут поступатьчерез выход 20 на вход регистра подынтегральной функции интегратора 5. В момент равенства содержимого регистра3 скорости и регистра подынтегральной функции интегратора 5 сигнал логической единицы с выхода блока 4сравнения через вход 18, через элемент ИЛИ 30, элемент И 45,элемент ИЛИ 37 поступит на нулевой вход триггера 35 и Установит устройство в начальноесостояние. Работа в режиме "Разгон" и "Торможение",В этом режиме на вход блока 6 уп -равления на входы 32 и 33 поданы сигналы логической единицы, На выходеэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ 42 устанавливается логический нуль, и кодскорости, до которой осуществляетсяразгон, поступает через вход 34,через элемент И 44, выход 15 на входтолько регистра 7 скорости, Сигналлогической единицы через вход 32,через .элемент И 49 поступает навыход 25 и устанавливает регистрподынтегральной функции интегратора9 в режим сложения, С инверсноговыхода триггера 36 сигнал логической единицы с выхода 24 поступаетна вход регистра подынтегральнойфункции интегратора 5, устанавливаяего также в режим сложения. Сигналылогической единицы с инверсного выхода триггера 36 и с входа 33 поступают на вход элемента И 53, Сигналлогического нуля, поступающий навход 19, устанавливает на выходеэлемента инвертора НЕ 58 уровеньлогической единицы. Такой же сигналустанавливается на выходах элементаНЕ 57, сигнал логической единицыпоступает также на вход элементаИ 53, Таким образом, разрешено поступление импульсов с выхода элемента И 51 через элемент И 53 на выход23. С выхода элемента И 46 сигналлогической единицы через элементИЛИ 41 поступает на вход элементаИ 55, а через элемент И 47, элементИЛИ 40 - на вход элемента И 54. Таким образом, при запуске устройстваимпульсы с делителя (ускорений) 2через элементы И 52, 54 и 55 и выходы20 и 21 поступают на входы регистровподынтегральных функций интеграторов5 и 9В момент равенства содержимого регистра подынтегральной функцииинтегратора 9 и регистра 7 скоростис выхода блока 8 сравнения черезвход 19 на вход элемента НЕ 59 поступит сигнал логической единицы.При этом на выходе элемента НЕ 59 ина выходе элемента И 46 установится сигнал логического нуля, Сигналлогического нуля с выхода элементаНЕ 59 поступит на вход элемента И 53и перекроет выход 23, Сигналы логического нуля появятся также на