Микропрограммное устройство управления

.85. Бюл.27С. Харченко, С. Бонькин, С. Н. ТкачеА. Атамасов25 (088.8)рское свидетельствкл. б 06 Г 15/02,кое свидетельствокл. 6 06 Г 9/22,кое свидетельствокл. б 06 Г 9/22,Никольский,ко, В. Б. Алеко СССР1974.СССР1978.СССР1982. ГОСУДАРСТВЕННЫИ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ К АВТОРСКОМУ СВИДЕТЕЛЬСТ(54) (57). МИКРОПРОГРАММНОЕ УСТРОИСТВО УПРАВЛЕНИЯ, содержащее блок постоянной памяти, блок формирования адреса микрокоманд, регистр микрокоманд, регистр начала микропрограммы, регистр конца микропрограммы, дешифратор адреса, триггер управления, генератор импульсов, четыре элемента ИЛИ, группу из 1 х 1 - 1 элемента ИЛИ, блок элементов ИЛИ, пять элементов И, два блока элементов И и элемент задержки, причем первый и второй информационные входы и выход блока формирования адреса микрокоманд соединены соответственно с входом логических условий устройства, входом кода операций устройства и адресным входом блока постоянной памяти, выход которого подключен к информационному входу регистра микрокоманд, выход адреса и выход микроопераций регистра микрокоманд соединены соответственно с третьим информационным входом блока формироваНия адреса микрокоманд и первым входом первого блока элементов И, выход которого подключен к выходу микро- операций устройства, выход метки передачи управления регистра микрокоманд соединен с прямым входом первого элемента И, выход метки начала параллельных участков регистра микрокоманд подключен к прямому входу второго элемента И, единичный выход триггера управления соединен с входом генератора импульсов, первый и второй выхо, с;у 1168936 ды которого подключены к входам синхронизации соответственно блока формирования адреса микрокоманд и регистра микро- команд, 1-й вход блока элементов И (1 1 (1 х 1-1) соединен с 1-м входом группы входов адреса устройства, выход элемента задержки подключен к нулевым входам регистра начала микропрограммы, единичные выходы которого соединены с первыми входами второго блока элементов И, 1-й нулевой выход регистра конца микропрограммы подключен к 1-му входу третьего элемента И, отличаюиееся тем, что, с целью расширения области применения устройства за счет обеспечения одновременного выполнения параллельных участков программ и микропрограмм, оно содержит триггер конца микропрограммы, триггер начала микропрограм- эС мы, пять одновибраторов, 1 Х 1-1 коммутатор и элемент ИЛИ-НЕ, первый и второй входы и выход которого соединены соответственно с выходами метки передачи управления и С метки начала параллельных участков регистра микрокоманд и вторым входом перво- Я го блока элементов И, первый вход и выход первого элемента ИЛИ подключены со- мы ответственно к входу пуска устройства и единичному входу триггера управления, выход ау поля метки передачи управления регистра микрокоманд соединен с входом разреше ния приема блока формирования адреса мик- СО рокоманд, инверсным входом второго эле- (,;) мента И и первым входом второго элемента ИЛИ, выход поля метки начала параллельных участков регистра микрокоманд подключен к единичному входу триггера конца микропрограммы и инверсному входу первого элемента И, выход которого соединен с ф, входом первого одновибратора, выход первого одповибратора подключен к входу разрешения дешифратора адреса, 1-й выход которого соединен с первым управляющим входом 1-го коммутатора, выход второго элемента И подключен к входу второго одновибратора, выход которого соединен с вторыми и третьими управляющими входами1168936 Начала Нет 1 ч 1, =1 НетИ 1 Нещ. Нет Элемент Илига однодибра тор Г Прием маркера началапараллельного участка ыполнение параллельнога участка Ведомым" модулем ИлИ 21 блок 2 ИЛИ 19 триггер 12 ЯУ 1 фф Нет. 1"1,=1 я Да 4 астки закон- чены 1 б Конец Передача упрадлени другомумадуео магистр 53 еиещратор 11Элемент И 2 Ходнодибратор У 1коммутатор 55.Регистр Ю Элемент И 25 Оьполнение последодательного участкапрограммы 5 Да Конец программыДа7МодульЮедусций Оы ача маркера начала параллельнога участка Быполнение параЛлельного участка бедуиим модулем 1Нет М =3 жи ание оканчанципараллельных участкод 1 Й сеДа па ллельные ПЗУ 1блок 2регистр 5блок И 28 113 У 1блок 2регистр 5блок И 28 Элемент ИдИ 1 дтриггер 19регистр 9блок 291168936 Ту Тл 7 г бручар Редактор В. ДанкоЗа каз 4614/42ВНИИПпо113035, Мфилиал ППП Составитель Е. ИвановаТехред И. Верес Корректор АТираж 710 ПодписноеГосударственного комитета СССРелам изобретений и оз крытийсква, Ж - 35, Раушская наб., д. 4/5Патент, г. Ужгород, ул. Проектная,коммутаторов и входом синхронизации регистра конца микропрограммы, 1-й единичный вход регистра начала микропрограммы подключен к 1-му входу метки начала параллельных участков устройства и 1-му входу третьего элемента ИЛИ, выход которого соединен с единичным входом триггера начала микропрограммы, 1-й нулевой вход регистра конца микропрограммы подключен к -му входу метки конца параллельных участков устройства, выход блока элементов ИЛИ соединен с четвертым информационным входом блока формирования адреса микро- команд и входом четвертого элемента ИЛИ, выход которого подключен к второму входу первого элемента ИЛИ, выход поля метки конца параллельных участков регистра микрокоманд соединен с нулевым входом триггера начала микропрограммы, М-м входом третьего элемента И и вторым входом второго элемента ИЛИ, выход которого подключен к входу третьего одновибратора, а выход третьего одновибратора соединен с нулевым входом триггера управления, первый и второй входы и выход четвертого элемента И подключены соответственно к нулевым выходам триггера начала и конца микропрограммы и входу четвертого одновибратора, выход которого соединен с вторыми входами второго блока элементов И и входом элемента задержки, первый и второй входы и выход пятого элемента И подключены соответственно к единичному выходу триггера конца микропрограммы, выходу третьего элемента И и входу пятого одновибратора, выход которого соединен с нулевым входом триггера конца микропрограммы и третьим входом первого элемента ИЛИ, первый, второй и третий информационные входы и первый и второй выходы 1-го коммутатора подключены соответственно к выходу адреса и выходу микроопераций регистра Изобретение относится к цифровой вычислительной технике и может быть использовано при построении микропрограммных устройств управления распределенных вычислительных систем, проектируемых на однотипных БИС и реализующих параллельные алгоритмы обработки информации.Цел ь изобретения - расширение обл асти применения устройства за счет обеспечения одновременного выполнения параллельыых участков программ и микропрограмм.На фиг. 1 и 2 показана функциональная схема микропрограммного устройства управления (МПУУ); на фиг. 3 - функциомикрокоманд, выходу 1-го элемента ИЛИ группы, 1-му выходу метки начала параллельных участков и 1-му выходу адреса устройства, информационный вход дешифратора адреса соединен с выходом микроопераций регистра микрокоманд и входом 1-го элемента ИЛИ группы, выход которого подключен к 1-му информационному входу регистра конца микропрограммы, 1-й выход второго блока элементов И соединен с 1-м выходом метки конца параллельных участков устройства, а выход конца работы первого блока элементов И подключен к третьему входу второго элемента ИЛИ,2. Устройство по п. 1, отличающееся тем, что блок формирования адреса микрокоманд содержит мультиплексор, группу элементов И, элемент ИЛИ, группу элементов ИЛИ и регистр адреса микрокоманд, информационный вход, вход синхронизации и выход которого соединены соответственно с выходами элементов ИЛИ группы, входом синхронизации и выходом блока, информационный вход, управляющий вход и выход мультиплексора подключены соответственно к первому информационному входу блока, первой группе выходов элементов И группы и первому входу элемента ИЛИ, второй вход которого соединен с выходом модифицируемого разряда второй группы выходов элементов И группы, первые и вторые входы которых подключены соответственно к третьему информационному входу и входу разрешения приема блока, первые входы элементов ИЛИ группы соединены с вторым информационным входом блока, вторые входы элементов ИЛИ группы подключены к выходам немодифицируемых разрядов второй группы выходов элементов И группы и выходу элемента ИЛИ, а третьи входы элементов ИЛИ группы соединены с четвертым информационным входом блока. нальная схема блока формирования адреса микрокоманд; на фиг. 4 - форматы микро- команд устройства; на фиг. 5 - алгоритм работы устройства; на фиг. 6 - пример функционирования распределенной параллельной вычислительной системы; на фиг. 7 - временная диаграмма работы распределенной параллельной вычислительной системы, соответствующая примеру (фиг. 6).На фиг. 1 и 2 приведены блок 1 постоянной памяти, блок 2 формирования адреса микрокоманд, регистр 3 микрокоманд с полями: 4 - адреса следующей микрокоманды, 5 - микроопераций, 6 - метки М 11 О 25 30 35 передачи управления, 7 - метки М начала параллельных участков микропрограммы, 8 - метки Мз конца параллельных участков микропрограммы, регистр 9 начала микропрограммы, регистр 10 конца микропрограммы, дешифратор 11 адреса триггер 12 управления, триггер 13 конца микропрограммы, триггер 14 начала микропрограммы, генератор 15 импульсов, первый элемент ИЛИ 16, второй элемент ИЛИ 17, третий элемент ИЛИ 18, четвертый элемент ИЛИ 19, группу из (М - 1) элементов ИЛИ 20.1 - 20.И - 1, блок 21 элементов ИЛИ, элемент ИЛИ-НЕ 22, первый элемент И 23, второй элемент И 24, третий элемент И 25, четвертый элемент И 26, пятый элемент И 27, первый блок 28 элементов И, второй блок 29 элементов И, третий одновибратор 30, первый одновибратор 31, второй одновибратор 32, четвертый одновибратор 33, пятый одновибратор 34, первый в (М - 1)-й коммутатор 35.1 - 35.М - 1 соответственно, элемент 36 задержки, вход 37 логических условий устройства, вход 38 кода операции устройства, вход 39 пуска устройства, группа входом 40 адреса устройства, первый - (1 Ч - 1)-й входы 41.1 - 41.М - 1 меток начала параллельных участков соответственно, первый - (М - 1)-й входы 42,1 - 42.М - 1 меток конца параллельных участков соответственно, выход 43 микроопераций устройства, группа выходов 44 адреса устройства, первый - (Х - 1) -й выходы 45.1 - 45,М - 1 меток начала параллельных участков соответственно, первый - (Х - 1) -й выходы 46.1 - 46.Х - 1 меток конца параллельных участков соответственно.Блок 2 (фиг. 3) формирования адреса микрокоманд содержит группу 47 элементов И, мультиплексор 48, элемент ИЛИ 49, группу элементов ИЛИ 50, регистр 51 адреса микрокоманд.Блок 2 (фиг. 3) формирования адреса микрокоманд предназначен для формирования исполнительного адреса очередной микрокоманды и адреса микрокоманды при передаче управления на данное МПУУ. На вход 38 блока поступает код операции, который задает начальный адрес последовательного участка МП. Код операции, пройдя через группу элементов ИЛИ 50, поступает на вход регистра 51 и записывается в него с приходом на вход блока 2 синхроимпульса С. Адрес очередной микрокоманды и код логических условий поступает на вход группы 47 элементов И, код логических условий с выхода группы 47 поступает на вход мультиплексора 48, на другой вход которого с входа 37 блока 2 поступают значения логических условий. Мультиплексор 48 предназначен для выбора одного из значений логи= ческих условий, поступающих на вход 37, Выбор значения логического условия происходит в зависимости от кода логического условия, поступающего на другой вход му,;: -типлексора 48. Мультиплексор 48 рач.з еследующую логическую функцию: гдеХ; - значение 1-го логического условия на входе 37 блока 2; где К, если в соответствующем разряде поля 4 регистра 3 (фиг. 1) записана Ь ; К, если в соответствующем разряде поля 4 регистра 3 записан 0; гп - разрядность значений логических условий, поступающий на вход 37 блока 2 (фиг. 3); и - разрядность кода логических условий, поступающего на вход мультиплексора 48. Элемент 49 предназначен для модифик- ции разряда адреса следующей микрокоманды в соответствии со значением проверяемого логического условия. Группа элементов ИЛИ 50 формирует исполнительный адрес микрокоманд, а регистр 51 служит для его записи. Регистр 3 микрокоманд служит для записи микрокоманды, считанной с блока 1, Регистр 9 предназначен для записи меток начала параллельных участков микропрограммы и выдачи сигналов конца параллельных участков м и кроп рогра м мы, ссл и устройство работает в режиме ведомого. Регистр 10 служит для записи сигналов начала параллельных участков микропрограммы и окончания параллельных участков микропрограммы ведомыми модулямн распределенной вычислительной системы. Данное устройство работает в режиме ведущего. Дешифратор 11 адреса предназначен для преобразования кода адреса модуля, на который передается управление и управляет выбором одного из коммутаторов 35.1 35.М - 1. Триггер 12 служит для управления работой генератора 15 синхроим пульсов. Триггер 13 конца микропрограммы предназначен для управления работой устройства в режиме ведущего. Триггер 14 начала микропрограммы предназначен для управления работой устройства в режиме ведомого. Генератор 15 синхроимпульсов формирует на своих выходах две последовательности сдвинутых одна относительно другой сипхроимпульсов Г, и Г Элемент ИЛИ 16 формирует сигнал пуска устройства от внешнего сигнала, поступающего на вход 39 устройства, сигнала, сформированного элементом 25 (устройство работает в режиме ведущего), а также от сигнала, сформирован ного элементом 19 (передача управленияустройству). Элемент 17 формирует сигнал останова устройства при передаче управления на другое устройство, при ожидании сигналов окончания параллельных участков от устройств, работающих в режиме ведомого, а также от сигнала микрооперации при окончании программы. Блок 21 формирует адрес последовательного или параллельного участка микропрограммы при передаче управления на данное устройство. Элемент 19 предназначен для формирования сигнала пуска устройства при передаче управления. Группа элементов ИЛИ 20.1 - 20.Я - 1 предназначена для формирования сигналов начала параллельных участков микропрограммы для устройств, работающих в режиме ведомых, Необходимость введения элементов ИЛИ 20.1 - 20.1 Ч - 1 обусловлена тем, что устройство в режиме параллельной работы может передавать управление не всем М - 1 модулям одновременно, а части из них. Причем комбинации инициируемых модулей в различных частях программы могут быть различными. Для этого к входам элементов ИЛИ 20.1 - 20.1 М - 1 подключаются те группы выходов поля 5, в которых записываются коды адресов передачи упи йравления А, А+, А соответствующие номерам модулей, инициируемых для параллельной работы (фиг. 4).Элемент 18 формирует сигнал для перевода триггера 14 в единичное состояние при работе устройства в режиме ведомого. Элемент 22 формирует нулевой сигнал при передаче управления или при инициировании параллельных участков микропрограмм. Элемент И 23 и одновибратор 31 формируют управляющий сигнал для преобразования кода адреса при передаче управления на другое устройство. Элемент 24 и одновибратор 32 формируют управляющий сигнал при инициализации параллельных участков микропрограмм. Блок 28 управляет прохождением сигналов микроопераций на выход 43 устройства. Элемент 26 и одновибратор 33 формируют сигнал сброса регистра 9 и сигнал окончания параллельного участка устройством, работающим в режиме ведомого Элемент 27 и одновибратор 34 формируют сигнал установки триггера 13 в исходное (нулевое) состояние, а также сигнал запуска устройства, работающего в режиме ведущего, после окончания параллельных участков модулями распределенной параллельной вычислительной системы. Блок 29 элементов формирует сигнал окончания параллельного участка микропрограммы ведомым устройством.Одновибратор 30 формирует единичный сигнал обнуления триггера 12 на своем выходе при смене на его входах низкого потенциала на высокий. Одновибраторы 30 - 34 формируют единичный сигнал на своих выходах при смене на их входах низкого по 5 10 15 20 25 зо 35 40 45 50 55 тенциала на высокий. Длительность выходных сигналов, формируемых одновибраторами 30 и 34, обеспечивает надежное переключение триггеров 12 и 13. Длительность выходных сигналов одновибраторов 31, 32 и 33 равна требуемой длительности сигналов на выходах 44 устройства. Кроме того, одновибратор 33 обеспечивает сброс в исходное состояние регистра 9. Группа коммутаторов 35.1 - 35.М - 1 предназначена для коммутации адресов последовательных и параллельных участков микропрограммы в зависимости от режима работы устройства. Элемент 36 предназначен для формирования импульса сброса регистра 9, задержанного на время считывания информации из регистра 9.Устройство функционирует в двух основных режимах. Режим реализации последовательного участка микропрограммы включает выполнение последовательного участка микропрограммы, передачу управления другому модулю распределения вычислительной системы и прием управления.В режиме реализации параллельного участка микропрограммы (МП) устройство работает в режиме ведущего, т,е. инициирует выполнение параллельных участков МП другими модулями и управляет выполнением одного из параллельных участков МП, и работает в режиме ведомого, т.е. принимает от ведущего сигнал начала параллельного участка, выполняет его и после окончания отсылает ведущему устройству сигнал конца выполнения параллельного участка.Принцип действия МПУУ модуля распределенной вычислительной системы рассмотрим на примере алгоритма работы устройства (фиг. 5). Работа распределенной вычислительной системы начинается с реализации последовательного участка МП одним из модулей распределенной вычислительной системы, Формат микрокоманд при выполнении последовательного участка представлен форматом А (фиг. 4). Формат А имеет следующие поля: А, - адреса очередной микрокоманды, КЛУ - кода логических условий, МО - микроопераций, М, М, М - управляющих меток, равных нулю. При передаче управления другому модулю метки М равна 1. Передача управления другому модулю происходит после реализации всей МП, хранимой в памяти модуля. Формат В является форматом микрокоманды, по которой производится передача управления, Поле А. определяет адрес микрокоманды, принадлежащей модулю, на который производится передача управления. Поле Хопределяет номер модуля, на который производится передача управления.Оператор 2 (фиг, 5) отображает выполнение последовательного участка программы. Оператор 4 определяет выбор направлениявыполнения алгоритма в зависимости от значения М. Оператор 6 определяет, есть ли параллельные участки программы для выполнения их другими модулями. Метка М равна 1 в микрокоманде формата С,Микрокоманда формата С (фиг. 4) определяет начало параллельных участков и имеет следующие поля: А. - адрес начала параллельного участка, выполняемого вФданном модуле; Алер,д - А лир ж- адрес начала параллельного участка, выполняемого 1-м модулем, метки М и Мз равны нулю. Операторы 8, 9, 10, 14 и 15 определяют выполнение параллельного участка ведущим модулем. Операторы1, 12 и 13 задают алгоритм выполнения параллельного участка ведомым модулем (ведущий и ведомый модули при этом работают параллельно). Сигналы окончания параллельных участков МП инициируются меткой М которая равна 1 в макрокомандах формата О.Ведущий модуль, окончив выполнение своего параллельного участка, ожидает прихода сигналов, сигнализирующих об окончании выполнения параллельных участков ведомыми модулями. После прихода сигналов об окончании параллельных участков МП от всех ведомых модулей (оператор 15, фиг. 5) происходит продолжение выполнения последовательного участка. Если во время реализации последовательного участка программы происходит окончание программы (символ 3), то работа системы на этом заканчивается.На фиг. 6 показан пример функционирования распределенной параллельной вычислительной системы, состоящей из четырех модулей. Работа распределенной вычислительной системы начинается с реализации последовательного участка программы МП модулем К, Модуль К инициирует параллельное выполнение участков, закрепленных за модулями К - К, причем модуль К работает в режиме ведущего, а модули К - К 4 - в режиме ведомых. По окончании выполнения всех параллельных участков модулями К - Кмодуль К продолжает выполнение последовательного участка и после его окончания передает управление модулю К, который в свою очередь инициирует параллельную работу модулей К - К и т.д. Работа системы завершается окончанием выполнения параллельного участкамодулем К.На фиг. 7 показана временная диаграмма работы распределенной вычислительной системы, состоящей из четырех модулей. Рассмотрим работу устройства при выполнении им функций модуля К,.В течение интервала времени Т устройство выполняет последовательный участок программы (блок 2, фиг. 5). Осуществляется проверка логических условий (бло 5 1 О 5 20 25 30 35 40 45 50 55 ки 3, 4, 6, 7), и устройство переходит в режим вьполнения параллельного участка в качестве ведущего модуля (блоки 8 и 9 алгоритма). При этом устройство запускает модули К - К для реализации параллельных участков программы. После завершения выполнения параллельных участков устройство переходит к реализации последовательного участка. По окончании интервала времени Т устройство передает управление модулю Кд. В течение интервалов времени Т, Т, и Т устройство работает в режиме ведомого модуля. Анализ диаграммы позволяет определить выигрыш во времени по сравнению с вычислительной системой, которая построена на известных модулях и последовательно реализует параллельные участки программы,Рассмотрим работу устройства,Режим реализации последовательного участка МП.В исходном состоянии все триггеры и регистры устройства находятся в нулевом состоянии. В блоке 1 записаны микрокоманды последовательных и параллельных участков МГ 1. Работа устройства начинается с подачей сигнала пуска на вход 39 устройства и с приходом кода операции на вход 38 устройства. Сигнал пуска через элемент 16 поступает на единичный вход триггера 2 и устанавливает его в единичное состояние. Единичный сигнал с единичного выхода триггера 12 поступает на вход генератора 15, который начинает формировать две последовательности синхроимпульсов : и с, сдвинутых одна относительно другой, Код операции, поступающий на вход 38 устройства и задающий начальный адрес последовательного участка МП, поступает на вход 38 блока 2 и с приходом синхроимпульса Й, на управляющий вход блока 2 формирует исполнительный адрес микрокоманды, который с выхода блока 2 поступает на вход блока 1. Микрокоманда из блока 1 записывается в регистр 3 с приходом на вход регистра 3 синхроимпульса . В результате записи в регистр 3 из поля 4 регистра 3 на вход блока 2 поступает адрес следующей микрокоманды (Ад) и код логических условий (КЛУ). Сформированный исполнительный адрес очередной микрокоманды с приходом на вход блока 2 синхроимпульса С с выхода блока 2 поступает на вход блока 1. Из поля 5 регистра 3 сигналы микро- операций поступают на вход блока 28, на другой вход которого поступает единичный сигнал, разрешающий прохождение сигналов микроопераций через блок 28. В результате на выход 43 устройства поступают сигналы микроопераций. Единичный сигнал на вход блока 28 поступает с выхода элемента 22, так как на входах элемента 22 присутствуют нулевые сигналы (поля 6 и 7 меток М и М соответственно регистра 35 10 15 20 25 30 35 40 45 50 55 равны 0). Сигналы микроопераций из поля 5 регистра 3 не влияют на работу дешифратора 11, так как на управляющий вход дешифратора 11 поступает нулевой сигнал, который запрещает работу дешифратора 11. В результате на выходе дешифратора 11 отсутствуют управляющие сигналы, которые управляют прохождением сигналов из поля 5 регистра 3 через группу коммутаторов 35.1 - 35.М - 1,Вторая микрокоманда считывается из блока 1 и записывается в регистр 3 по синхроимпульсу С. В дальнейшем работа устройства аналогична предыдущим тактам работы устройства. Формат микрокоманд в данном режиме представлен форматом А (фиг, 3),Рассмотрим следующий этап работы устройства в данном режиме - этап передачи управления на другой модуль распределенной параллельной вычислительной системы. После окончания последовательного участка МП в регистр 3 записывается микрокоманда формата В (фиг. 4).Единичный сигнал из поля 6 регистра 3, пройдя через элемент 22, запрещает прохождение информации через блок 28. Кроме того, единичный сигнал (метка М), поступая на вход блока 2, запрещает прохождение кода Аа . Из поля 4 регистра 3 для формирования исполнительного адреса микро- команды код Апер, поступает на входы группы коммутаторов 35.1 - 35 Л - 1 проходит через один из коммутаторов в зависимости от кода номера модуля Миое, поступающего из поля 5 регистра 3 на вход дешифратора 11. Единичный сигнал из поля 6 регистра 3, пройдя через элемент 23 (на инверсный вход элемента 23 поступает нулевой сигнал из поля 7 регистра 3), поступает на вход одновибратора 31. Одновибратор 31 формирует управляющий сигнал, поступающий на вход дешифратора 11. Последний преобразует код 1 Чщ номера модуля, на который производится передача управления, и сигналом на одном из своих выходов выбирает коммутатор из группы коммутаторов 35.1 - 35.Х - 1. В результате на один из выходов группы выходов 44 устройства передается начальный адрес последовательного участка МП, который выполняется следующим модулем распределенной вычислительной системы.Единичный сигнал (метка М), проходит через элемент 17 и, сформированный одновибратором 30, поступает на нулевой вход триггера 12, который устанавливается в нулевое состояние и тем самым выключает генератор 15, Данное устройство выключается и передает управление устройству микропрограммного управления другого модуля.Рассмотрим работу устройства при приеме управления. Код адреса Апер поступает на один из входов группы входов 40 устройства в зависимости от того, от какого устройства происходит передача информации. Код адреса Акр, пройдя через блок 21, поступает на вход блока 2 и на вход элемента 19, который формирует сигнал пуска данного устройства. Сигнал пуска, пройдя через элемент 16, поступает на единичный вход триггера 12 и переводит его в единичное состояние. Единичный сигнал с единичного выхода триггера 12 поступает на вход генератора 15 и включает его. Генератор 15 начинает формировать две последовательности синхроимпульсов Ф,и ,которые поступают на вход блока 2 и регистра 3 соответственно. С приходом на вход блока 2 синхроимпульса , код адреса Амер поступает на выход блока 2. Считанная из блока 1 по данному адресу микрокоманда записывается в регистр 3 по синхроимпульсу ф В дальнейшем работа устройства ничем не отличается от работы устройства на рассмотренных этапах в данном режиме функционирования. Выключение устройства происходит сигналом микрооперации конца работы, поступающим с выхода блока 28. Сигнал Конец работы, прошедший через элемент 17 и сформированный одновибратором 30, переводит триггер 12 в нулевое состояние. В результате генератор 15 выключается.Таким образом, в данном режиме функционирования устройства можно выделить три этапа работы: выполнение последовательного участка (формат микрокоманд А, метки М, М р Мз равны 0); передача управления другому модулю распределенной вычислительной системы (формат микро- команд В, метка М равна 1); прием управления и выполнение последовательного участка МП.Режим реализации параллельного участка МП.В данный режим работы устройство переходит из режима реализации последовательного участка, если оно работает в режиме ведущего, и при передаче управления от устройства, работающего в режиме ведущего, на данное устройство, работающее в качестве ведомого.Рассмотрим работу устройства в режиме ведущего. В регистр 3 (фиг. ) записывается микрокоманда формата С (фиг. 4). Единичный сигнал (метка М)с поля 7 регистра 3 (фиг. 1), пройдя через элемент 22 и поступая на блок 28, запрещает прохождение информации из поля 5 регистра 3 на выход 43 устройства. Коды адресов Ае - Аеь, М - 1 из поля 5 регистра 3 поступают на входы коммутаторов 35.1 - 35.Я - 1 и элементы 20.1 - 20.М - 1 соответственно. Единичный сигнал из поля 7 регистра 3 поступает на единичный вход триггера 13 и переводит его в единичное состояние. Кроме того, этот же сигнал, пройдя через элемент 23 и поступая на вход одновибратора 32, формируется и проходит на входы синхронизации регистра 10, а также на управляющие входы коммутаторов 35.1 - 35.М - 1. В результате сигналы с выходов элементов 20,1 - 20.М - 1 о начале параллельных участков через коммутаторы 35.1 - 35.И - 1 поступают на выходы 45.1 и 45 Л - 1 соответственно, Кроме того, эти же сигналы записываются в регистр 10, переводя соответствующие триггеры регистра 10 в единичное состояние.Управляющий сигнал с выхода одновибратора 32 разрешает прохождение кода адреса Ар, через коммутатор 35.1 на выход44,1 адреса устройства. Таким образом, с записью в регистр 3 микрокоманды формата С происходит: считывание кода адреса А, из регистра 3 и формирование блоком 2 исполнительного (начального) адреса параллельного участка МП; выдача адресов Апр - Ал. ю-.1 параллельных участков модулями распределенной вычислительной системы, а также сигналов начала параллельных участков на группу выходов 44 5 1015 20 устройства; запись сигналов начала параллельных участков в регистр 10.В последующем выполнение параллельного участка ведущим устройством ничем не отличается от работы устройства в режиме выполнения последовательного участка МП. В момент окончания параллельного участка ведущим модулем в регистр 3 записывается микрокоманда формата Р (фиг. 4). Единичный сигнал из поля 8 регистра 3, пройдя через элемент 17, одновибратор 30, поступает на нулевой вход триггера 12 и переводит его в нулевое состояние. Нулевой сигнал с единичного выхода триггера 12 выключает генератор 15, З 5Единичный сигнал (метка М 5) из поля 8 регистра 3, поступая на нулевой вход триггера 14, подтверждает его исходное (нулевое) состояние, а также поступает на вход элемента 25. По мере окончания парал лельных участков МП ведомыми модулями распределенной вычислительной системы на группу входов 40 устройства ведущего модуля поступают сигналы окончания параллельных участков МП, которые с входов 42.1 - 42.М - 1 поступают на нулевые входы45 первого - (Х - 1) -го триггера регистра 10 соответственно. Триггеры регистра 10 переводятся в нулевые состояния. В результате с выходов регистра 10 на входы элемента 25 поступают единичные сигналы. После окончания всех параллельных участков МП на выходе элемента 25 сформируется единичный сигнал, который пройдя через элемент И 27, одновибратор 34, элемент 16, переводит триггер 12 в единичное состояние. Единичный сигнал с выхода триггера 12 55 включает генератор 15, а с выхода поля 4 регистра 3 адрес очередной микрокоманды А. поступает на вход блока 2 (микрокоманда формата Р). С приходом на вход блока 2 синхроимпульсаисполнительный адрес очередной микрокоманды с выхода блока 2 поступает на вход блока 1. Таким образом, устройство переходит в режим реализации последовательного участка,Рассмотрим работу устройства в режиме ведомого. В исходном состоянии все триггеры и регистры находятся в нулевом состоянии. Адрес параллельного участка А, поступает на входы 40 адреса устройства. Этот код, пройдя через блок 21, поступает на блок 2, адрес Аиер, одновременно поступает на вход элемента 19. Единичный сигнал с выхода элемента 19, пройдя через элемент 16, переводит триггер 12 в единичное состояние. Генератор 15 начинает формировать последовательности синхроимпульсов , и. С приходом на вход блока 2 синхроимпульса на выходе блока 2 сформируется исполнительный (начальный) адрес параллельного участка МП. В последующем работа устройства не отличается от режима реализации последовательного участка МП. Одновременно с приходом Авер. на один из входов группы входов 40 адреса устройства на вход 41.1 поступает сигнал начала параллельного участка МП, который, пройдя через элемент 18, переводит триггер 12 в единичное состояние. Этот же сигнал поступает на единичный вход одного из триггеров регистра 9. По окончанию параллельного участка МП в регистре 3 записывается микрокоманда формата Р. В данном случае поле Амикрокоманды формата Р обнулено. Единичный сигнал (метка М 5), пройдя через элемент 17, одновибратор 30, поступает на нулевой вход триггера 12 и выключает генератор 15. Кроме того, этот же сигнал, поступая на нулевой вход триггера 14, переводит последний в нулевое состояние. Единичный сигнал с нулевого выхода триггера 14, пройдя через элемент 26, одновибратор 33, поступает на входы блока 29. Сигнал конца параллельного участка МП формируется на выходе того элемента блока 29, вход которого подключен к триггеру регистра 9, находящемуся в единичном состоянии. Сигнал конца параллельного участка МП с выхода блока 29 поступает на выход 46.1 и далее с 1-го выхода группы выходов 44 устройства передается ведущему модулю. Единичный сигнал с выхода одновибратора 33, пройдя элемент 36 и поступая на нулевые входы триггеров регистра 9, обнуляет триггер, находящийся в единичном состоянии. Устройство готово к приему управл ния для реализации других последовательных или параллельных участков. На этом работа устройства в режиме ведомого заканчивается.Оценим технико-экономическую эффективность микропрограммного устройства управления модуля распределенной вычислительной системы по отношению к базовомуобъекту, в качестве которого может бытьвыбрано микропрограммное устройство управления ЭВМ ЕС.Общее время работы распределенной параллельной вычислительной системы, построенной на модулях с использованием изобретения, можно оценить выражением:кт, = тпосл.21 пах тц/),1=1 ,1 е й цгде Тпос. - время реализации всех последовательных участков, выполняемых в системе;- количество параллельных участков в 1-м фрагменте программы;К - количество фрагментов программы распределенной вычислительной системы, содержащихпараллельные участки.Время работы базового объекта оценивается формулойкЕ;Тг, = Тлоы+ Е.ЕТц.,где Тлося. - время реализации участков программы, которые могут выполняться только в форме последовательной обработки;Т; - время реализации 1-го параллельного участка в 1-м фрагменте программы. Тогда абсолютный выигрыш в быстродействии системы, построенный с использованием предлагаемого устройства, по сравнениюс системой, использующей базовый объект, 5оценивается во формуле:кЛТ = Е ЕТ; - Д тах Тц).= 3=Относительный выигрыш в быстродействии определяется по формуле 10=1 1 ЮИПриК =4, Т, =50 нс, Т=20 нс, Та = 15 = 35 нс, Тр = 30 нс, Тд = 20 нс, Т = 50 нс,Т = 50 нс, Т,= 28 нс, Та = 20 нс, Таз = = 35 нс, Т 4 = 50 нс, Т = 50 нс, Т = 20 нс, Тз = 28 нс, Т = 20 нс, Т = 50 нс, Тт = =50 нс, Т 4 =20 нс, Тр = 20 нс, Ти = = 30 нс, Тв = 50 нс, ЬТ = 198 нс, бТ = 1,39. Следовательно, использование предлагаемого устройства позволяет на 39% повысить производительность распределенной вычислительной системы, что подтверждает 25 его технические преимущества, а именноболее широкую область применения, по отношению к известному устройству и базовому объекту.