Аналого-цифровой преобразователь

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) 51 Н 03 М 1/50 ПИСАНИЕ ИЗОБРЕТЕНИЯ ОРСНОМУ СВИДЕ ЬСТВ(2 рвоО СУДДРСТВЕННЫЙ КОМИТЕТ СССР0 ДЕЛдМ ИЗОБРЕТЕНИЙ И ОТКРЦТИ 1) 3572979/24-24(71) Ордена Ленина институт киберне- тики им. В.М.Глушкова(56) 1. Многоканальный преобразователь сигналов от термопар и термометров сопротивления. "Приборы и системь управления", 1972, В 8,. с. 40-43.2. Авторское свидетельство СССР У 588631, кл, Н 03 К 13/20, 1976 (прототип) .(54)(57) 1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий генератор опорного напряжения, два блока фазовыхкомпараторов,. два шифратора, блокрегистра числа, дешифратор, два блока компенсирующего тока, фазовращатель смещения, ключ, блок управления,фазовращатель, первый вход которогосоединен с входной шиной, второй входчерез первый блок компенсирующеготока соединен с входом второго блокакомпенсирующего тока и выходом дешифратора, вход которого соединен с первой выходной шиной, третий вход фазовращателя соединен с выходом второгоблока компенсирующего тока, четвертый вход - с выходом генератора опорного напряжения, первым входом первого блока фазовых компараторов и входом фазовращателя смещения, а выход -с вторым входом первого блока фазовыукомпараторов и первым входом ключа,второй вход которого соединен с первым выходом блока управления, а выход - с пеовым входом второго блокафазовых ком 1 араторов, второй вход которого соединен с выходом фазовращателя смещения, а выход через последовательно соединенные первыи шифра"тор, блок регистра числа соединенс второй выходной шиной, выход пего блока фазовых компараторов соединен с входом второго шифратора,о т л и ч а ю щ и й с я тем, что,с целью повышения точности преобра-зования, в него введены два корректирующих компаратора, два опорных фазо вращс теля, три элемента И, два формирователя импульсов, реверсивный счетчик, выход которого соединен с входом дешифратора, а первый информационный вход - с выходом второго шифратора, управляющий вход которого.соединен с вторым выходом блока управления, третий и четвертый выходы которого соединены соответственно с первым и вторым управляющими входамиреверсивного счетчика, третий и четвертый управляющие входы которогочерез первый и второй формирователиимпульсов соединены соответственнос выходами первого и второго элементов И, первый вход первого элементаИсоединен с первым входом третьегоэлемента И и прямым выходом первогокорректирующего компаратора, инверсный выход которого соединен с первымвходом второго элемента И, причемвторой вход первого элемента И соединен с прямым выходом .второго корректирующего компаратора, инверсный выход которого соединен с вторьки входами второго и третьего элементов И,выход последнего из которых соединенс первым управляющим входом первогошифратора, второй управляющий входкоторого соединен с пятым выходом1156258 РрямаиЬад Фиг 7 ыход ктор В.Синицкая ч аказ 3 195/55ВНИИПИ 13035, Мо ППП "Патент", г.Ужгород,. ул.Нроектная ин Составитель А,Титоедактор Е.Копча ТехредЛ.Коцюбняк Тираж 872осударственного ко делам изобретенийва, Ж, Раушская дписное тета СССР открытийаб., д. 4/ юУерсюы Юб/УРА115 блока управления, шестой выход которого соединен с управляющим входом , блока регистра числа, при этом первые входы корректирующих компараторов соединены с выходом ключа, а вторые входы через опорные фазовращатели соединены с выходом генератора опорного напряжения.2, Преобразователь по п. 1, о т - л и ч а ю щ и и с я тем, что блок управления выполнен на счетчике, дешифраторе, вести триггерах, шести элементах ИЛИ, генераторе импульсов, выход которого соединен с первым входом счетчика, второй вход которого соединен с йрямым выходом первого триггера, третий вход - с выходом первого элемента ИЛИ, а выход - с входом дешифратора, первый выход которого соединен с входом установки второго триггера и входом "Сброс" третьего триггера, второй и третий выходы - соответственно с входами установки четвертого и пятого триггеров,.четвертый выход - с первым входом второго элемента ИЛИ, пятый 6258выход - с входом установки шестого триггера, шестой выход - с первыми входами соответственно первого, третьего, четвертого, пятого и шестого элементов ИЛИ, вторые входы всех элементов ИЛИ объединены и соединены с шиной "Сброс" и входом "Сброс" первого триггера, причем информационный и тактовый входы первого, второго, третьего, четвертого и пятого триггеров объединеныи соединены с общей шиной, прямые выходы второго, третьего, четвертого, пятого и шестого триггеров и инверсный выход второго триггера соединены соответственно с вторым, третьим, четвертым, первым, шестым и пятым выходами блока управления, а входы "Сброс" второго, четвертого, пятого и шестого триггеров соединены с выходами соответственно второго, пятого, шестого и третьего элементов ИЛИ, выход четвертого элемента ИЛИ соединен с входом установки третьего триггера, вход установки первого триггера соединен с шинойПускИзобретение относится к измерительной и вычислительной технике.Известен аналого-цифровой преобразователь, содержащий (для одного канала) рабочее фазовращающее устрой ство, две ступени преобразования (грубую и точную), каждая из которых состоит из последовательно включенных блока пороговых элементов (фазовых компараторов), дешифратора и бло 10 ка регистра числа, блок компенсирующего тока, генератор опорного напряжения, блок управления 111.Недостатком данного преобразователя является большая погрешность 15 преобразования, обусловленная нестабкльностью порогов срабатывания фазовьцс компараторов в грубой и точной ступенях преобразования при воздействии различного рода дестабилизи рующих факторов (при изменении окружающей температуры, питающих напряжений, воздействии помех).Наиболее близким техническим решением к предлагаемому является ана 25 лого-цифровой преобразователь, содержащий генератор опорного напряжения, два блока фазовых компараторов,два шифратора, блок регистра числа,дешифратор, два блока компенсирующеготока, фазовращатель смещения, ключ,блок управления, фазоврашатель, первый вход которого соединен с входнойшиной, второй вход - через первыйблок компенсирующего тока соединенс входом второго блока компенсирующего тока и выходом дешифратора, входкоторого соединен с первой выходнойшиной, третий вход - с выходом второго блока компенсирующего тока,четвертый вход - с выходом генератора опорного напряжения, первым входом первого блока фазовых компараторов и входом фазовращателя смещения,а выход - с вторым входом первогоблока фазовых компараторов и первымвходом ключа, второй вход которогосоединен с первым выходом блока управления, а выход - с первым входомвторого блока фазовых компараторов,з 1156 второй вход которого соединен с выходом фазовращателя смещения, а выход через последовательно соединенные первый шифратор и первый блок регистра числа соединен с второй вы 5 ходной шиной, причем выход первого блока фазовых компараторов через послЕдовательно соединенные второй шифратор и второй блок регистра числа соединен с входом дешифратора Г 23.Недостатком этого преобразователя является низкая точность преобразования из-за влияния дестабилизирующих факторов.Цель изобретения - повышение точ 15 ности преобразования.Указанная цель достигается тем, что в аналого-цифровой преобразователь, содержащий генератор опорного напряжения, два блока фазовых компараторов, два шифратора, блок регистра числа, дешифратор, два блока компенсирующего тока, фазовращатель смещения, ключ, блок управления, фазовращатель, первый вход которого соединен с .входной шиной, второй вход через первый блок компенсирующего тока соединен с входом второго блока компенсирующего тока и выходом дешифратора,. вход которого соединен с первой выходной шиной, третий вход фазо. вращателя соединен с выходом второго блока компенсирующего тока, четвертый вход - с выходом генератора опорного напряжения, первым входом первого блока фазовых компараторов и входом 35 фазовращателя смещения, а выход - с вторым входом первого блока фазовых компараторов и первым входом клю ча, второй вход которого соединен с первым выходом блока управления, 41 а выход в с первым входом второго блока фазовых компараторов, второй вход которого соединен с выходом фазовращателя смещения, а выход через последовательно соединенные первый 4 ф шифратор, блок регистра числа соединен с второй выходной шиной, выход первого блока фазовых компараторов соединен с входом второго шифратора, введены два корректирующих компаратора, два опорных фазовращателя, три элемента И, два формирователя импульсов, реверсивный счетчик, выход которого соединен с входом дешифратора, а первый информационный вход - с вы-ходом второго шифратора, управляющий вход которого соединен с вторым выходом блока управления, третий и 258 4четвертый выходы которого соединены соответственно с первым и вторым управляющими входами реверсивного счетчика, третий и четвертый управляющие входы которого через первыйи второй формирователи импульсовсоединены соответственно с выходами первого и второго элементов И, первый вход первого элемеита И соединен с первым входом третьего элемента Ии прямым выходом первого корректирующего компаратора, инверсный выход которого соединен с первым входомвторого элемента И, причем второй вход первого элемента И соединенс прямым выходом второго корректирую-щего компаратора,.инверсный выход которого соединен с вторыми входами второго и третьего элементов И, выход последнего из которых соединен с первым управляющим входом первого шифра" тора, второй управляющий вход которого соединен с пятым выходом блока управления, шестой выход которого соединен с управляющим входом блокарегистра числа, при этом первые входы корректирующих компараторов соЕ- динены с выходом ключа, а вторые входы через опорные фазовращатели соединены с выходом генератора опорного напряжения.Кроме того, блок управления выполнен на счетчике, дешифраторе,шести триггерах, шести элементах ИЛИ, генераторе импульсов, выход которогосоединен с первым входом счетчика,второй вход которого соединен с прямым выходом первого триггера, третий вход - с выходом первого элемента ИЛИ, а выход - с входом дешифратора, первый выход которого соединенс входом установки второго триггераи входом "Сброс" третьего триггера,второй и третий выходы - соответственно с входами установки четвертого и пятого триггеров, четвертый выходс первым входом второго элемента ИЛИ, пятый выход - с входом установки шестого триггера, шестой выход - с первыми входами соответственно первого, третьего, четвертого, пятого и шестого элементов ИЛИ, .вторые входы всех элементов ИЛИ объединены и соединены с шиной "Сброс" и входом "Сброс" первого триггера, причем информационный и тактовый входы первого, второго, третьего, четвертого и пятого триггеров объединены и соединены с общей шиной, прямые выходывторого, третьего, четвертого, пятого и шестого триггеров и инверсныйвыход второго триггера соединенысоответственно с вторым, третьим,четвертым, первым, шестым и пятым . 5выходами блока управления, а входы"Сброс" второго, четвертого, пятогои шестого триггеров соединены с выходами соответственно второго, пятого,шестого и третьего элементов ИЛИ, 1 Овыход четвертого элемента ИЛИ соединен с входом установки третьего триггера, вход установки первого триггера соединен с шиной "Пуск".На, фиг. 1 изображена структурная 15электрическая схема преобразователя;на фиг, 2 - временные диаграммы работы преобразователя; на Фиг. 3 - структурная электрическая схема рабочегофазовращателя; на фиг. 4 - структурная электрическая схема блока фазовыхкомпараторов; на фиг.5 - структурнаяэлектрическая схема блока управления;на Фиг. 6 - временная диаграмма работы блока управления; на фиг. 7 - 25структурная электрическая схема корректирующего компаратора; на фиг. 8 -структурная электрическая схема формирователя импульсов; на Фиг, 9 структурная электрическая схема бло- Зпка компенсирующего тока.1Преобразователь (фиг. 1) содержитпоследовательно соединенные генератор 1 опорного напряжения, фазовращатель 2, блок 3 фазовых компараторов, И 5шифратор 4, реверсивный счетчик 5,1дешифратор 6, блок 7 компенсирующеготока, ключ 8, последовательно соединенные Фазовращатель 9 смещения,блок 10 Фазовых компараторов, шифра Отор 11, блок 12 регистра числа,блок 13 компевсирующего тока, формирователи 14 и 15 импульсов, выходыкоторых соединены с входами счетчика 5 соответственно, элементы И 16 - 4518, корректирующие компараторы 19и 20, инверсные выходы которых соединены с входами элемента И 18, опорныефазовращатели 21 и 22, входы которыхобъединены и подключены к входу Фазо вращателя 9, а также содержитблок 23 управления. Корректирующийкомпаратор 19 имеет прямой 24и инверсный 25 выходы, корректирующий компаратор 20 имеет прямой 26и инверсный 27 выходы, элементы И 16 -18 имеют выходы 28 - 30, а формирователи 14 и 15 - выходы 31 и 32. На временной диаграмме (фиг. 2)обозначено: напряжения на выходах 1432 корректирующих компараторов 19и 20, элементов И 16 - 18, формирователей 14 и 15,Логические состояния указанныхблоков обозначены: й и о - (0,1)логические состояния на выходах 24и 25, Ь и Ь - на выходах 26 и "7,Р = оЪ, Р = аЬ, Гз -- БЬ. - на выходах 28 - 30. Рабочий фазовращатель 2(Фиг. 3) выполнен на резисторах 3335, ферромагнитных сердечниках 36и 37, на которых нанесены рабочиеобмотки 38 и 39, управляющая 40и компенсирующие 41 и 42 обмотки.Блок 3 фазовых компараторов(фиг. 4) выполнен на фазовых компараторах 43, опорных фазовращателях 44,триггерах 45, резисторе 46.Блок 23 управления (фиг. 5) выполнен на генераторе 47 импульсов,счетчике 48, дешифраторе 49, триггерах 50 - 55, элементах ИЛИ 56 - 61.Генератор 47 имеет выход 62, дешифратор 49 имеет выходы 63 - 68, триггер 51 имеет прямой выход 69, инверсный выход 70, триггеры 52 - 54 имеютсоответственйо выходы 71 - 74.Корректирующий компаратор 19или 20 (фиг. 7) может быть выполненна коъпараторе 75 напряжений, напримермикросхема 521 СА 2,инверторе 76,Формирователь 14 или 15 импульсов (фиг, 8) может быть выполнен надиоде 77, конденсаторе 78, элементах И-НЕ 79 и 80.Источник тока в блоке 7 или 13компенсирующего тока (фиг. 9) выполнен на транзисторах 81 - 84 и резисторах 85 и 86.В качестве генератора 1 опорногонапряжения может быть использованлюбой генератор гармонических колебанйй со стабилизацией амплитуды ичастоты его выходного напряжения ис симметричным выходом.ШиФраторы 4 и 11 моГут быть выполнены на основе интегральных микросхем, например 155-й серии.В качестве реверсивного счетчика 5 может быть использован реверсивный двоичный счетчик, в которомимеется воэможность предварительногозанесения информации (например К 155ИЕ 7),Дешифратор 6 может быть выполненна основе интегральных микросхем,например 155-й серии,6258 7 115Блок 12 регистра числа может бытьвыполнен на основе триггеров 155-йсерии, н .пример К 155 ТМ 2, К 155 ТИ 7.Элементы И 16 - 18 могут бытьвыполнены на интегральных микросхемах 155-й серии, например К 155 ЛАЗ.В качестве ключа 8 могут бытьиспользованы микросхемы К 143 КТ 1,КТ 681, КТ 682 и др,Преобразователь работает следую Ощим образом.В первом такте при помощи грубойступени лреобразования происходитопределение,е старших разрядов. цифрового кода:сигнал с выхода фаэовращателя 2 с фазовым. сдвигом Ух,пропорциональным величине преобразуемого сигнала 5, поступает на первыйвход блока 3. В: зависимости от величины,в блоке 3 срабатывает определенное количество фазовЫх компараторов, после.чего"при помощи шифратора 4 происходит формированиедвоичного кода в старших разрядови занесение их в реверсивный счетчик 5. В зависимости от кода полученных старших разрядов дешифратор 6или включает. один из блоков (7 или 13)или выключает оба блока 7 или 13.Если входной сигнал Зх .удовлетворяет соотношению 04 Зхс 3,/2,то включается блок 13, ток которого Э , складываясь с преобразуемымтоком 3 (сложение .происходит в рабочем фазовращателе 2), образуетэквивалентный входной сигнал Э, который должен удовлетворять соотношению Э /2 7 (,7 х /2+Эх /2Если входной сигнал 3 удовлетворяет соотношению Зх,/2+ 3 /23х 4 О+ Эх то включается блок 7, ток которого Э вычитается из входноготока 3(вычитание происходит в рабочем фазовращателе 2); в результатена вход преобразователя воздействуетэквивалентный входной сигнал Э 2,45который должен удовлетворять соотношениюхе 2Дэа вахт фрахтЕсли же входной сигнал 7 удовлетваряет соотношениюхЗх 2 ( ЭСЗ х,2+ 7;/2то блоки 7 и 13 выключены, поскольку фаэовые компараторы в блоке 10настроены относительно значения 7 х /2 55(середины диапазона изменения преобразуемых сигналов), а включениелюбого иэ блоков 7 или 13 осуществляется для того, чтобы эквивалентный входной сигнал, воздействующийна точную ступень в течение второгстакта преобразования, удовлетворялсоотношению (1).Первый корректирующий компаратор 19 настроен на фазовый сдвиг,соответствующий току ,/2 (серединадиапазона изменения преобразуемыхсигналов). Состояние его прямоговыхода обозначают через а . Настройкавторого корректирующего компаратора 20 превышает настройку корректирующего компаратора 19 на величину3 /2 , равную дискретности блока 3,Состояние прямого выхода компаратора 20 обозначают через Ь.Если уровни срабатывания фазовыхкомпараторов в блоке 3 грубой ступени преобразования не изменились относительно своих номинальных значений,то в течение второго такта преобразования кодируется фазовый сдвиг, который соответствует току, удовлетворяю.щему соотношению (1). При этом корректирующий компаратор 19 срабатывает (ю =1), а корректирующий компаратор 20 не срабатывает (Ь=О). Вследствие этого на выходе элемента И 16появляется сигнал Г =аЬ, позволяющий шифратору 11 сформировать двоичный код ь -о младших разрядов ( и -общее количество разрядов преобразователя). Одновременно на выходахэлементов И 17 и 18 будут запрещающие сигналы (уровень логического нуля) соответственно Р =аЬи Р=. ИЬ,вследствие чего показания реверсивного счетчика 5 остаются беэ изменения, поскольку на выходах формирователей 14 (Ф) и 15 (Ф ) отсутствуют импульсы (фиг. 2),Перед началом преобразования обакорректирующих компаратора находятся в нулевом состоянии (а=Ь=О),. чтодостигается подачей на их вторыевходы опорных сигналов с выходовопорных фазовращателей 21 и 22 и подключением первых входов корректирующих компараторов 19 и 20 через резистор 35 на общую шину (резистор 35находится в блоке 3).Если под влиянием дестабилизирующих факторов уровни срабатывания фазовых компараторов в блоке 3 и шифраторе 11 смещаются, например, вверхот своих номинальных значений, токод в старших разрядов, полученныйв течение первого такта преобразо 1156258вания, оказывается меньшим, чем приотсутствии дестабилизирующих факторов, Вследствие этого компенсирующийток Э , вырабатываемый блоком 7,также уменьшается, а эквивалентный .входной ток 3 воздействующий навход преобразователя в течение второго такта преобразования и равныйразности 3 - 3 , увеличивается,что приводит к срабатыванию корректирующего компаратора 20, поэтомуа=1, Ь =1 (фиг. 2 Е). При этом сигнална выходе 28 элемента И 16, равныйР, =аЬ=О, запрещает шифратору 11 формирование двоичного кода и -в младших 5разрядов, а комбинация выходных сигналов Р =сЬ= (на выходе элемента И 17) и Рэ=аЬ=О (на выходе 30элемента И 18) создает на выходе 3Формирователя 14 импульс, который, 30поступая на счетный вход "Сложение"реверсивного счетчика 5, увеличиваетего показания на 1, так что эквивалентный ток 3 , вызывающий фазовыйсдвиг выходного напряжения рабочего 25Фазовращателя 2, подлежащий кодированию в течение второго такта преобразования, находится в интервалеЗ,/24 Л3 /2+ Э,/2, в пределахкоторого настроены фазовые компарато- ЗОры в шифраторе 11. Аналогично можно показать, что при смещении уровней срабатывания Фазовых компараторов в блоке 3 и шифраторе 11 в сторону уменьшения отно сительно их номинальной настройки, эквивалентный ток Э , равный разности 3 - 3 и воздействующий наквход преобразователя в течение второ40 го такта преобразования, меньше половины диапазона изменения преобразуемых сигналов. Поэтому а-.Ь=О (ни один из корректирующих компараторов не срабатывает вследствие чеФ45 го на выходе элемента И 18 появляется положительный перепад Рв.=ВЬ=1, что вызывает появление импульса на выходе 32 формирователя 15) фиг. 6. Это приводит к уменьшению на единицу показаний реверсивного50 счетчика 5, В результате эквивалентный ток .3, воздействующий на вход преобразователя и вызывающий фазовый сдвиг выходного напряжения рабочего фазонращателя 2,.подлежащий кодирова 55 нию в течение второго такта, находится в нужном интервале Э,/23 (3, /.+ + 3 /2 в пределах которого произнедена настройка фазовых компараторон в шифраторе 11.Режим счета реверсивного счетчика 5 при проведении коррекции обеспечивается подачей импульсон соответствующей полярности на счетные входы + или в . При этом на втором счетном входе в это время должен быть уровень логической " 1". Все это обеспечивается введением в состав преобразователя формирователей 14 и 15.Блоки 7 и 13 компенсирующего тока состоят из наборов источников тока. Блок 7 компенсирующего тока содержит В 2 источников тока (л - количество двоичных разрядов выходного кода,. определяемых в течение первого такта преобразования), величины токов которых образуют арифметическую прогрессию. Например, для =3 н блоке 7 необходимо иметь четыре источника тока с выходными токами, образующими ряд 3, 23 330, 43 . Источник тока (фиг. 9) состоит из генератора тока (транзисторы 81 и 82) и переключателя тока .(транзисторы 83 и 84). Величина тока определяется питающими на" пряжениями Р , Р и резисторами 851 фи 86.В зависимости от напряжения, подаваемого на базу транзистора 84 (с выхода д .шифратора 6), ток проходит через транзисторы 84 (источник включен) или 83 (источник выключен).Блок 13 компенсирующего тока отличается от блока 7 тем, что в своем составе он имеет на один источник тока меньше.Если полярность тока источников в блоках 7 и 13 одинакова, то компенсирующие обмотки фазовращателя 2, н которомподключены выходы блоков 7 и 13, должны быть намотаны в противоположных направлениях.Рабочий фазовращатель 2 (фиг. 3) состоит из трех резисторов 33 - 35 и реактивного Х сопротивления, включенных по мостовой схеме, В диагональ АВ подается опорное напряжение с выхода генератора 1. С диагонали СД снимается напряжение, сдвинутое на величину .9 , относительно входногопо законувых 2 сф с В/ огде Я - сопротивление резистора 35,В качестве реактивного сопротивления Хо используется управляемая индуктивность, выполненная по схеме простейшего магнитного усилителя:два ферромагнитных сердечника 36и 37 с нанесенными на каждом из нихрабочими обмотками 38 и 39, включенными встречноУправляющая 40 и компенсирующие 41 и 42 обмотки нанесенына оба сердечника вместе.Опорные фазовращатели 21 и 22отличаются от Фазовращателя 2 отсутствием управляющей и компенсирующихобмоток. Их перестройка осуществля Оется изменением. величины резистора 35,при этом изменяется отношение Рф/Ха значит и величины фазовых сдвигових входных напряжений,Фазовращатель 9 смещения отличается от опорных фазовращателей 21и 22 тем, что имеет симметричныйвыход (точка Д не заземляется (фиг.3),Структурная схема блока 3 фазовыхкомпараторов (фиг. 4) включает фазовые компараторы 43 (например К 521 СА 2),опорные фазовращатели 44, триггеры 45для запоминания состояний фазовыхкомпараторов. В зависимости от величины Ч в блоке 3 (фиг. 4) срабатывает определенное количество компараторов 43, в результате чего в триггерах 45 зафиксируется унитарный код,пропорциональный величине Ч. Количество компараторов в блоке 3 равно щЬ где е - количество двоичныхразрядов выходнсго кода, определяемыхгрубой ступенью преобразования.Блок 10 Фазовых компараторов точной ступени преобразования отличаетЭ 5ся от блока 3 лишь величиной настройки фазовых компараторов.В блоке 23 управления примененымикросхемы 155-й серии. При нажатиикнопки Нуск" начинается подсчет им 40пульсов генератора 47 счетчиком 48(фиг. 5). Дешифратор 49 выделяетиз этой серии 1,3,7,8,9 и 10-й импульсы на выходах 63 - 68. Первый импульсустанавливает в "1" триггер 51 фор"Э 45мируя сигнал разрешения на шифратор 4и в "0" - триггер 52, переводя реверсивный.счетчик 5 из режима храненияв режим записи. После записи старшихразрядов кода (с выхода шифратора 4)Ю в реверсивный счетчик 5 третий импульс устанавливает в "1" триггер 53,переводя реверсивный счетчик 5 изрежима записи в режим хранения, послечего начинается процесс компенсациисдвига фазы выходного напряжения фаэовращателя 2. К моменту прихода 7-го импульса на вход счетчика 48 процесс компенсации завершается. Седьмой импульс устанавливается .в "1" триггер 54 ключ 8 открывается, что обеспечивает поступление выходного напряжения фазовращателя 2 с фазовым сдвигом ч" пропорциональным току Э, на вход точной ступени преобразования (блок 10, шифратор 11, блок 12).Интервал времени между 7 и 8"ым импульсами, поступающими на вход .счетчика 48, выделен для коррекции результата, полученного в течение первого такта преобразования: в зависимости от состояния корректируюших компараторов 19 и 21 показания реверсивного счетчика 5 увеличиваются, уменьшаются или остаются беэ изменения.Восьмой импульс устанавливает в "О" триггер 51, формируя сигнал разрешения на шифратор 11 точной ступени преобразования. Девятый импульс устанавливает в "1" триггер 55, в результате чего двоичный код с выхода шифратора 11 (младшие разряды выходного кода) заносится в блок .12.Десятый импульс обеспечивает начальную установку триггеров .50-.55реверсивного счетчика 5 и счетчика 48, а также блока 12, подготавливая преобразоватЕль к следующему циклу преобразования.Таким образом, введение в преобразователь двух корректирующих компараторов, двух опорных Фаэовращателей, трех элементов И, двух Формирователей и реверсивного счетчика,. включенных соответствующим образом, повышает точность аналого-цифрового преобразования.