Устройство для моделирования упругого гистерезиса

Союз СоветскихСоциалистическихРеспублик АНИЕ АВТОРСКО С ВИДЕ ТЕЛЬСТ(22)Заявлено 22.12,80 (21) 3261523/1806 присоединением заявки РЙ Ьсударстминыа квинт 23) Приоритет Опубликовано 1, 10. 82 ио делам изсбрет вткрытн Да 15.10,8 бликования опис 1Мартанов2) Авторы нзобретенн А. Вьюжанин, Е. выдов и сного Знамени ЙКоролева рдена Трудового К ститут им.акад. С уйбышевскиивиационныйЗаявитель ЛЯ МОДЕЛИРОВАНИЯ УПРУГОГГИСТЕРЕЗИСА(54) УСТРОЙСТВ еля первого интегратора цеок задания нелинейности соедивходом инвертора, выход котоодключен к первому входу блока выделения модуля, второй вход которого связан с выходом блока нелинейности, а выход блока выделения модуля соединен с первым входом блока умножения, выход которого подключен к входу второго интегратора. Устройство содержит также блок фиксации нуля, вход которого соединен с входом первого интегратора, являющимся входЬм устройства, и с вторым входом блока умножения, а выход - с входом управляемого источника напряжения и с управляющим входом ключа, информационные вход и выход, которого соответственно подключены к выводам конденсатора первого интегратора. Выход упа оавляемого источника напряжения соединен с управляющими входами ключей во входных цепях интеграторов,усилит рез бл нен со рого и нелиин" блок Изобретение относится к аналоговой. вычислительной технике и можетбыть применено при решении на аналоговых вычислительных машинах задач теории колебаний, динамики ипрочности конструкций.Известно устройство для моделирования упругого гистерезиса, содержащее два интегратора, блокнейности, блок выделения модулявертор, блок умножения,ключ ификсации нуля и сброса 1 .Недостатком устройства являетсяналичие постоянной составляющей ввыходном сигнале, что сказываетсяна точности моделирования,Наиболее близким к предлагаемомуизобретению является устройство длямоделирования, содержащее первый ивторой интеграторы, каждый из которых содержит операционные усилители, масштабные резисторы, ключи,конденсатор. Выход операционного летень М 38 (53) УДК 681.33. Составитель Т. Сапуноваедактор Л. Авраменко Техред И. Рейвес Корректор С, Шекма д. 4/ лиал ППП "Патент", г. Ужгород, ул, Проектна аказ 7846/67 ВНИИПИ Гос по делам 113035, ИоТираж 731 арственного коми зобретений и отк ва, 3-35, Раущск Подписноеета СССРтийя наб., 5Ч 66708 30 35 Наличие в этом устройстве блока выделения модуля и блока умножения, обладающих сравнительно низкой точностью, а также выходного интегратора, который интегрирует ошибку выполнения всех предыдущих операций, существенно снижает точность моделирования петли гистерезиса.Цель изобретения - повышение точности моделирования упругого гистерезиса. Поставленная цель достигается тем, что в известное устройство для моделирования упругого гистерезиса, содержащее операционный усилРтель, в цепь обратной связи которого включены параллельно соединенные интегрирующий конденсатор и ключ сброса, а вовходной цепи - первый и второй масштабные резисторы, первые выводы которых объединены и являются входом устройства, первый ключ, информационный вход которого подключен к второму выводу первого масштабного резистора,выход первого клюца и второй вывод второго масштабного резистора объединены и подключены к входу операционного усилителя, последовательно соединенные блок фиксации нуля и управляемый источник напряжения, выходкоторого подключен к управляющемувходу первого ключа, вход блока фиксации нуля подключен к входу устройства, и блок нелинейности, вход которого подключен к выходу операционного усилителя, введены сумматор сзапоминанием, выход которого являет 5 10 45 го 25 1рого ключа подключен к выходу управляемого источника напряжения, а управляющий вход сумматора с запоминанием подключен к выходу цепи управления сумматором с запоминанием.Кроме того, сумматор с запоминанием содержит операционный усилитель, в цепь обратной связи которого включен интегрирующий конденсатор, масштабный резистор, ключ и два форсирующих звена, входы которых являются соответственно первым и третьим информационными входами сумматора с запоминанием, выходы форсирующих звеньев объединены, подключены к ин формационному входу ключа, к первому выводу. масштабного резистора и являются вторым информационным входом сумматора с запоминаниеи, управляющий вход ключа является управляющим входом сумматора с запоминанием, а выход ключа подключен к входу операционного усилителя, выход которого подклюцен к второму выводу масштабного резистора и является выходом сумматора с запоминанием.Цепь управления сумматором с запоминанием содержит последовательно соединенные реле и коммчтирующий диод,анод которого через зарядный: конденсатор подключен к шине нулевого потенциала, а катод является входом-выходом цепи управления сумматором с запоминанием,На фиг. 1 представлена Функциональная схема устройства для моделирования упругого гистерезиса; на фиг. 2 - принципиальная схема блокася выходом устройства, последовательно соединенные цепь управления сумматором с запоминанием и элемент задержки, последовательно соединенныегретий масштабный резистор и второй ключ и а нало говый запоми нающий блокУ выход блока нелинейности подключен к первому информационному входу сумматора с запоминанием и к второму выводу третьего масштабного резистора, выход второго ключа подключен к второму информационному входу сумматора с запоминанием, выход которого подключен к информационному входу аналогового запоминающего блока, выход которого подключен к третьему информационному входу сумматора с запоминанием, управляющие входы аналогового запоминающего блока и ключа сброса объединены и подключены к выходу элемента задержки, управляющий вход вто 40 45 50 55 фиксации нуля, управляемого источника напряжения и конструкция цепи управления сумматором с запоминанием; на фиг. 3 - эксперим нтальная зависимость 1); на фиг. ч - полученная петля гистерезиса; на фиг. 5 - временная диаграмма работы цепей управления.Устройство моделирования упругого гистерезиса содержит операционный усилитель 1, ключи 2, 3 и 1, масштабный резистор 5, интегрирующий конденсатор 6, блок 7 нелинейности, сумматор 8 с запоминанием, аналоговый запоминающий блок Ч, масштабные резисторы 10 и 11, блок 12 Фиксации нуля, управляемый источник 13 напряжения,цепь 1 л управления сумматором с запоминанием, элемент 15 задержки.Сумматор с запоминанием 8 содержит операционный усилитель 16, ин708 6Проинтегрировав исходную системууравнений, приведем ее к виду, удобному для моделирования 5 966тегрирующий конденсатор 17, масштабный резистор 18, ключ 19, два форсирующих звена 20 и 21, каждое из которых содержит параллельно включенные резистор 22 и конденсатор 23. 5Аналоговый запоминающий блок 9содержит операционный усилитель 24,интегрирующий конденсатор 25, масштабный резистор 26, ключ 27, форсирующее звено 28, состоящее из параллельно соединенных резистора 29и конденсатора 30.Элементы 1,5 и 6 представляют собой интегратоо 31.Блок фиксации нуля 12 содержитоперационный усилитель 32, резисторы 33-44, диоды 45 и 46, конденсатор47 и транзисторы 48-51.Цепь управления сумматором с запоминанием 14 (на Фиг,3 обведена жирной линией) содержит реле 52 с группой контактов 53, коммутирующий диод54, зарядный конденсатор 55,На фиг. 3 обозначены реле 56 сгруппами контактов 57 и 58, реле 59с -группами контактов 60, 61 и 62,реле 63 с группой контактов 64, реле65 с группой контактов 66, группаконтактов реле Рп 67 и тумблер 68.На основании теории упругопласти" 30ческих деформаций и параллельно-последовательной динамической модели.упругого гистерезиса Ишлинского математическую модель упругого гистерези"са при циклических деформациях можнопредставить в следующем виде где (7= б(й) - напряжение в конст рукции; с= (1) - приращение дефоомации конструкции; СИ ) - текущая жесткость конструкции. 45 Приращение деформации определяется следующим оразом:(К= 0,1, Я,."),50 Исходное состояние схемы устройства соответствует. этапу моделирования начального участка петли. В 55исходном состоянии коэффициент передачи интегратора 31, образованного элементами 1, 5 и 6, и коэффициент передачи по первому входу сумматора с где 1 К - момент времени, соответствующий Е =О. Первое дифференциальное уравнение описывает начальный участок петли гистерезиса при движении из точки покоя, а второе - восходящие и нисходящие ветви петель замкнутого типа 6 И) =о л ( ) 1(/) где Г(с)- экспериментальная функция(У( )- напряжение в конструкции,соответствующее моментупричем О(й )=О, так какдвижение начинается източки покоя.Экспериментальная функция имеетвидОа) = Хс(х )ах. Таким обоазом, на начальном участке петли гистерезиса значение напряжения в конструкции при любой величине деформации соответствует значению функции Г( Е ) при этой деформа-ции. Чтобы получить значение напряжения в .конструкции Б , соответствующее любой точке других участковпетли пои любой величине деформациинеобходимо сложить значение функции Г( Г ) при этой деформации с величиной напряжения в конце предыдущего цикла деформации б (йк), соответствующей моменту времени й, когда с =О,Рассмотрим алгоритм работы устройства.Весь процесс моделирования петлигистерезиса разбивается на три основных этапа: моделирование начального участка петли; моделированиенисходящей ветви; моделирование восходящей ветви.Алгоритм получения выходного сигнала устройства О (1) в любой момент времени на любом этапе моделирования реализуется путем суммирования конечного результата предыдущего этапа моделирования с текущимзначением некоторой экспериментальной функции Г (Е)Указанный алгоритм реализуетсяв предлагаемом устройстве следующимобразом,запоминанием 8 равны единице. Напряжение, соответствующее скорости деформации, поступает на вход опе,рационного усилителя 1 через масштабный резистор 5 и в блок 12 фиксации 5нуля. При движении из точки покоявоспроизводится начальный участокпетли гистерезиса, описываемый уравнением б(С)=Т(б), Напряжение, отражающее деформацию, с выхода интегратора 31 поступает на блок нелинейности 7, настроенный на воспроизведение функциональной зависимости101 Сигнал с выхода блока 7 поступает на первый вход сумматора 8 с запоминанием, На третий вход сумматора8 с запоминанием поступает напряжение с выхода блока 9. Но посколькув начальный момент времени на выходеаналогового запоминающего блока 9 напряжение равно- нулю, то сумматор 8с запоминанием работает как инверторвходного сигнала и на его выходе напряжение пропорционально функцииГ. Длительность этого этапа моделирования определяется промежутком времени от й=О до 1=С , при котором=О.Для перехода от моделирования начального участка петлик моделированию нисходящей ветви необходимосохранить конечный результат последнего этапа. С этой целью в момент времени й=й, когда=О, сумматор 8 сзапоминанием с помощью своего ключа19 переводится в режим запоминания,После этого осуществляется сброс ин -тегратора 31, а аналоговый запоминающий блок 9 с помощью своего ключа 27 превращается в масштабирующеезвено, инвертирующее напряжение, поступающее с выхода сумматора 8 сзапоминанием. Затем производитсяпереключение коэффицента передачиинтегратора 31 и коэфФициента передачи по первому входу сумматора. Онистановятся, соответственно, равными1/2 и 2. Эти новые значения коэффициентов передачи сохраняются неизменными в течение всех последующих эта 50пов моделирования.В момент времени фСпо сигналу 0 производится возврат схемыв рабочее состояние для моделирования нисхОдящей ветви, описываемой уравнением( )=(к)+ 2 т(Е)Обратные переключения в схеме также должны производиться в определенной последовательности. Сначала в исходное состояние возвращаются интегратор 31 и блок 9, на выходе которого теперь хранится конечный результат предыдущего этапа моделирования.После этого возможно возвращение висходное состояние -.режим суммирования - сумматора с запоминанием. Начинается этап моделирования нисходящей ветви до момента времени й=йпри котором Е =О,При= й происходит переход отмоделирования нисходящей ветви к моделированию восходящей ветви петли,который проводится в той же прследовательности, что и переход от моде-лирования начального участка петлик моделированию нисходящей ветви.Заключительный этап - моделирование восходящей ветви - длится до момента времени т., при котором снова Я=О.Рассмотрим состав и работу цепейуправления,Схема управляемого источника напряжения выполнена на реле 65 и 56,59 и 63 ( фиг.2), Одна группа контактов реле 65 используется в качестве ключа 3 в цепи обратной связи интегратора 31, а вторая - в качестве ключа 27 во входной цепи блока 9. Контакты реле 63 используютсяв качестве ключей 2 и ч, соответственно, в цепях управления коэффициентом передачи интегратора 31 икоэффициентом передачи по первомувходу сумматора 8 с запоминанием,Реле 56 и 59 являются вспомогательными и служат для блокировки срабатывания основных реле 65 и 63 в момент времени й=0 при Е =О. 8 ведениецепи 1 ч управления сумматором с запоминанием вызвано необходимостьювыработки специального. сигнала управления ключом сумматора, отличающегося длительностью и временным сдвигоыот управляющих сигналов других ключей. Исходя из рассмотренного алгоритма моделирования петли упругогогистерезиса, можно следующим образом сформулировать задачу цепи 1 М управления сумматором с запоминанием:обеспечить опережение срабатыванияключа 19 сумматора 8 с запоминанием,переводящего его в режим запоминания,в первый момент перехода от одногоэтапа моделирования к другому, и запаздывание срабатывания этого ключав конце перехода по сравнению с мо9 966708 10ментом срабатывания остальных ключей тельно, задержка сброса ключа 3 и клю схемы. ча 27. Реле 65 срабатывает. Его конБлок 13 содержит реле 56, 59 и 63 такты ключ 3) замыкают цепь обратУблок 15 - контакты 53 и реле 65. ной связи интегратора 31 и сбрасываНа диаграмме напряжений фиг.5 вве-,5 ют его в нулевое положение а контакдены следующие обозначениями 0 - на- ты исключ 27) замыкаются и соединяют, пряжение, пропорциональное скорости вход ОУ 24 с его входной цепью превращая блок 9 в масштабное звено. Одновременно через контакты 66 запитыпринципиальной электрической схемы 10 вается реле 63. Время перехо нпереходного иг. . процесса замыкания контактов 66 даетСхема цепей управления работает некоторую задержку 1переднего фрон- следую им об азом.ду щ образом. та импульса, поступающего на обмоткуВ исходном положении ключи 2, 3 питания реле 63, Реле 63 срабатывает и 27 разомкнуты, а ключи 4 и 19 зам и своими контактами самоблокируется. кнуты. При подаче сигнала С на вход При этом его контакты ключ 2 ) переклока 2 фиксации нуля при=0 фор- люцают коэффициент передачи интеграмируются импульсы отрицательной по- тора 31, устанавливая его равным 1/2 лярности. От первого же импульса,а контактыключ 4) переключают коэфпоступающего с выхода блока 12, сра фициент передачи по первому входу бтывает реле 56 блока и своими кон- сумматора 8 с запоминанием, устанавтактами 57 самоблокируется, Одновре- ливая его равным , После окончания менно эта же группа контактов разры- управляющего импульса с выхода блока вает цепь питания реле 65 и 52, а 12 обесточивается реле 65. При этом другая контактная группа 58 реле 56 25 в исходное состояние возвращается инзамыкает цепь 59 литания реле, Реле 59 тегратор 31 и блок 9. Конденсатор 55 срабатывает и своими контактами 60 начинает разряжаться через обмотк са моблокируетсяПри этом группа его реле 53, Постоянная времени цепи раэУ контактов 61 замыкается и подготав- ряда конденсатораС обеспечивает заливает цепь питания реле 65 и 52, а зе держку заднего фронта импульса, запидругая группа. 62 размыкается и разры- тывающего реле 52. После окончания вает основную цепь питания реле 56. этого импульса реле 52 обесточиваПосле окончания импульса с выхода ется и сумматор с запоминанием 8 воэблока 12, реле 56 обесточивается и вращается в исходное состояние. Полего контактные группы возвращаются в ный возврат цепей управления в исход- исходное состояние. При появлении на ное положение осуществляется при развыходе блока 12 следующего импульса мыкании контактов 67 реле пускаУ в момент времени = происходит бы- срабатывающего от кнопки "Пуск" АВИ. стрый заряд конденсатора 55 цепи При ненулевых начальных условиях управления сумматором с запоминанием 4 по С, Е и О блокировка цепей восер з малое внутреннее сопротивле- произведения начального участка петние коммутирующего диода 54, откры- ли гистерезиса осуществляется с по- того для отрицательного управляющего мощью тумблера 68,.замыкают цепь пиимпульса с выхода блока 12. Реле 52 тания реле 59 и 63, обеспечивая перексрабатывает и включает цепь сброса лючение коэффициента передаци ининтегратора 31 и блока 9. Через его тегратора 31 и коэффициента переда- контакты 53 замыкается цепь питания ци по первому входу сумматора с зареле 65. Одновременно контакты реле поминанием и подготовку цепи пита ( ключ 19) размыкаются, отключают ния реле 65.вход операционного усилителя ( ОУ ) 16 Устройство позволяет моделировать сумиатора с запоминанием от его вход- динамику систем с упругим гистерезиных цепей и переводят сумматор 8 с сом при действии циклических дефорзапоминанием в режим запоминания маций разлицной амплитуды. При этом сигнала, который находился на вы- полученные петли гистерезиса всегда ходе.ОУ. За счет времени переходно-симйетрицны относительно начала кого и роцесса замыкания контактов обе- ординат уточки покоя). Система с55спечивается задержка переднего Фрон- упругим гистерезисом в общем случае та импульса, который поступает на должна исследоваться только при двиобмотку питания еле 65 иу питания реле 65 и, следова- . жении из состояния покоя ввиду неоднозначности зависимости напряжения вконструкции от деформации и скоростидеформации. Однако схема устройства,в принципе, допускает установку любых начальных условий по этим параметрам, если известна вся историяпредыдущих нагружений,Формула изобретения1 О1. Устройство для моделирования. упругого гистерезиса, содержащее операционный усилитель, в цепь обратной связи которого включены параллельно соединенные интегрирующий конденса тор и ключ сброса, а во входной цепи- первый и второй масштабные резисторы, первые выводы которых объединены и являются входом устройства, первый ключ, информационный вход которого го подключен к второму выводу первого масштабного резистора, выход первого ключа и второй вывод второго масштабного резистора объединены и подключены к входу операционного усилителя,25 последовательно соединенные блок фиксации нуля и управляемый источник напряжения, выход которого подключен к управляющему входу первого ключа, вход блока фиксации нуляподключен к зр входу устройства, и блок нелинейности, вход которого подключен к вы" ходу операционного усилителя, о т - л и ч а ю щ е е с я тем, что, с целью повышения точности моделирования, в него введены сумматор с запоминанием, выход которого является выходом устройства, последовательно соединенные цепь управления сумматором с запоминанием и элемент задержки, последовательно соединенные третий масштабный резистор и второй ключ, и аналоговый запоминающий блок, выход блока нелинейности подключен к первому информационному входу сумматора с запоминанием и к второму выводу третьего масштабного оезистора, выход второго ключа подключен к второму информационному входу сумматора с запоминанием, выход которо 50 го подключен к информационному входу аналогового запоминающего блока, выход которого подключен к третьему информационному входу сумматора с запоминанием, управляющие входы аналогового запоминающего блока и ключасброса объединены и подключены к выходу элемента задержки, управляющий вход второго ключа подключен к выходу управляемого источника напряжения, а управляющий вход сумматорас запоминанием подключен к выходу цепи управления сумматором с запоминанием.2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что сумматор с запоминанием содержит операционный усилитель, в цепь обратной связи которого включен интегрирующий конденсатор, масштабный резистор, ключ и два форсирующих звена, входы которых соответственно являются первым и третьим информационными входами сумматора с запоминанием, выходы форсирующих звеньев объединены, подключены к информационному входу ключа, к перво. му выводу масштабного резистора и являются вторым информационным входомсумматора с запоминанием, упоавляющий вход ключа является управляющимвходом сумматора с запоминанием, а выход ключа подключен к входу операционного усилителя, выход которого подключен к второму выводу масштабного резистора и является выходомсумматора с запоминанием. 3. Устройство по п.1, о т л и ч аю щ е е с я тем, что цепь управлениясумматором с запоминанием содержитпоследовательно соединенные реле икоммутирующий диод, анод которогочерез зарядный конденсатор подключенк шине нулевого потенциала, а катодявляется входом-выходом цепи управления сумматором с запоминанием.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРЮ 398981, кл. С 06 С 7/68, 1972.2. Авторское свидетельство СССРпо заявке Ю 2800786/18-2 ч,кл. С 06 С 7/й 8, 1979 (прототип)