Логическое запоминающее устройство

Союз СоветскихСоциалистическихРеспублик ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ. в 963099 д /(5)М. Кл. С 11 С 15/00 Гаеудеретееиимй комитет СССР па делам изобретений и открытий(72) Авторы изобретены П. Балашов, А, Н, Жернак, В.А, П ов ападный заочный политехнический 4(7 ) Заявитель КОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТ- низнии слож ройствае при. высовпада оии стро устйства,Изобретение относится к запоминающим устройствам н может быть использовано в системах сложной логической обработки данных.Известно логическое запоминающее5 устройство, в которых логические операции реализуются за счет одновременного считывания из двух ячеек, содержащих операнды, и из третьей ячейки, содержащей константу, которой определяется выл. 1 а полняемая логическая функция 1.Недостаток данного устройства кое быстродействие при выполне ных логических операций,Наиболее близким к предлагаемому я т 5 ляется логическое запоминающее устройство, содержащее накопитель с ччсловыми линейками на тороидальных ферритовых сердечниках с ПГК, прошитых разрядными шинами записи и чтения и линейными ши о нами записи и считывания, причем накопитель подключен к выходам разрядных формирователей записи и к входам усилителей считывания, выходы которых подключены к тртпгерам регистра регенерации выходы которых подключены к первой и второй группам элементов И, регистр слова, входы которого подключены к входам элементам ИЛИ, а выходы через разрядные элементы И и ИЛИ - к разрядным формирователям записи, адресные элементы И, одни входы которых подключены к выходам дешифраторадругие - к выходам элементов ИЛИ управления, а выходы - к адресным формирователям записи и считывания, элемент ИЛИ, входы которого подключены к соответствующим шинам управления, а выходы - к разрядным элементам И и к входам одного из элементов ИЛИ управления 23 Недостатком известного уст является низкое быстродействи олнении операций нахождения щих элементов в массюах информа Цель изобретения - повышение ействия логического запоминающе: РРРОТА 7УуФ Уж Уа Ую Уо,илСоставитель Т, ЗайцеваРедактор Л. Пчелинская, Техред И,Гайду , Корректор Е.Рошко Заказ 7526/77 Тираж 622 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5филиал ППП аПатент", г, Ужгород, ул. Проектная, 4 фЕ: оарюа Хг= от аО 1 д Хг=1 д 1 Оии Х Хг=ЮОааОгУ: РООООЪМ:Ф 1 оа1Ф 7 Ху= фОО ОООЮу,= 1 О 1 ОО ОР Ои т ЬФц- аооаао уа аао ЬФ= уоуооау.4.=ауааууу,.д = оаоааа А Уо бгодних из элементов И третьей группы ипервые и вторые входы элементов ИЛИтретьей группы, входы сброса регистровслов являются входом сброса устройства,введены счетчик, адресные регистры,схемы сравнения, четвертая группа элементов И, четвертая группа элементовИЛИ и мультиплексор адреса, причемпервые входы первого элемента И чет 10 вертой группы и первого элемента ИЛИчетвертой группы подключены к первомувыходу второго регистра. слова, а вторыевходы - к второму выходу второго рео- гистра слова, первые входы последующихэлементов И четвертой группы соединенысоответственно с выходами предшествующих элементов ИЛИ четвертой группы,а вторые входы - с соответствующими х выходами второго регистра слова, перо вые входы последующих элементов ИЛИчетвертой группы подключены соответственно к выходам предыдущих элементовИ четвертой группы, а вторые входы - ксоответствующим выходам второго регистра слова, выходы мультиплексораадреса подключены к входам дешифратораадреса, а входы соединены соответственно с выходами счетчика и одним из выходов адресных регистров, другие выходы ЗО первого адресного регистра подключенык входам первой схемы сравнения, другиевходы второго адресного регистра соединены с входами второй схемы сравнения,адресные входы счетчика являются адресными входами устройства, входы сбросаи управляющие входы счетчика и адресных регистров являются другими входамисброса и другими управляющими входамиустройства, выходы схем сравнения ивыход последнего элемента ИЛИ четвертой группы являются индикаторными выходами устройства.На фиг, 1 приведена функциональнаясхема предложенного устройства; нафиг, 2 - пример пошагового нахождения5 совпадающих столбцов массива информации, поясняющий работу устройства.Предлагаемое устройство содержит(фиг. 1) накопитель 1 с числовыми линейками 2 на тороидальных сердечниках 3 9 ййПоставленная цель достигается тем, что в логическое запоминающее устройство, содержащее матрицу, запоминающих элементов, формирователи сигналов записи формирователи сигналов считывания, усилители считывания, регистры слова, дешифратор адреса, группы элементов ИЛИ, элемент ИЛИ и группы элементов И, причем выходы первого регистра слова соединены с первыми входами элементов И первой группы, выходы которых подключены,к первым и, вторым входам элементов ИЛИ первой группы, выходы которых соединены с входами первых формир вателей сигналов записи, выходы которых подключены к разрядным шинам записи матрицы, разрядные шины считывания к торой соединены с первыми входами усилителей считывания, вторые входы которы объединены и являются входом сброса устройства, а выходы подключены к входам второго регистра слова, выходы эль ментов ИЛИ второй группы соединены с входами первого регистра слова, выход одного из элементов ИЛИ третьей группы подключен к первым входам одних из элементов И второй группы, выходы которых соединены с входами вторых формировате лей сигналов записи, выходы которых подключены к адресным шинам записи матрицы, первый вход элемента ИЛИ соединен с первым входом другого элемента ИЛИ третьей группы, выход которого подключен к первым входам других элементов И второй группы, выходы которых соединены с входами формирователей сигналов считы- вания, выходы которых подключены к адрес, ным шинам считывания матрицы, вторые входы элементов И второй группы соединены с выходами дешифратора адреса, выходы второго регистра слова подключены к первым входам элементов И третьей группы, выходы одних из которых соединены с первыми входами элементов ИЛИ второй группы, выходы других элементов И третьей группы подключены к третьим входам элементов ИЛИ первой группы, а вторые входы - к первому входу одного из элементов ИЛИ третьей группы, второйи третий входы которого соединены соответственно со вторыми входами одних из элементов И первой группы и выходом элемента ИЛИ и вторыми входами других. элементов И первой группы, вторые входы элементов ИЛИ второй группы и выходы усилителей считывания являются информационными входами и выхода ми устройства, одними из управляющих входов которого являются вторые входы 3 с прямоугольной петлей гестерезиса,пронизанных разрядными шинами 4 записи, разрядными шинами 5 .считывания,адресными шинами 6 записи и адреснымишинами 7 считывания, первые формирова тели 8 сигналов записи, первую группу элементов ИЛИ 9, первую группу элементов И 10, первый регистр 11 слова на триггерах 12, вход 13 сброса, вто),хранящееся в избранной числовой линейке 2 накопителя 1, причем х; - это-ом триггере 12 регистра 1 1 слова,- это 1-ый разряд слова У, хранящийся в-ом сердечнике избранной чиоловой линейки 2 накопителя 1, На счетчике 23 устанавливается код адреса, соответствующего числовой линейке 2 накопи.теля 1, из которой должна быть выбранаинформация, относящаяся к исходномумассиву и подвергающаяся сравнению, ана регистрах 27 и 31, являющихся прямым и инверсным указателями стека,устанавливаются соответственно кодыадреса числовых линеек 2 накопителя 1,в которых должны быть выполнены вспомогательные операции по поиску совпадающих столбцов массива информации, т.ев регистре 27 устанавливается адреспервой свободной числовой линейки 2, ав регистре 31адрес последней числовой линейки 2.Операция нахождения совпадающихстолбцов массива выполняется по шагам,причем на каждом шаге рассматриваетсямассив, представляющий собой толькочасть исходного массива, в которой уженайдены совпадающие столбцы. К этойчасти массива присоединяется очереднаястрока и производится проверка равенства в ней значений разрядов, относящихся к этим совпадающим столбцам массива.На первом шаге (фиг, 26) определяются совпадающие столбцы в первой и второй строках массива, хранимых соответственно в первой и второй числовых линейках 2 накопителя 1 . Для этого выполняются четыре операции логического умножения содержимого указанных выше чиоловых линеек накопителя 1. После каждой операции логического умножения определяется количество 1 в произведениях,и если количество 1 ф не менее двух, топроисходит запись результата произведений в свободные числовые линейки стекапамяти, поскольку количество "1 в кал. дом из произведений равно количествусовпадающих столбцов, причем 1 " стоятв разрядах, соответствующих этим столбцам,На втором шаге (фиг. 2 в) определяются совпадающие столбцы в первых трехстроках массива. Для этрго содержимоечисловых линеек стека памяти, полученное на предыдущем шаге, логически умножается на прямое и инверсное значение 5 МЙОрую группу элементов ИЛИ 14 с информационными входами 15 устройства, элемент ИЛИ 16, входы 17 - 21 управления,третью группу элементов ИЛИ 22 счетчик23 с входами сброса 24 и управления 25 5и адресными входами 26, первый адреоный регистр.27 с входами 28 и 29управления, предназначенный для хране ния прямого кода адреса, первую схему30 сравнения, второй адресный регистр 1031, предназначенный для хранения инверсного кода адреса, с входами 32 и33 управления и входом 84 сброса, вто-.,рую схему 35 сравнения, мультиплексор36 адреса, дешифратор 37 адреса, вторую 5группу элементов И 38, вторые формирователи 39 сигналов записи, формирователи.40 сигналов считывания, усилители 41 считывания с входом 42 стробирования, второй регистр 43 слова на 20триггерах 44, поедназначенный для регенерации информации в устройстве, с входом 45 сброса, одни из элементов И 46третьей группы, третью группу элементов ИЛИ 47 и другие элементы 48. треть 25ей группы с управляющими входами 49и четвертую группу элементов И 50.На фиг. 1 обозначены информапионные51 и индикаторные 52 - 54 выходы устройства. 30На фиг. 2 приведен пример пошаговогонахождения совпадающих столбцов массива информации, имеющего шесть столбцови записанного в первых пяти числовых линейках накопителя 1, Четыре последующие35числовые линейки накопителя 1 являютсястеком. На фиг. 2 показан пример совпадения первого и третьего столбов массиваинформации, а также совпадения второго,пятого и шестого столбцов; на фиг. 2 аисходный массив информации, на фиг. 2 6 д - последовательные шаги поиска совпадающих столбцов,Емкость накопителя 1 равна И .+Э/4 и( где и - число разрядов, й - количествочисловых линеек, необходимых для хранения обрабатываемого массива информации).В процессе функционирования устройства И числовых линеек 2 накопителя 1используются для хранения результатов50обработки массива. В дальнейшем этичисловые линейки называются стеком.Устройство работает следующим образом.В предлагаемом устройстве выполнениеэлементарных логических операций (дизь 55юнкции, коныонкции, запрета и других)производится так; же, как и в известном.При этом операндами являются: некоторое79630 содержимого третьей числовой линейки 2.накопителя 1. Определяется количество ф 1 в каждом из результатов произведнъ нийи если количество 1 не менее двух, то происходит запись результатов в стек памяти на места значений, полученных на предыдущем шагеПроцесс повторяется до тех пор, пока содержимое стека памяти, полученное на (М -2)-ск шаге, не будет логически 16 умножено на прямое и инверсное значение содержимого Н-ой числовой линейки 2 накопителя 1. Произведения, содержащие не менее двух "1, записанных в стеке памяти, указывают совпадающие столбцы, 5 Каждой группе совпадающих столбцов, если таковая имеется, соответствует нулевое значение числовой линейки 2 накопителя 1 .Первый шаг вышеизложенного алгорит- о ма нахождения совпадающих столбцов массива ичформации наполняется за двадцать один - двадцать пять тактов.Первый шаг состоит из следующих тактов, 25П е р в ы й т а к т. Считывание слова, записанного по адресу, установленному на счетчике 23 на регистр 43,Для этого подается на вход 20 сигнал управления, поступающий через элемент ИЛИ 22 и элемент И 38, второй вход которого связан с возбужденным выходом дешифратора 37, на запуск формирователя 40, соответствующего коду, установленному на счетчике 23. Под действием полного адресного тока происходиг пере 35 ключение, в нулевое состояние тех сер дечников 3 соответствующей числовой линейки 2 накопителя 1, которые находились в состоянии ф 1 , и на соответствующих40 разрядных шинах 5 наводятся выходные сигналы, которые при подаче сигнала на вход 42 через усилители 41 поступаютна вход установки в "1 ф триггеров 44 регистра 43.В результате выполнения первого такта. в регистр 43 заносится первое словомассива, записанное в числовой линейке2 накощггеля 1. В дальнейшем для удобства описания работы устройства значение1-го слова будем обозначать через593 (, ".,Ху ,Х ), где х"1 -ый разряд слова, "Х - разрядностьслов, З - целое число.В т о р о й т а.к т. Пересылка содержимого регистра 43 на регистр 11,Сигнал подается на вход 49, в резуль тате через те элементы И 48; входы кь торых связаны с единичен выходами 99 8триггеров 44, находящихся в состоянии1, и через элементы ИЛИ 14, сигналыпоступают на входы установки в единичное состояние соответствующих триггеров12 регистра 11.Т р е т и й т а к т. Восстановлениеслова.Сигнал подается на вход 19, поступающий через те элементы И 46, входы которых связаны с выходами триггеров 44,находчщихся в состоянии "1", и далее через соответствующие элементы ИЛИ 9на запуск формирователей 8. Одновременночерез элемент ИЛИ 22 и элемент И 38происходит запуск формирователя 39, соответствующего первой числовой линейке2 накопителя 1, из которой в целом такте шага было считано слово Х , Приэтом .те сердечники 3 первой числовойлинейки 2, на которые воздействуют адресные и разрядные полутоки, переключаются в состояние "1 ,В результате в первой числовой линейке 2 накопителя 1 восстановлено слово Х Ч е т в е р т ы й т а к т. Очисткарегистра 43 и увеличение на единицу кода,,записанного на счетчике 23,Управляющий сигнал подается на вход45 сброса, поступающий на входы установки в "0" триггеров 44, Одновременно подается сигнал на вход 25, прибавляющий единицу к содержщому счетчика 23,В результате четырех тактов первогошага на регистре 1 1 записано первоеслово массива, а на счетчике 23 установлен код, соответствующий следующей числовой линейке 2 накопителя 1, вкоторой хранится второе слово массива,П я т ы Й т а к т, Запись лова Хв стек.Сигнал подается на вход 17, поступьющий через элемент ИЛИ 16 и через теэлементы И 10, входы которых связаныс прямыми выходами триггеров 12 регистра 11, находящихся в состоянии "1(на регистре 11 в этот момент записанослово Х ), и через элементы ИЛИ 9 назапуск соответствующих формирователей8. Одновременно сигнал поступает черезэлемент ИЛИ 22 и элемент И 38, второй вход которого связан с возбужденнымвыходом дешифратора 37, на запуск формирователя 39, соответствующего коду,установленному на регистре 27. Под действием адресного и разрядного полутоковпроисходит переключение в единичноесостояние сердечников 3 тех разрядовчисловой линейки 2 (принадлежащей сте10Таким образом, в результате выполнения двенадпати тактов на регистре 12записано второе слово массива Х, а насчетчике 23 установлен код, соответствующий следующей числовой линейке 2 накопителя 1, в которой хранится третьеслово массива,Тринадпатый такт.Выполнение поразрядной логической операции.Сигнал подается.на вход 21, в результате чего на шинах 5 считывания техразрядов числовой линейки 2, код адресакоторой установлен на регистре 27, по-являются выходные сигналы, которые приподаче сигнала на вход 42 через усилители 41 поступают на единичные входысоответствующих триггеров 44, а сердечники 3 числовой линейки 2 накопителя 1оказываются в состоянии Х.В результате выполнения этого тактав регистре 43 записано слово Ч:Х.Х 2В числовой линейке 2 накопителя 1, кодадреса которой устайовлен на регистре 27,записано слово Ч 2-Х. Х 2.Четырнадцатый такт.Анализ слова ЧДля этого производится анализ сигналана выходе 52. Единичный сигнал на вы-.,ходе 52 появляется только при наличии вкоде слова Ч, установленного на региотре 43, более одного единичного разряда.Дальнейшее выполнение первого шагазависит от результата, полученного в данном такте,В этом спучае, если на выходе 52 появляется единичный сигнал, выполняетсязапись слова Ч в стек, для чего сщнал подается на вход 1 7, в результате,в числовой линейке 2, код адреса кото-рой установлен на регистре 31, записывается слово Ч,и , затем очистка регистра 43 и уменьшение на единицу кода,записанного на регистре 31, для чегоподается управляющий сигнал на вход45, поступающий на входы установки вОф триггеров 44 регистра 43. Одновременно подается сигнал на вход 33, вы, читающий единипу из содержкмого регистра 41. Одиннадцатый такт.Восстановление слова Х 2 (аналогично50 третьему т.акту) .Сигнал подается на вход 19, в резуль тате чего во второй числовой линейке 2 накопителя 1 восстанавливается слово Х 2Д в е н а д ц а т ы й т а к т. Очитка регистра 43 и увеличение на единицу кода, записанного на счетчике 23 (аналогично четвертому такту шага). 9 0630 ку памяти), триггеры 12 которых находятся в состоянии "1".Ш е с т о й т а к т. Увеличение на единииу кода, записанного на регистре 27.Сигнал подается на вход 28, прибавляющий единицу к содержимому регист ра 27.С е д ь м о й т а к т, Запись слова Хв стек.Сигнал подается на вход 18, поступаю 1 О щих через те элементы И 10, входы которых связаны с инверсными выходами триггеров 12, находящихся в состоянии "О" (на регистре 11 в этот момент за,писано слово Х ) и через элементы 15 ИЛИ 9 на запуск соответствующих формирователей 9. Одновременно сигнал про-. ходит через элемент ИЛИ 22 и элемент ) И 38, второй вход которого связан с воз. бужденным выходом дешифратора 37, на запуск формирователя 39, соответствующего коду, установленному на регистре 27. Происходит переключение в единичное состояние сердечников 3 тех разрядов числовой линейки 2, триггеры 12 которых находятся в состоянии 1".В о с ь м о й т а к т, Очистка регистра 11.Управляющий сигнал подается на вход 13 сброса, поступающий на входы установки в О триггеров 12 регистра 11.Таким образом, в результате выполнения восьми тактов первого шага, в пер. вых двух числовых линейках 2 накопите ля 1 записываются. слова Х и Х соот 1 Э 5 ветственно.Д е в я т ы й т а к т. Считывание слова Х 2Сигнал подается на вход 20, в резуль тате чего на регистре 43 записывается слово Х 2 (аналогично первому такту первого шага).Д.е с я т ы й т а к т. Пересылка слова Х 1 из регистра 43 на регистр 11.Сигнал подается на вход 49,в резуль45 тате чего из регистра 43 на регистр 11 передается слово Х (аналогично второму такту). В результате в последней числовой линейке 2 стека записано слово Ч а на регистре 31 установлен код, соответствующий последней свободной числовой линейке 2 стека. Если на выходе 52 нет единичного сигнала, выполняется пятнадцатый такт.П я т н а д ц а т ы й т а к т, Считывание слова У11 96309Сигнал подается на вход 20, в результате на регистре 43 записывается слово Х.11,Фре 43 записывается слово Х 1:Шестнадцатый такт.Анализ слова Ч.1 и уменьшение на единицу кода, записанного в регистре 27,Для этого производится анализ сигнала на выходе 52. Единичный сигнал навыходе 52 появляется только при наличии в коде слова, установленного на ре Огистре 43, более одного единичного разрядаОдновременно подается сигнал на вход29, вычитающий единицу из содержимогорегистра 27, В результате на регистре1543 записано слово У 1, в котором определено количество единиц (более одной или.или нет), а на регистре 27 установленкод, соответствующий первой числовойлинейке 2 стека. 20Дальнейшее выполнение первого шагазависит от результата, полученного вданном такте.Н том случае, если на выходе 52 псьявляется единичный сигнал, выполняетсязапись слова Ч.11 в стек, очистка регистра 43 и измерение на минус единицу кодаадреса в регистре 31 (аналогично четырнадцатому такту) .В результате в последней числовой ли-З 0нейке 2 стека записано слово Ч,1= Х Х,а на регистре 31 установлен адрес последней числовой линейки 2 стека,Если на выходе 50,присутствует нулевой сигнал, то выполняется семнадцатый35такт: выполнение поразрядной логическойоперации,Для этого подается сигнал на вход 21,в результате чего на разрядных шинах 5тех, разрядов числовой линейки 2, код -адреса которой установлен на регистре27, появляются выходные сигналы, которые при подаче сигнала на вход 42 через усилители 41 поступают на единичные входы соответствующих триггеров 44,45В результате на регистре 43 записано слово Х : Х, ХВ осем надцатый такт,Анализ слова ХЕдиничный сигнал на выходе 52 появляется только при наличии в коде слова50У, более одного единичного разряда,Дальнейшее выполнение первого шагазависит от результата, полученного в данном такте.В том случае, если на выходе 52 появляется единичный сигнал, выполняетсязапись слова 1 в стек и очистка регистра 43 (аналогично четырнадцатому 9 12такту). В результате в последней свободной числовой линейке 2 записывается слово Ч (фиг. 2 б), а на регистре 31 устанавливается адрес последней свободной числовой линейки 2 стека.Если на выходе 52 есть нулевой сигнал, то выполняется девятнадцатый такт: считывание слова У,1, на регистр 43 (аналогично первому такту).Д в а д ц а т ы й т а к т. Анализ считанного слова У.1,1 выполняется аналогично четырнадцатому такту. В результате на регистре 43 записано слово, в котором определено количество единиц, Дальнейшее выполнение первого шага зависит от результата анализа: если на выходе 52 имеется единичный сигнал, то выполняются запись слова М.1 в последнюю свободную линейку 2 стека и очистка регистра 43. (аналогично четырнадцать му такту) .Если на выходе 52 нулевой сигнал, то выполняется такт двадцать первый; анализ кода, записанного на регистре 31.Для этого производится анализ сигнала на выходе 54 схемы 35 сравнения, где появляется единичный сигнал только в том случае, если код, установленный на регистре 31 в исходном состоянии, остыся без изменений (для этого на схему 35 сравнения поступает значение этого кода). Состояние стека накопителя 1, получающееся в результате выполнения первого шага при обработке исходного массива изображено на фиг. 26.В том случае, если на выходе 54 по окончании первого шага находится нулевой сигнал, свидетельствующий об отсутствии записи информации в стек, операция поиска совпадающих столбцов массива заканчивается, так как таких столбцов нет.Второй и последующие шаги алгоритма функционирования устройства состоят из следующих десяти тактов (причем на 1 -ом шаге обрабатывается ( 1+1)-ое слово исходного массива. Увеличение на единицу кода, записанного на счетчике 23, для чего подается сигнал на вход 25.Считывание слова Х ( 1 +1), записанного по адресу, установленному на счетчике 23, на регистр 43, для чего подается сигнал .на вход 20., пересылка слова Х (1+1) из регистра 43 на регистр 11 для чего подается сигнал на вход 49.Восстановление слова Х ( 1+1) в числовой линейке 2 накопителя 1, для13 МЗОэтого подается сигнал на вход 19 управлещи.Очистка регистра 43 выполняетсяаналогично описанному выше. В результате выполнения этих четырех тактов на Зрегистре 11 записано+1)-ое словомвссива.Выполнение поразрядной логическойоперации У пт У) (где п)1 - номершага). Для этого подается сигнал на вход 1021, в результате чего на регистре 43записано слово У( 1)п) Х,), а в стекев той числовой линейке 2 наполнителя 1,код адреса которой установлен на регистре 31 для шага с четным, номером или 15на регистре 27 для шага с нечетным номером, записано слово 1(п)+) (-1)В")(+1)3 3Анализ слова У и)3 5Для этого производится анализ сигналана выходе 52, Единичный сигнал на вы-. 20ходе 52 появляется только при наличии вкоде слова У пт, установленного на регистре 43 более одного единичного разряда,Дальнейшее выполнение шага зависит 2 Юот результата анализа. В том случае,если на выходе 52 появляется единичныйсигнал, выполняется запись слова У щв стек и очистка регистра 43.Одновременно подается сигнал на вход зв28, прибавляющий единицу к содержимому регистра 27 или подается сигнал навход 33, вычитающий единицу из содержимого регистра 31 в зависимости от выполняемого шага. Если на выходе 52 нет3единичного сигнала, то выполняется считывание спова У птДля этого йодается сигнал на вход 20,;в результате чего на регистр 42 записанослово, код адреса которого установлен наЮрегистре 31 (или на регистре 27).Подсчет количества единиц в слове( птф) и увеличение на единицу кода,записанного в регистре 31 (ииверсномуказателе стека), или уменьшение нв едиЫнипу кода, записанного в прямом указателестека - регистре 27.Для этого производится анализ сигнала нв выходе 52, единичный сигнал накотором появляется только при наличиив коде слова, установленного на регистре43, более одного единичного разряда.Одновременно подается сигнал навход 32, прибавляющий единицу к содержимому регистра 31, или подается сигнал на вход 29, уменьшающий нв единицусодержимое регистра 27.Дальнейшее выполнеиие шага зависитот результата, полученного в данном такте. Если на выходе 52 появляется единичный сигнал, выполняется запись слова в стек н очистка регистра 43.Одновременно подается сигнал на вход 28, прибавляющий единипу к содержимому регистра 27, тши подается сигнал нв вход 33, вычитающий единипу из содержимого регистра 31. Если на выходе 52 находится нулевой сигнал, то анализ оконм чания и -го шага.Для этого анализируется сигнал на выходе 54 (или на выходе 53), который является единичным только в том случае, если код адреса в регистре 31 (или врегистре 27) совпадает с кодом, на единицу большим (ила меньшею) адреса установленного в исходном состоянии. При этом на схему 35 сравнения (или схему 30 сравнения) поступают соответственно коды адреса верхней (нижней) границы стека. Если на выходе 54 (ипи на выходе 53) находится нулевой сигнал, то выполняется логическая операция умножения слов как описано выше. Одновремен- . но содержимое регистра 27 увеличивается на единицу (или код в регистре 31 уменьшается нв единицу).Если на выходе 54 (или нв выходе 53) появляется единичный сигнал, то содерки-. мое регистра 31 (ипи регистра 27) возвращается к исходному значению и выполняется анализ нв наличие совпадающих столбцов в массиве.Для этого производится анализ выходного сигнала схемы сравнения 30 (ипи анализ выходного сигнала схемы сравне)ния 35). Единичный сигнал появляется на выходе 53 и 54 только в том случае, если код, установленный на регистре 27 (или нв регистре 31) совпадает с кодом, который был установлен на нем в исходном состоянииЕсли на выходе 53 (или на выходе 54) появляется нулевой сигнал, свидетельствующий об отсутствии записи информации встеке,операция поиска совпвдающихстолбцов массява заканчивается так как таких столбцов нет. Если на выходе 53 или 54 есть единичный сигнал, то выполняется анализ окончания просмотра массива.Для этого анализируется признакокончания просмотра всего массива, вырабатываемый в блоке управления устройством (не показанном). Признак окончания просмотра всего массива становится равным единице в том случае, когда код, установленный на счетчике 23, равен адресу последнего слова массива,Если признак окончания просмотра маосива равен нулю, то осуществляется пе-реход к первому такту очередного шага,Если признак окончания просмотра массива равен единице, то операция поиска совпадающих столбцов массива закон чена. При этом записанные в стеке слова соответствуют группам совпадающихстолбцов, номера которых равны номерам единичных разрядов в кодах записанных в стеке слов), а количество слов в сте- О ке равно количеству совпадающих столбцов.Например, два слова, записанных в стеке (фиг. 2 д), говорят о наличии в массиве двух совпадаюших групп столб цов: первого и третьего столбцов и второго, пятого и шестого столбцов. Поскольку запись обрабатываемого массива в накопитель может осуществляться как по строкам, так и по столбцам. Операция 2 О нахождения совпадающих строк массива эквивалентна операции нахождения совпадающих столбцов этого же массива.Технико-экономическое преимушество предлагаемого устройства заключается в 25 том, что оно обеспечивает по сравнению с известным повышение быстродействия при выполнении операции нахождения совпадающих элементов (столбцов или строк) массива информации, в два раза, ЗО Логическое запоминающее устройство, содержащее матрипу запоминаюших элементов, формирователи сигналов записи, формирователи сигналов считывания, усилители считывания, регистры слова, дешифратор адреса, группы элементов ИЛИ, элемент ИЛИ и группы элементов И, причем выходы первого регистра слова соединены с первыми входами элементов И первой группы, выходы которых подключены к первым и вторым входам элементов ИЛИ первой группы; выходы которых соединены с входамн первых формирователей сигналов записи, выходы которых подключены к разрядным шинам записи матрицы, разрядные шины считы 5 О вания которой соединены с первыми входами усилителей считывания, вторые входы которых объединены и являются входом сбРоса чстРойства, а выходы подключены к входам второго регистра слс 55 ва, выходы элементов ИЛИ. второй группы соединены с входами первого регистра слова, выход одного из элементов ИЛИ третьей группы подключен к первым вхоФормула изобретения 06 З 09916дам одних из элементов И второй группы,выходы которых соединены с входамивторых формирователей сигналов записи,выходы которых подключены к адреснымшинам записи матрицы, первый вход элемента ИЛИ соединен с первым входомдругого элемента ИЛИ третьей группы,выход которого подключен к первым входам других элементов И второй группы,выходы которых соединены с входамиформирователей сигналов считывания, выходы которых подключены к адреснымшинам считывания матрицы, вторые входы элементов И второй группы соединеныс выходами дешифратора адреса, выходывторого регистра слова подключены кпервым входам элементов И третьей группы, выходы одних из которых соединеныс первыми входами элементов ИЛИ вто 3рой группы, выходы других элементов Итретьей группы подключены к третьимвходам элементов ИЛИ первой группы,а вторые входы - к первому входу одного из элементов ИЛИ третьей группы,второй и третий входы которого соединены соответственно со вторыми входамиодних из элементов И первой группы ивыходом элемента ИЛИ и вторыми входами других элементов И первой группы,вторые входы .элементов ИЛИ второйгруппы и выходы усилителей считыванияявляются информационными входами и выходами устройства, одними из управляющих входов которого являются вторыевходы одних из элементов И третьей группы и первые и вторые входы элементовИЛИ третьей группы, входы сброса регистров слов являются входом сброса устройства, о т л и ч а ю щ е е с я тем,что, с целью повышения быстродействияустройства, оно содержит счетчик, адресные регистры, схемы сравнения, четверую группу элементов И, четвертую группуэлементов ИЛИ и мультиплексор адреса,причем первые входы первого элемента И;четвертой группы и первого элемента ИЛИчетвертой группы подключены к первомувыходу второго регистра слова, а вторыевходы - ко второму выходу второго регистра слова, первые входы последующихэлементов И четвертой группы соединенысоответственно с выходами предшествующих элементов ИЛИ четвертой группы,а вторые входы - с соответствующимивыходами второго регистра слова, первыевходы последующих элементов ИЛИ четвертой группы подключены соответственно к выходам предыдущих элементов Ичетвертой группы, а вторые входы - к17 063009 18 соответствующим выходам второго регис- ных регистров являются другими входами тра слова, выходы мультиплексора адреса сброса ц другими управляющими входами . подключены к входам дешифратора одре- устройства, выходы схем сравнения и выса, а входы соединены соответственно свыходами счетчика и одним кз выходовгруппы являются индикаторными выхода- адресных регистров, другие выходы пер- ми устройства. вого адресного регистра подключены квходам первой схемы сравнения, другие принятые во внимание при экспертизе входы второго адресного регистра соеди. Лвторское свидетельство СССР иены с входами второй схемы сравнения, 1 О253143, кл. С, 11 С 11/02, 1968.С адресные входы счетчика являются ад. Авторское свидетельство СС Р ресными входами устройства, входы сбро-428450, кл. С 11 С 15/00, 1972 са и управляющие входы счетчика и адрес (прототип),0