Устройство для контроля цифровых узлов

Номер патента: 1756894

Авторы: Галаган, Ивасенко, Некрасов

Есть еще 2 страницы.

Смотреть все страницы или скачать ZIP архив

Текст

,. .Ц цГ: сИДЕТЕЛЬСТВУ 1 бюро"ическоми Октябии Шторм" пр институт ьской социА.Некраенко ССР ССР ОЛЯ ЦИФво С,1во6. НТ Изобретейие относится к вычислительной технике и может быть использовано при отладке, контроле и диагностике узловцифровой вычислительной техники.Цель изобретения - увеличение быстродействия устройства за счет уменьшения количества слов, выдаваемых при заданйи тестов й принимаемых для анализа реакций,На фиг.1 представлена функциональная схема устройства; на фиг.2 - функциональная схема блока микропрограммного управ- ления; на фиг.3 и 4 - блок-схема алгоритма работы блока микропрограммного управления; на фиг.5 - формат адреса на выходе адресного порта интерфейса; на фиг 6 - блок счетчиковимпульсов, вариант исйолнения; на фиг.7- временная диаграмма им-. пульсов, выдаваемых блоком счетчиков импульсов; на фиг.8 - блок задания тестов и анализа реакций. вариант исполнения,ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР С)ПИСАНИК АВТОРСКОМ(46) 23.08.92, Бюл. Кт 3 (71) Конструкторское Киевском политехн им. 50-летия Велико алистической револоц(54) УСТРОЙСТВО ДЛЯРОВЦХ УЗЛОВ 2(57) Изобретение относится к вычислительной технике и может быть использовано и:, отладке, контроле и диагностике узлов цифровой вычислительной техники. Целью изобретения является увеличение быстродействия устройства за счет уменьшения количества слов, выдаваемых ири задании тестов и принимаемыхдля анализареакций, С этой целью в устройство, содержащее блок микропрограммного управления, блок задания тестов и анализа реакций, груп у из и триггеров, регистр теста, регистр о- вета, блок счетчиков импульсов, группу из и элементов И, группу из и элементов э;дсржки и многоразрядный ключ. введены дешифратор, мультиплексор и сдвиговый регистр, 1 з.п. ф-лы, 8 ил. Устройство для контроля цифровых узлов (фиг.1) содержит блок 1 задания тестов и анализа реакций, блок 2 микропрограммного управления, вход кода операции и входы логических условий которого подключены соответственно к выходурежима контроля (линий управления) и выходу признака контроля (адресному порту) блока 1. Кроме того, устройство содержит дешифратор 3, управляющие взводы которого соединены с выходом блока 2, а его выходы соединены с С-входами триггеров 4 группы О-триггеров;регистр 5 теста, входы которого соединены с выходами триггеров 4, а выход регистра 5 соединен синформационными входами ключа 6 с тремя состояниями, вьход которого является выходом устройства для подключения квходу контролируемого узла, Устройство также содержит элементы И 7, первые входы которых соеди- нены с соответствующйм"входом регистра 5,1756894 Составитель Г.Виталиевбак Техред М,МоргенталКорректор М.петрова Реда кт Производственно-издательский комбинат нт", г. Ужгород, ул,Гагарина. 10 Заказ ЗОВЯТиражПодписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., 4/55 10 20 30 35 40 50 55 вторые входы элементов 7 через элемент 8 задержки соединены с тем же выходом регистра 5, а его выход соединен с управляющим входом (входом управления третьим состоянием) ключа 6. Входы регистра 9 ответа подключены к выходам ключа 6, а выходы регистра 9 - к входам мультиплексора 10. Выход мультиплексора 10 соединен с входом сдвигового регистра 11, параллельный вход-выход которого соединен с информационным входом-выходом блока 1, а выход регистра 11 соединен с входами регистра 4. Информационный вход блока 12 счетчиков импульсов соединен с информационным входом-выходом блока 1, а первый, второй и третий входы разрешения записи и синхровход блока 12 подключены к выходам блока 2. Первый выход блока 12 соединен с синхровходом регистра 5, второй выход блока 12 является синхровходом обьекта контроля, а третий выход- синхровходом регистра 11.Выходы блока 2 микропрограммного управления соединены с синхровходом управления параллельной записи и входом управления чтением регистра 11 и стробирующим входом дешифраторэ 3. Дешифратор 3 может быть выполнен, например, на элементе 155 ИДЗ, группа триггеров 4 - на элементах 555 ТМ 2, регистр 5 - на элементах 531 ТМ 9, элементы 8 - в виде ВС- цепочек, ключ 6 - на элементах 155 ЛП 8, регистр 9 - на элементах 555 ТМ 9, мультиплексор 10 - на элементах 155 КП 1, сдвиговый регистр 11 - на элементах 531 ИР 24,Блок 2 микропрограммного управления (фиг.2) содержит мультиплексор 13 условий, формирователь 14 следующего адреса, память 15 микрокоманд, регистр 16 микрокоманд, дешифратор 17 микрокоманд, Кроме того, в состав блока 2 входят память 18 признаков, счетчик 19 адреса регистр 20 - адреса, Входы 21 мультиплексора 13 соединены с адресным портом блока 1 и входом регистра 20, входы 22 мультиплексора 13 - с линиями входа логических условий блока 1 и входом данных памяти 18, а еще одинвход мультиплексора 13 соединен с выходом переноса счетчика 19. Выход 23 памяти 18 соединен с управляющими входами дешифратора 3 и мультиплексора 10. Выход мультиплексора 13 соединен с первым входом формирователя 14, выход которого соединен С входом памяти 15, а выход памяти 15 микрокоманд- с входом регистра 16, Три выхода регистра 16 соединены соответственно с вторым входом формирователя 14, входом дешифратора 17 и управляющим входом мультиплексора 13. Первые два выхода дешифратора 17 соединены с входом сброса и входом приращения счетчика 19, третий выход - с синхровходом регистра 20, четвертый выход - с входом управления записью-чтения памяти 18, адресные входы которой подключены к выходу счетчика 19 и выходу регистра 20. Остальные выходы дешифратора 17 равноценны и составляют множество выходов блока 2 микропрограммного управления.Мультиплексор 13 условий может быть выполнен,.например, на элементе 531 КП 15, формирователь 14 - на элементе 531 ЛП 5, память 15 микрокоманд - на элементах 556 РТ 4, дешифратор 17 - на элементах 531 ИД 7, регистр 16 - на элементах 531 ИР 18, память 18 - на элементах 155 РУ 7,счетчик 19 - на элементах 531 ИЕ 17, регистр20 - на элементах 555 ТМ 8.Блок 12 счетчиков импульсов может быть построен по схеме, приведенной на фиг.6, В его состав входят вычитающие счетчики 24-27, тактовый генератор 28, О-триггер 29, ВЯ-триггер 30 Входы разрешения записи 31 - 33 счетчиков 24-26 соответственно,а также синхровход 34 0-триггера 29 соединены с выходами блока 2. Информационные входы счетчиков 24-26, которые обьединены между собой и составляют информационный вход 35 блока 12, соединены с входом-выходом данных блока 1, Прямой выход триггера 29 соединен с управляющим входом тактового генератора 28; а инверсный выход триггера - с входом записи-счета вычитающего счетчика 27. Выход тактового генератора 28 соединен с синхровходами счетчиков 24-27. Выходы переноса счетчиков 25 и 26 соединены с установочными входами ВЗ-триггера 30, выход переноса счетчика 27 соединен с й-входом триггера 29, Инверсный выход старшего разряда счетчика 27, выход переноса счетчика 24 и выход триггера 30 образуют соответственно выходы 36-38 блока 15. Выход 36 соединен с синровходом регистра 5 теста, выход 37 - с синхровходом регистра 9 ответа, а выход 38 - с синхровходом объекта контроля,Счетчики 24-27 могут быть построены,например, на элементах 500 ИЕ 136, тактовый генератор - на элементе 531 ГГ 1, триггеры 29 и 30 - на элементах 500 ТМ 131.Структура блока 1 задания тестов и анализа реакций (фиг.8) аналогична структуре одноименного блока в известном устройстве для контроля й включает буферный регистр 39 данных, буферный регистр 40 адреса и шифратор 41 управления каналами. Шина 42 соединяет блоки 39-41 с ЭВМ 43, выход 44 является портом данных, а выход 45 - адресным портом. Шифратор 411756894 управления каналами формирует сигналы "Разрешение записи" 46 и "Разрешение считывания" 47. Сигналы 46 и 47 образуют Загрузка производится следующим облинии 48 управления интерфейса,.ЭВМ 43 разом Иа выходе блока 1 появляется команда "Разрешение записи", сопровождаемая адресом счетчика 19. После получения кообеспечивает реализацию алгоритмов генерации тестов и анализа реакций. Блоки 39- 41 вместе со связями образуют интерфейс манды "Разрешение записи" блок 2 анализирует адрес абонента и выдает на 10 соответствующем выходе дешйфратора 17сигнал, который сбрасывает счетчик 19 в : "0". На выходе блока 1 опять появляется 18. Настройка заключается в задании вре-сигнал "Разрешение записи", адрес зоны менных параметров выходных синхроим- памяти 18 и код, которыйтребуется записать пульсов с выходом 36-38 путем записи в 15 в память, Блок 2, проанализировав зти сигсчетчики 24-26 кодов, определяющих задержки Т 2 - Т 4 (фиг.7). Эта операция осущеналы; выдает сигнал записи в регистр 20 (записывается адрес зоны памяти) и сигнал ствляется следующим образом. ЭВМ выдает в канал 42 команду разрешения зазаписи в память 18, а затем сигнал приращения - в счетчик 19, Счетчик 19 увеличива 20 ет свое состояние, На выходе порта 45 блока 1 появляется новый код,: который сопровожписи, сопровождая ее адресом абонента и кодом информации, подлежащей записи. Если адрес абонента соответствует адресу дается командой "Разрешение записи" (адрес зоны памяти остается прежний). Блок 2 интерфейса, последний ретранслирует младшие разряды в адресный порт 45, а обеспечивает запись этого кода в память данные - в порт 44 данных. Кроме того; 25 После заполнения:всей зоны блок 1 выдает интерфейс выдает сигнал "Разрешение за- адрес следующей зойы памяти 18 и так даписи" в линию 46. Информация с адресного лее, пока все ее зоны не будут загружены После загрузки блоков 12 и 18 производится загрузка регистра 11. Загрузка произпортаи линии управления интерфейсапоступает на вход блока 2, где и происходит ее анализ, Алгоритм работы блока 2 управле водится через блок 1, Иэ блока 1 поступает ния представлен на фиг,3 и 4. Формат адре- адрес регистра 11, код записи и сигнал "Разрешение записи", Проанализировав эти сигса, поступающего с выхода 45 блока 1 на входы логических условий блока 2 представ- налы, блок 2 выдает на вход управления лен на фиг,5. регистра 11 команду "Параллельное занесеРазряды 04 отведены для адреса региние", а на синхровход - сигнал записи, Постра, разряд 5 - для признака обращения к сле записи кода в регистр 11 производится триггерам 4 или к регистру 9 ответа, а раз- формирование тестируащего воздействия ряд 6 - для признака обращения к другим "путем записи разрядов кода из регистра 11 в определенные триггеры 4.40 Запись осуществляется следующим об-о разом. Вначале осуществляется сброс счетчика 19 в "0", Затем йа выходе блока 1 появляется распределения разрядов тестирующего слова; адреса 1631 - для записи в память сигнал "Разрешение записи" и адрес зоны памяти 18, где содержится таблица, опреде 18 закона распределения разрядов считываемого слова; адреса 3247 - для записи ляющая закон распределения разрядов песлова в триггеры 4; адреса 4863 - для редаваемого слова в:триггерах 4. Блок 2 считывания слова из регистра 9 ответа; ад- микропрограммногоуправления, проаналирес 64 - адрес счетчика 19 адреса; адреса зировав зти сигналы, осуществляет зались 64, 66. 67 и 68 соответствуют адресам счет чиков 24, 25, 26 и триггеру 29 блока 12 соответственно; адрес 69 - адрес обращения к сдвиговому регистру 11,Блок 2, получив команду "Разрешение записи", анализирует состояние входов ло разряд слова, поступивший с выхода регигических услбвий и в результате формирует стра 11 на О-входы группы триггеров 4, По- сигнал на выходе дешифратора 17, соеди- сле записи блок 2 выдает сигнал сдвига в ненном с входом соответствующего регист- регистр 11, импульс приращения - в Счетчик ра (фиг.3 и 4), Появление сигналов на:одном 19 и осуществляет анализ признака переноиэ входов 31, 32 или 33 приводит к загрузке са на выходе счетчика 19, Если признака связи ЗВМ с устройством контроля.Устройство работает следующим образом.После включения устройства выполняется настройка блока 12 и загрузка памяти регистрам.йдреса абонентов распределены следующим образом: адреса 015 предназначены для записи в память 18 закона ов счетчик 24, 25 или 26 соответственно информации из блока 1. адреса зоны памяти в регистр 20 и выдав импульс на стробирующий вход дешифратора 3. На управляющие входы дешифратора 3 поступает код из памяти 18, который определяет в какой из триггеров 4 будет записантретье устойчивое состояние. С этого мо- К мента времейи логический уровень на выхо- к де ключа 6 для микросхем ТТЛ) может р поддерживаться; например, Спомсщью ре- р зисторэ, через который каждый выход реги-. р переноса нет, то аналогичным образом осуществляется запись следующего разрядатестирующего слова в выбранный триггер 4и так далее, до тех пор, пока не появится признак переноса, что означает заверще - :-ние записи всех разрядов слова из регистра 11Тестирующее воздействие может состоять из нескольких слов ЭВМ, так как его .разрядность может превьндать разрядность 10 шины данных ЭВМ. Поэтому циклов записи слова в регистр 11 и запись его разрядов с . выхода триггера 4 повторяется требуемоечисло рэз, При этом, для каждого нового . слова блок 1 выдает в регистр 20 очередной 15 адрес зоны памяти 18. Когда будут записаны в триггеры 4 разряды всех слов, образующих тестирующее воздействие, необходимо осуществить передачу его в регистр 5 теста, .: Этаоперация осуществляется с появлением 20в блоке 1 адреса триггера 29, При этом блок 2 выдает сигнал входного воздействия на вход 34 блока 12, а последний с заданной задержкой выдает импульсы с выходов 36- 38. В результате появления сигнала на вы ходе 36 осуществляется прием информации из группы триггеров 4 в регистр 5 теста. С выхода регистра 5 тестирующее слово поступает на входы элементов 8 задержки, входы элементов И 7 иключа 6, С выхода 30 ключа 6 оно поступает нэ объект контроля и на входы регистра 9.Один разряд ключа 6 совместно е подключенным к нему элементом И 7 и элементом 8 задержки работает следующим 35 образом. Пусть выход ключа 6 подключен к пассивному входу обьектэ узла контроля, а на выходе регистра 5 теста - нулевое логическое состояние, Тогда на выходе элемента И 7, а следовательно, и на управляющем 40 входе ключа 6 нулевое логическое состоя ние. При этом ключ 6 находится в активномсостоянии и логический уровень на его выходе. определяется состоянием его информационного входа, т,е. нулевой, Как только 45 состояния на выходе регистра 5 теста изменятся на единичные выход ключа 6 также йереключается в единичное состояние и обеспечивает быстрый (за счет малого выходного сопротивления) перезаряд выход ной емкости объекта контроля. С задержкой Т, определяемой элементом 8 задержки, на выходе элемента 8 появляется логическая "1". В результате на выходе элемента 7 также появляется "1" и переводит ключ 6 в 55 стра 8 может быть подключен к источникуэлектропитания.При переключении разряда регистра 5из единичного в нулевое состояние элементИ 7 закрыт, ключ 6 переведен в активноесостояние и на его выход проходит сигналнулевого уровня с информационного входа.Таким образом, когда вход обьекта кон-.троля находится в пассивном состоянии, логический уровень на нем повторяетлогический уровень на выходе регистра 8теста, а время переключения логическихсигналов определяется характеристикамиключа 6,Пусть вход обьекта контроля находитсяв активном состоянии (т.е. является выходом), В этой ситуации логический уровень навыходе ключа 6 должен определяться состоянием обьекта контроля. Это условие можетбыть выполнено эа счет перевода ключа 6 втретье устойчивое состояние путем установки разрядов регистра 5 теста в "1" (это достигается путем сброса в "1" всех триггеров4 при включении питания устройства).Таким образом, предлагаемая схемавключения элементов 7 и 8 и ключа 6 обеспечивает как подачу тестирующих воздействий на обьект контроля, так и получение сеговыхода результатов тестирования.Тестирующее слово на выходе регистра9 сопровождается синхроимпульсом, выдаваемым блоком 12 с выхода 38, Параметрыимпульса и его временное расположениеотносительно момента приема в регистр 5теста задается на этапе настройки блока 12,Этот блок обеспечивает управление временными параметрами синхроимпульсовпри помощи кодов, загруженных в его счетчики по входу 35 иэ блока 1. Из блока 1 в блок 12 поступают три п 1-разрядных кода: код 12, код т 3 и код т 4, загруженные в счетчики 24 - 26 соответственно путем подачи сигналов управления нэ входы 31 - 33 соответственно, Названные три кода определяют временные соотношения и форму синхроимпульсов, приведенную на фиг.7, где временные интервалы 12, 13 и 14 пропорциойальны кодам: код т 2, код т 3 и код 14, причем интервал т 1, а также длительности первого и второго синхроимпульсов фиксированы, Отсчет временных интервалов осуществляется от переднего фронта импульса входного воздействия, поступившего на вход 34 с выхода блока 2, оэффициент прбпорциональйости между одом и соответствующим интервалом опеделяется периодом Тг тактового генератоа 28, работающего в старт-стопном ежиме, т.е, ф) "шкод сЩ + Тг,Значение периода Т может достигать 10 нс при выполнении управляющих формирователей на микросхемах быстродействующей эмиттерно-связанной логики(например,серии 500). Разрядность кодов обычно может приниматься равной 7-12 двоичных разрядов в зависимости от максимальных значений временных интервалов.После загрузки в счетчики 24 - 26 коДОв 12, 13 и 14 из блока 1 и загрузки в счетчик 27 10 константы 2 - 1 (эта константа записывается в счетчик по сигналу с выхода триггера 29) подается сигнал запуска на вход 34 блока 12, по переднему фронту которого устанавливается триггер 29, Сигнал с прямого выхода триггера 29 включает генератор 28, а сигнал с инверсного выхода устанавливает режим вычитания счетчика 27, Под воздействием тактовых импульсов происходит вы 20 читание кодов из всех счетчиков, При достижении нулевого значения кода в каждом счетчике формируется импульс переноса, временное положение которото смещено относительно сигнала на входе 34 на время, пропорциональное коду. На выходе 36 импульс появляется, когда в счетчике 27 код становится равным 2-1 При достижении нулевого значения кода в счетчике 27 формируется импульс переноса;" который 30 сбрасывает триггер 29 по входу сброса. Выходы переноса счетчиков 25 и 26, воздействуя на ВЯ-входы триггера 30, обеспечивают формирование на выходе триггера синхроимпульсов с выхода 36 для обьекта контро.35 ля Разряды тестирующего слова и разрядыреакции объекта контроля поступают на вход регистра 9. Момент приема в регистр 9 определяется импульсом с выхода 37 блока 12. С выхода регистра 9 информация посту 40 пает на вход мультиплексора 10, который выбирает нужные разряды входной информации и передает их в сдвиговый регистр 11, где формируется первое слово ответной Происходит это следующим образом. 50На выходе блока 1 появляется команда"Разрешение чтения", сопровождаемая ад-ресом зоны памяти 18 для считывания"словаиз регистра 9. Блок 2, проанализировав со 55 стояние линий управления блока 1 и состояние разрядов адреса, выдает сигнал сброса счетчика 19, а затем сигнал записи в регистр 20. На управляющих входах мульти. плексора 10 появляется код с выхода памяти 18, который пропускает определенный реакции обьекта на тестирующее воздействие (количество сЛов в ответе обьекта на.тестирующее воздействие зависит от количества выходных разрядов объекта контро-ля и разрядности шины данных ЭВМ),разряд слова с входа мультиплексора 10 на последовательный вход регистра 11. Блок 2, выдает сигнал сдвигав регистр 11 и сигнал приращения состояния в-счетчик.19. После этого анализйруется признак переноса на входе счетчика 19, Если его нет, то осуществляется запись со сдвигомв регистр 11 следующего разряда слова,и так далее, до появления признака переноса. После этого блок 2 формирует сигнал выдачи словаиз регистра 11 через порт 45 данных блока 1 в ЭВМ 43.Совокупность этих слов в ЭВМ представляет собой ответ объекта контроля на тестирующее воздействие. Дальнейшая обработка реакции обьекта контроля производится в соответствиис алгоритмом тестовой программы, загруженной в ЭВМ 43.Формула изобретения 1. Устройство для контроля цифровых узлов, содержащее блок микропрограммного управления, блок задания тестов и анализа реакций, группу из-п триггеров, регистр теста, регистр ответа, блок счетчиков импульсов, группу из иэлементов И, группу из и элементов задержки, многоразрядный ключ, выход которого и информационный вход регистра ответа образуют вход-выход устройства для подклЮчения к входу-выходу обьекта контроля, а -й(1 = 1п) информационный вход многоразрядного ключа соединен с 1-м разрядом выхбда регистра теста, входом 1-го элемента задержкии одним из входом 1-го элемента И, другой вход 1-го элемента И соединен с выходом 1-го элемента задержки, а выход 1-го элемента И соединен с управляющим входом 1-го разряда многоразрядного ключа, вход кода операции и вход логических условий блока микропрог.раммного управления подключены соответ- л ственно к выходу режима контроля и выходу признака контроля блока задания тестов и анализа реакций, информационный вход- выход блока задания тестов и анализа реакций соединен с информационным входом блока счетчиков импульсов, выходы блока микропрограммного управления С первого по четвертый подключены к первому, второму и третьему входам разрешения записи и синхровходу блока счетчиков импульсов, первый выход блока счетчиков импульсов соединен с синхровходом регистра теста, второй выход блока счетчиков импульсов является синхровходом объекта контроля, третий выход блока счетчиков импульсов соединен с синхровходом регистра ответа, выход 1-го триггера группы триггеров соединен с 1-м входом регистра теста, 1-й вход регистра ответа соединен с 1-м выходом многоразрядного ключа, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия устройства, в него введены дешифратор, мультиплексор и сдвиговый регистр, параллельный вход-выход которого соединен с информационным входом-вы ходом блока задания тестов и анализа реакций, последовательный вход сдвигового регистра соединен с выходом мультиплексора, а последовательный выход сдвигового регистра соединен с 0-входами 10 всех триггеров группы, 1-й выход дешифратора соединен с С-входом 1-го триггера группы, 1-й вход мультиплексора соединен с 1-м выходам регистра ответа, а синхровход сдвиговаго регистра, вход разрешения па раллельной записи и вход управления чтенйем сдвигового регистра, стробирующий вход дешифратора, управляющие входы дешифратора и мультиплексора соединены соответственно с выходами блока микро программного управления с первого по шестой,.2. Устройство по п,1, отл ич а ю ще ес я тем, что блок микропрограммного управления содер 1 кит мультиплексор условий, 25 формирователь следующего адреса, память микрокоманд, регистр микрокаманд, дешифратор микрокоманд, память признаков, регистр адреса, счетчик адреса, информационный выход которого подключен к первому ЗО адресному входу памяти и ризнаков, а выход переноса счетчика адреса подключен к входу логических условий мул ьти плексора условийй. первый и второй информационные входы которого, соединены соответственно с входом кодаоперации и входом кода логических условий блока, информационный вход регистра адреса подключен к входу логических условий блока, вход данных памяти йризнвков подключен .к входу кода операции блока, выход регистра адреса подключен ко второму адресному входу памяти признаков, вход сброса счетчика адреса, вход приращения счетчика адреса, синхровход регистра адреса и входуправления записью-чтением памяти признаков соединены с выходами дешифратора микрокоманд с первого па четвертый, остальные выходы дешифрэтора образуют выходы блока с первого по шестой, выход мультиплексора условий соединен с первым входом формирователя следующего адреса, выход которого соединен с входом памяти микрокоманд, выходпамяти микрокоманд соединен с входом регистра микрокоманд, выходы с первого по третий которого соединены соответственно с вторым входом формирователя следующего адреса, входом дешифратора микракоманд и управляющим входом мультиплексора условий,мт - ф"фсгнгние,поли- си дидою сиг аиа яолиси ыо АдУ рсги тра а/рсо 5 йЖуо сафо ю полиси фю ц 9 рюшфю мкдрггисан 1756894 ЖмиоРресоайму Агдама сигЖ уожсинЬкод регионаосоесо К Агино си фУО уалиеи ФМ Фю Афдаио сигь о прирсщюнио но фтиф сИтчика а 4 м со Ф Видочо нсМЮид 4СанчосРрасо.БАьГ/Х русИ .4 ф 4 Мегосйидто ЗР 4 уооио лмфл ЮжлйфгисгрШмонало Я гФоиа гюаг Юульдющгоьюж М алас /Худ

Смотреть

Заявка

4839825, 03.05.1990

КОНСТРУКТОРСКОЕ БЮРО "ШТОРМ" ПРИ КИЕВСКОМ ПОЛИТЕХНИЧЕСКОМ ИНСТИТУТЕ ИМ. 50-ЛЕТИЯ ВЕЛИКОЙ ОКТЯБРЬСКОЙ СОЦИАЛИСТИЧЕСКОЙ РЕВОЛЮЦИИ

ГАЛАГАН ВЛАДИМИР ГРИГОРЬЕВИЧ, ИВАСЕНКО ТАТЬЯНА ВЛАДИМИРОВНА, НЕКРАСОВ БОРИС АНАТОЛЬЕВИЧ

МПК / Метки

МПК: G06F 11/22

Метки: узлов, цифровых

Опубликовано: 23.08.1992

Код ссылки

<a href="https://patents.su/10-1756894-ustrojjstvo-dlya-kontrolya-cifrovykh-uzlov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для контроля цифровых узлов</a>

Похожие патенты