Устройство для воспроизведения функций

(5 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬ ТИЙ Н АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССР Ф 783778, кл. С 06 Р 1/02, 1979.Авторское свидетельство СССР 9 947847, кл, С 06 Р 1/02, 1980. (54)(57) УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФУНКЦИЙ, содержащее счетчик номеров участков, соединенный выходом с информационным входом регистра номера участка и с первой группой адресных входов первого блока памяти, выход кода узловых значений аргумента которого подключен к вычитающему входу блока вычитания, подключенному выходом разности к информационному входу регистра приращений аргумента, выход счетчика степени полинома подключен к первому входу блока сравнения и первой группе адресных входов второго блока памяти, подключенного второй группой адресных входов к выходу регистра номера участка, выход блока умножения подключен к первому входу сумматора, выход которого подключен к информационному входу буферного регистра, элемент задержки, генератор тактовых импульсов, единичный вход триггера является входом запуска устройства, выход регистра результата является . выходом устройства, о.т л и ч а ющ е е с я тем, что, с целью повышения быстродействия, в него введены первый и второй регистры номера функции, регистр текущих значений аргумента, регистр степени полинома,третий блок памяти, два дешифраторануля, два коммутатора, группа элементов И, четыре элемента И и элемент ИЛИ, информационные входы регистра текущих значений аргументаи первого регистра номера функцииявляются соответственно первым и вторым информационными входами устройства, выход .регистра текущих значенийаргумента подключен к суммирующемувходу блока вычитания и к первойгруппе адресных входов третьего блока памяти, вторая группа адресныхвходов которого подключена к выходупервого регистра номера функции, информационному входу второго регистраномера функции и второй группе адресных входов первого блока памяти, сое-,диненного выходом кода степени полинома с информационным входом регистра степени полинома, выход которогоподключен к второму входу блока сравнения и входу первого дешифратора нуля, выход второго регистра номерафункции подключен к третьей группеадресных входов второго блока памяти,выход кода коэффициентов которогоподключен к первым группам информационных входов первого и второго коммутаторов и к первому входу блока эле- .ментов И, выход второго коммутатораподключен к первому входу блока умножения, соединенного вторым входом свыходом регистра приращений аргумента, а выходом - с информационнымвходом буферного регистра, подключенного выходом к второй группе информационных входов второго коммутатора,управляющий вход которого подключен1182539 к выходу первого дешифратора нуля ивторому информационному входу блокаэлементов И, выход которого нодклю-.чен к второму входу сумматора, выходвторого дешифратора нуля подключен куправляющему входу первого коммутатора, вторая группа информационныхвходов которого подключена к выходусумматора, а выход подключен к информационному входу регистра результата,первый выход генератора тактовых импульсов соединен с тактовым входомтриггера и первым входом первого элемента И, второй выход генератора такт "чимп. птсов подключен к первымвходам второго и четвертого элементов И, прямой выход триггера подключен к вторым входам первого, четвертого элементов И и входам синхронизации регистров номера функции и регистра текущих значений аргумента, прямой и инверсный знакОвые выходы блокавычитания подключены к третьим входам соответственно первого и четвер 1Изобретение относится к автоматике и вычислительной технике, в частности к полиномиальныМ сплайн-аппроксиматорам, и может быть использовано в автоматизированных системах управления при воспроизведении широкого класса функциональных зависимостей независимого аргумента.Цель изобретения - повышение быстродействия устройства.На чертеже изображена Функциональная схема устройства для воспроизведения функций.Устройство для воспроизведения Функций содержит регистр 1 текущих значений аргумента, регистр 2 приращений аргумента, регистр 3 степени полинома, регистр 4 результата, регистр 5 номера участка, три блока 6-8 памяти, блок 9 вычитания, счетчик 10 степени полинома, счетчик 11 номеров участков, генератор 12 так" товых импульсов, блок 13 сравнения, триггер 14, два дешифратора 15 и 16 нуля, два коммутатора 17 и 18,5 1 О 15 20 25 того элементов И, выход первого элемента И подключен к счетному входусчетчика номеров участков, выходы"Больше" и "Равно" блока сравненияподключены соответственно к второмувходу второго элемента И и первомувходу третьего элемента И, соединенного с четвертым входом четвертогоэлемента И, выход которого соединен свходом синхронизации регистра приращения аргумента, регистра номераучастка, регистра степени полинома,регистра номера функции, счетчикастепени полинома, первому входу элемента ИЛИ и входу сброса триггера,выход второго элемента И подключен ксчетному входу счетчика степени полинома и второму входу элемента ИЛИ,выход которого через элемент задержки подключен к входу синхронизациибуферного регистра и к второму входутретьего элемента И, выход которогоподключен к входу синхронизации регистра результата. 2элемент ИЛИ 19, четыре элемента И20-23, блок 24 умножения, сумматор25, буферный регистр 26, элемент 27задержки, блок 28 элементов И, первый 29 и второй 30 регистры номерафункций.Принцип действия устройства длявоспроизведения функций основан накусочно-полиномиальной сплайн-аппроксимации воспроизводимых функций припроизвольном характере разбиения научастки аппроксимации и задания степени полинома на каждом из участковаппроксимации.Устройство работает следующим образом,В исходном состоянии обнулены регистры 1-5, а также регистры 29 и30, счетчики 10 и 11 и триггер 14(цепи .приведения в исходное состояние на блок-схеме не изображены),В блок 6 памяти записаны коды узловых значений абсцисс х; воспроизвое"димых функций у=К(х) и ст".пеней ш,.аппроксимирующих полиномов (где 3тномер воспроизводимой функции,номер участка аппроксимации). Вблок 7 памяти записаны коды коэффициентов Ааппроксимации (е=0,тп 1.),11 )1 Ц 9а в блок 8 памяти - коды 1 предварительной установки адресов счетчика 11.Работа устройства начинается подачей пускового напряжения на единичный вход триггера 14. После приходана тактирующий вход триггера 14 импульса с первого выхода генератора 12триггер переключается в единичноесостояние (триггер 14 переключаетсязадним фронтом тактового импульса). 15Сигнал с выхода триггера 14 поступаетна управляющие входы регистров 1 и29, первый вход элемента И 20 и третийвход элемента И 23. В регистры 1 и29 заносятся коды текущих значений 20аргумента х и номера 3 воспроизводимой функпии, Код аргумента с выходарегистра 1 поступает на первый (суммирующий) вход блока 9 вычитания.В соответствии с кодом старшихразрядов аргумента и кодом номерафункции, поступающими на адресные входы блока 8 памяти, из блока памяти всчетчик 11 считывается код 1 предварительной установки. Этот код соот ветствует номеру участка аппроксимации, узловое значение абсциссы х"+которого является наибольшим из всехузловых значений абсцисс, для которыхвыполняется неравенство х .( х,11где (х 1 - текущее значение аргумента,в младших разрядах которого записаныединицы (узловые значения абсцисс записаны в блок б памяти упорядоченнопо возрастающей последовательности). 40В соответствии с кодами, поступающими на адресные входы блока 6, на еговыходы считываются параметры аппрок %симации для х -го участка. В блоке 9формируется разность между текущим 45значением аргумента и узловым значением абсциссы с первого выхода бло.ка 6 памяти. Если эта разность (х-х )1)отрицательна, то на прямом выходезнакового разряда блока 9 вычитания 50появляется единичный сигнал, отпирающий элемент И 20, Тактовые импульсыс первого выхода генератора 12 начинают поступать на счетный (вычитающий) вход счетчика 11 и осуществлять, 55последовательную выборку из блока 6памяти узловых значений абсцисс истепеней полиномов. После того, как с первого выхода блока 6 памяти в блок 9 вычитания поступит код узловой абсциссы х текущего участка аппроксимации, для которого х е х;1 , х;1,1 1 н а прямом выходе знакового разряда блока 9 появится нулевой сигнал , з апир ающий элемент И 2 0, Одновременно с этим единичный сигнал с инверсного выхода знакового разряда блока 9 ( единица на инверсном выходе формир уется при положительных и нулевых значениях разности) поступает на четвертый вход элемента И 2 3 . Поскольку на первом и третьем входах элемента И 2 3 присутствуют единичные сигналы с выхода "Равно " блока 1 3 и выхода три ггера 1 4 , т о тактовый импульс с второго выхода генератора 1 2 ( ге нерат ор вырабатывает две синхронизированные друг с другом последовательности тактовых импульсов с частотами следования 1 О и Й, для которых вы 01полняется соотношение Й р1 сй О 2 у где 1 с=1,2,3) пройдет на выход элемента И 23. Выходной импульс элемента И 23 поступает на управляющие входы регистров 2,3,5,30 и счетчика 10, первый вход элемента ИЛИ 19 и вход принудительного обнуления триггера 14 (К-типа с тактируемым Б входом), При этом в регистры 2,3,5 и 30 будут записаны коды (х-х")11 ш;,и 1 соответственно, подтвердится нулевое состояние счетчика 10, и задним фронтом импульса с выхода элемента И 23 триггер установится в нулевое состояние. Если устройство работает в режиме асинхронного обмена (на единичный вход триггера 14 пусковое напряжение подается непрерывно), то после обнуления триггера 14 и появления на выходе элемента И 23 нулевого сигнала триггер 14 под воздействием очередного тактового импульса с первого выхода генератора 14 вновь перейдет в единичное состояние, разрешая считывание новых значений кода аргумента и номера функции и определение соответствующих параметров аппроксимации. Однако разрешение на считывание новых кодов приращения аргумента, .степени полинома, номера участка и номера функции в регистры 2,3,5 и 30 будет дано только после завершения процедуры вычисления текущего значения функции.Вычисление текущего значения функции осуществляется следующим образом.Если на данном участке аппроксимации функция воспроизводится поли- номом нулевой степени У=А(1,. то с второго выхода блока 6 памяти в регистр 5 будет записан нулевой код, При этом выходным сигналом дешифратора 15 нуля (выполненного, например, 1 О на элементе ИЛИ) коммутатор 17 под- . ключит информационный вход регистра 4 к выходу блока 7 памяти, элемент И 22 будет открыт сигналом с выхода "Равно" блока 13 сравнения, а эле мент И 21 будет закрыт сигналом с выхода "Больше" блока 13, Выходной импульс элемента И 23, поступивший на первый вход элемента ИЛИ 19, после задержки элементом 18 проходит 20 через элемент И 22 на управляющий вход регистра 4. В результате в регистр 4 записывается текущее значение функции, равное коэффициенту А 1, поступающему с выхода блока 7 памяти. 25Если же на данном участке аппроксимации функция воспроизводится поли- номом степени а"0, то в регистре 51будет записано ненулевое значение кода степени. Поэтому выходным сигналом 30 дешифратора 15 коммутатор 17 подключит информационный вход регистра 4 к выходу сумматора 25. Единичным сигналом с выхода "Больше" и нулевым сигналом с выхода "Равно" блока 13 срав- З 5 нения будет открыт элемент И 21 и закрыт элемент И 22 соответственно. Импульс, поступивший с выхода элемента И 23 на первый вход элемента ИЛИ 19, проходит элемент ИЛИ 19 и элемент 27 40 задержки и поступает на вход синхрони. зации буферного регистра 26.В начальный момент времени при нулевом состоянии счетчика .10 выходной сигнал дешифратора 16 нуля запирает 45 блок 28 элементов И и подключает первый вход блока 24 умножения через коммутатор 18 к выходу блока 7 памяти. На выходе блока 24 умножения и соответственно на.выходе сумматора 25 50 1 устанавливается код, равный произведению приращения (х-х, ) с выхода ре 1гистра 2 на значение старшего коэффициента А, аппроксимации с выхода блока 7 памяти. Этот код записывается по заднему фронту тактирующего импульса в регистр 26.Далее при наличии единичного сигнала на выходе "Больше" блока 13 сравнения на выход элемента И 21 начинают поступать тактовые импульсы с второго выхода генератора,12. Импульсы с выхода элемента И 2 1 поступают на счетный (суммирующий) вход счетчика 10 и второй вход элемента ИЛИ 19. Первый из этих импульсов изменяет состояние счетчика. 10, в результате изменяется состояние выходного сигнала дешифратора 16. Первый вход блока 24 умножения подключается к выходу регистра 26, а первый вход сумматора 25 - к выходу блока 7 памяти, Код регистра 26 умножается в блоке 24 на код приращения аргумента регистра 2, полученное произведение суммируется в сумматоре 25 с кодом следующего значения Акоэффициента аппроксима-.й)ции блока 7 памяти и записывается в регистр 26 по заднему фронту импульса с выхода элемента 27 задержки. Укаэанные действия продолжаются до тех пор пока значения кодов регистра 5 и счетчика 10 не станут равными друг другу. В этом случае состояния выходов блока 13 сравнения кодов изменяются на противоположные, Элемент И 21 запирается нулевым сигналом с выхода "Больше" блока 13, а единичный сигнал с выхода "Равно" блока 13 подает на первый вход элемента И 23 разрешение на начало нового цикла вычислений и отпирает элемент И 22. Тактирующий импульс с выхода элемента 27 задержки проходит через элемент И 22 науправляющий вход выходного регистра 4, записывая в него выходной код сумматора 25, равный у (,. (Ах+А ) дх+ +А;.,) ь х+Аш где Ах=х-х 11 .1182539 Составитель Н.ЗайцевРедактор Е,Копча Техред С.Мигунова Коррек Эрдейи Зак г скан наб. иал ППП "Патент", г.уж Проектная од 109/49 Тираж 709ВНИИПИ Государственнпо делам изобретений 113035, Москва, Ж, Р Подпикомитета ССоткрытий