Устройство для обмена двухмашинного вычислительного комплекса

СОЮЗ СОБЕТСНИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИН 014 д) 4 С 06 Г 15/16 ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ПИСАНИЕ ИЗОБРЕТЕ ВТОРСКОМУ СВИДЕТЕЛЬСТВУ 24-2 УХМАШИНвычи хлебов ченоью изоб орос и прямоговременноих в блоке ия вводом(54) УСТРОИСТВО ДЛЯ ОБМЕНА Д НОГО ВЫЧИСЛИТЕЛЬНОГО КОМПЛЕК (57) Изобретение относится к лительной технике и предназн для объединения двух ЭВМ. Цел ретения является повьппение с обменаданными путемреализаци доступа к памяти обеих ЭВМ одно и исключения участия одной из н в режимепрограммного управлен1471198 ны Ы орректор М. Пож дактор А.Мотыль Заказ 1609/50 Тираж 667 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, 3-35Раушская наб., д. 4/5 изводственно-издательский комбинат Патент, ПУжгород, ул, Гагарина, 101 Рык Вык Вь Вы Составитель В.ЕсипоТехред ЛОлийньпс1471198 или выводом данных. Цель достигаетсятем, что в устройство, содержащеедва коммутатора интерфейса 12, триггер запроса 8, триггер направленияобмена 34, триггер блокировки 6,счетчик числа слов 33, триггер запуска обмена 10 и шесть элементовИ 26-31, дополнительно введены дваформирователя импульсов 24 и 25,Изобретение относится к вычислительной технике и предназначено дляобъединения двух ЭВМ, работающих вреальном масштабе времени.Цель изобретения - повышение скорости обмена данными за счет обеспечения режима прямого доступа к памяти обеих ЭВМ одновременно,На Фиг.1 приведена структурнаясхема устройства; на фиг.2 - Функциональная схема первого и второго ком.мутаторов интерфейса; на фиг.Зфункциональная схема третьего коммутатора интерфейса; на фиг.4 - временная диаграмма цикла обмена даннымимежду ЭВМ,Устройство содержит (фиг.1) первый 1, второй 2, третий 3, четвертый4 и пятый 5 коммутаторы интерфейса,первый 6 и второй 7 триггеры блокировки, первый Я и второй 9 триггерызапроса, первый 10 и второй 11 триггеры запуска обмена, первый 12 и второй 13 счетчики адреса, первый 14,второй 15 и третий 16 элементы задержки, первый 17, второй 18 и третид19 элементы запрета, первый 20, второй 21, третий 22 и четвертый 23 .элементы ИЛИ, первый 24 и второй 25 формирователи импульсов, первый 26, второй 27, третий 28, четвертый 29, пятый 30, шестой 31 иседьмой 32 элементы И, счетчик 33 числа слов, триггер34 направления обмена, триггер 35требования обмена, триггер 36 окончания обмена, первый 37 и второй 38информационные входы-выходы, первый39 и второй 40 адресные входы, первый 41 и второй 42 адресные входы,первый 43 и второй 44 входы запроса,первый 45 и второй 46 выходы запротри элемента задержки 14-16, трикоммутатора интерфейса 3-5,два счетчика адреса 12 и 13, три элементазапрета 17-19, триггер блокировки 7,триггер запроса 9, триггер запускаобмена 11, триггер требования обмена35, триггер окончания обмена 36,четыре элемента ИЛИ 20-23 и элементИ 32. 4 ил. са, первый 47 и второй 48 входы блокировки, первый 49 и второй 50 выходы блокировки, первый 51 и второй52 входы предоставления прямого доступа к памяти, первый 53 и второй 54входы первого направления обмена,первый 55 и второй 56 входы второгонаправления обмена, первый 57 и второй 58 входы требования обмена, выход 59 разрешения обмена, выход 60требования обмена.На фиг.1 показаны также канал 61ввода-вывода первой ЭВМ 62 и канал63 ввода-вывода второй ЭВМ 64.Второй коммутатор 2 интерфейсавключает (Фиг,2) шинные формирователи 65 65 65 и инвертор 66,вход которого объединен с выходамивходами шинных формирователей 651,65 и является первым входомвыходом второго коммутатора 2, а выход - с управляющими входами выборашины (ВШ) шинных формирователей 25 65 65, причем вход выборакристалла (ВК) именных формирователей65 65 объединены и являютсятретьим управляющим входом второгокоммутатора 2, управляющий вход ВШшинного Формирователя 65, подключенк источнику сигнала логического нуля(потенциалу "земля"), а его вход А1соединен с третьим управляющим входом второго коммутатора интерфейса 2, 35Первый коммутатор 1 интерфейса(фиг.2) содержит шинные формирователи 67 67 67 и инвертор 68и имеет соединение указанных блоковмежду собой, идентичное соединениюаналогичных блоков второго коммутатора 2 интерфейса, причем входы Ашинных Формирователей 65 и 65 вто 147119855 рого коммутатора 2 интерфейса объединены и соединены с объединеннымивходами С шинных формирователей67 ,., 67 первого коммутатора 1интерфейса, выходы С шинных формиро 5вателей 65 65 второго коммутатора 2 объединены и соединены свходами А шинных формирователей 67,ф 67 первого коммутатора 1. Квходам А шинных формирователей 65,65 и 67 подключены соответственно первые и вторые управляющиевходы соответствующих коммутаторов 1и 2, авыходы С шинных Формирователей65 и 67, соединены с выходами соответствующих коммутаторов 1 и 2.Третий коммутатор 3 интерфейсавключает (фиг.З) шинные формирователи69, 69, объединенные входывыходы В которых являются первым входом коммутатора 3, шинные формирователи 69, 69 , объединенныевходы-выходы В которых являются вторым. входом коммутатора 3, три селектора 70 70 и 70 з адреса, каждыйиз которых содержит последовательно соединенные регистр 7 1 адреса,схему 72 совпадения кодов, триггер73 и элемент И 74, выход которого является выходом селектора 70; (- 1,3) адреса, и элемент ИЛИ, входыкоторого подключены к выходам селекторов 70; ( = 1,3) адреса, а выходсоединен с входами ВШ всех шинныхФормирователей 69 и 69 и входам Ашинных формирователей 69 и 69 ,причем объединенные выходы С шинныхформирователей 69, 69соединеныс вторыми входами схем 72 совпадениякодов, триггера 43 и элемента И 74селектора 701, ( = 1,3)адреса и яв,ляются информационным выходом коммутатора 3, к которому подключены информационные входы счетчика 33 числа слов и счетчиков 12 и 13 адреса,а синхровходы указанных счетчиковподключены к выходам соответственноселекторов 70 70 и 70 з адреса.Устройство работает следующимобразом,50В исходном состоянии триггеры б 11 и 34-36 приведены в нулевое состояние, Обмен данными начинается поинициативе одной из ЭВМ 62 или 64,которая при помощи соответствующейпрограммы осуществляет начальную установку устройства с учетом требуемого обмена. Предположим, что второй ЭБМ 64 необходимо передать массив данных определенного объема из определенной зоны собственной памяти в определенную зону памяти первой ЭБМ 62. При первоначальной установке устройства вторая ЭВМ 64 считывает через свой канал 63 ввода-вывода состояние второго триггера 7 блокировки, нулевое начальное состояние которого свидетельствует о том, что устройство не занято первой ЭВМ 62, Затем вторая ЭВМ 64 через открытый сигналом с инверсного выхода второго триггера 7 блокйровки шестой элемент И 31 выдает сигнал, поступающий на вход записи единицы первого триггера б блокировки и устанавливаюций егс в единичное состояние. Сигнал логической единицы с прямого выхода первого триггера 6 блокировки поступает через канал 61 ввода в выво в первую ЭВМ 62, оповещая ее о занятости устройства для обмена, а также на второй управляющий вход третьего коммутатора 3 интерфейса, подготавливая его к передаче информации из канала 63 ввода- вывода второй ЭВМ 64, Одновременно сигнал логического нуля с инверсного входа первого триггера б блокировки поступает на первый вход второго элемента И 27, олокируя прохождение через него сигнала захвата устройства для обмена на вход второго триггера 7 блокировки от первой ЭВМ 62 через канал 61 ввода-вывода.Затем вторая ЭВМ 64 в соответствии с требуемым направлением обмена выдает через канал 63 ввода-вывода на второй вход третьего элемента ИЛИ 22 сигнал, устанавливающий триггер 34 направления обмена в единичное состояние. Сигнал логической единицы с выхода триггера 34 открывает третий 28 и пятый 30 элементы И и запирает для прохождения сигналов первый 17 и второй 18 элементы запрета.Далее вторая ЭВМ 64 последовательно выдает через канал 63 ввода-вывода на второй информационный вход третьегокоммутатора Зинтерфейса дополнительныйкод числа ячеек, памяти, содержимое которых передается через устройство обмена (число слов), прямой код начального адреса зоны памяти второй ЭВМ 64,. а также через прямой код начального адреса зоны5147памяти первой ЭВМ 62. Перечисленныекоды заносятся в счетчик 33 числаслов, а также в 12 и второй 13 счетчики адреса,Начальная установка устройствадля обмена завершается выдачей извторой ЭВМ 64 через канал 63 вводавывода и второй элемент ИЛИ 21 сигнала на вход записи единицы триггера 35 требования обмена, сигналединичного состояния которого поступает через каналы 61 и 63 в обе ЭВМ62 и 64 в качестве сигнала требованияпрямого доступа к памяти.Если в момент получения сигналатребования прямого доступа к памяти каждая ЭВМ 62 и 64 выполняет текущую команду без обращения к своему каналу ввода-вывода, т.е. не работает с памятью или внешними устройствами (на фиг.1 не показаны),то обе ЭВМ 62 и 64 по завершении выполнения текущего машинного циклапереходят в состояние приостановасвоей работы по программе и вьщаютсигналы предоставления прямого доступа к памяти через соответствующийканал 61 и 63 ввода-вывода, которыепоступают на входы записи единицыпервого 10 и второго 11 триггеровзапуска обмена.Если в момент поступления сигналатребования прямого доступа к памятиодна или обе ЭБМ 62 и 64 выполняюткоманду с обращением к памяти илиустройству ввода-вывода через свойканал 61 или 63, то сигнал предоставления прямого доступа к памяти отданной ЭВМ 62 или 64 поступает только после полного завершения выполнения этой команды.Таким образом, обмен данными начинается после поступления сигналовпредоставления прямого доступа кпамяти от обеих ЭВМ 62 и 64, о чемсвидетельствует совпадение сигналовлогической единицы на обоих входахчетвертого элемента И 9. Обмен данными осуществляется под действиемформируемых в устройстве сигналов,последовательность появления которыхиллюстрируется приведенной на фиг.4диаграммой,На выходе четвертого элемента И 29формируется сигнал, поступающий черезканалы 61 и 63 в обе ЭВМ 62 и 64 иотключающий их от подключенных кканалам ввода-вывода блоков памяти1198 6 ное для срабатывания комутаторов 1,2, 4 и 5, формируется импульсныйсигнал, поступающий через открытыйтретий элемент И 28 на первый управЗ 0 ляющий вход второго коммутатора 2интерфейса и через него - в канал63 второй ЭВМ 64 в качестве сигнала"Вывод". По этому сигналу из ячейкипамяти второй ЭВМ 64, адрес которойпоступает с выхода четвертого ком 35мутатора 4 интерфейса, по первомувходу-выходу. открытого второго коммутатора 2 интерфейса на второй еговход-выход поступают данные, сопро 40 вождаемые сигналом подтверждения вывода, формируемым на выходе второгокоммутатора 2 интерфейса, Данные свторого входа-выхода второго коммутатора 2 поступают на второй входвыход открытого первого коммутатора1 и через него - в канал 61 первойЭВМ 62. Сигнал с выхода второго коммутатора 2 через открытый пятый элемент И 30 поступает на первый управ 50лякнций вход первого коммутатора 1 ичерез него - в канал 61 первой ЭВМ62 в качестве сигнала "Ввод". По этому сигналу в ячейку памяти, адрескоторой поступает с выхода второгосчетчика 13 адреса,:записываются по55,первому входу-выходу первого коммутатора 1 интерфейса данные, что подтверждается формированием в канале61 сигнала, поступающего через пер 5 10 15 20 25 и внешних устройств ввода-вывода. Одногременно выходной сигнал четвертого элемента И 29 поступает на управляющие входы четвертого 4 и пятого 5 коммутаторов интерфейса и управляющие входы первого 1 и второго 2 коммутаторов интерфейса, По этому сигналу коммутаторы 1, 2, 4 и 5 обеспечивают подключение своих входов-выходов к каналам 61 и 63 ввода-вывода обеих ЭВМ 62 и 64 для ввода информации в указанные машины. При этом в канал 61 первой ЭВМ 62 с выхода второго счетчика 13 адреса поступает начальный адрес зоны памяти, в кото,рую будутпередаваться данные,а в канал 63 второй ЭВМ 64 с выхода первого счетчика 12 адреса поступает начальный адрес зоны памяти, из которой будут пеРедаваться данные,Сигнал с выхода четвертого элемента И 29 поступает также на вход первого элемента 14 задержки, на выходе которого через время, достаточ 14 71198вый коммутатор 1 интерфейса на еговыход,С выходов первого и второго коммутаторов интерфейса сигналы под-.тверждения операций "Вывод" и Вводпоступают поочередно через первыйэлемент ИЛИ 20 на счетный вход триггера 36 окончания обмена, осуществляя его переключение первоначальнов состояние логической единицы, азатем логического нуля. По сигналуперепада выходного сигнала триггера36 из единицы в нуль первый формирователь 25 импульсов формирует сиг. 15нал, по КотороМу обнуляется триггер35 требования обмена, первый 10 ивторой 11 триггеры запуска обменаи увеличивается на единицу содержимое счетчика 33 числа слов и первого 12 и второго 13 счетчиков адреса,При обнулении триггеров 10 и 11 сигнал на выходе четвертого элементаИ 29 снимается, оповещая черезканалы 61 и 63 обе ЭВМ 62 и 64 о 25разрешении дальнейшего выполненияследующего цикла текущей командыили следующей команды текущей программы.Сигнал с выхода первого формиро-. 30вателя 24 импульсов поступает такжена вход третьего элемента 16 задержки, на выходе которого через время,соответствующее выбранному при перВоначальной настройке устройства темпу (скорости обмена данными, формируется импульсный сигнал, поступающий на прямой вход третьего элемента19 запрета. На инверсный вход элемента 19 поступает сигнал нулевого 40состояния счетчика 33 числа слов,который в данном случае отсутствуети, следовательно, разрешает прохождение сигнала с выхода третьего элемента 16 задержки через трет й элемент 19 запрета и второй элементИЛИ 2 1 на вход записи единицы триггера 35, переводя его в единичноесостояние.еВыходной сигнал триггера 35 поступает через каналы 61 и 63 в обе50ЭВМ 62 и 64, оповещая их о запросепрямого доступа к памяти для обменаследующим словом данных. По этомусигналу осуществляется следующий55цикл обмена данными между последующими по адресам ячейками памяти обеихЭВМ до тех пор, пока не станет равным нулю содержиМое счетчика 33 числа слов, появление выходного сигнала нулевого состояния которого свидетельствует о том, что обмен массивом данных заданного объема завершен. Сигнал нулевого состояния счетчика 33 поступает на инверсный входтретьего элемента 19 запрета, блокируя прохождение через него сигналаустановки триггера 35. Одновременновыходной сигнал счетчика 33 поступает на вход второго формирователя 25импульсов, на выходе которого появляется сигнал, поступающий черезоткрытый сигналом с прямого выхода .первого триггера 6 блокировки первыйэлемент И 26 на вход записи единицыпервого триггера 8 запроса. По этомусигналу триггер 8 переключается вединичное состояние, а сигнал с прямого его выхода поступает в канал 63 вводавывода второй ЭВМ 64,оповещая ее о завершении обмена массивом данных,по которому вторая ЭВМ 64 переводитпервый триггер 8 запроса в нулевоесостояние,Одновременно сигнал с выхода второго формирователя 25 импульсов поступает на вход второго элемента 15задержки,1 на выходе которого черезвремя, достаточное для срабатыванияпервого триггера 8 запроса, появляется сигнал, поступающий на входзаписи нуля первого триггера б блокировки и переводящий вго в нулевое состояние. Сигнал нулевого состояния триггера 6 поступает через канал 61 в первую ЭВМ 62, оповещая ееоб освобождении устройства для обмена. Аналогично осуществляется обменданными по инициативе первой ЭВМ 62,которая имеет доступ к вторым триггерам 7 и 9 соответственно блокировки и запроса, к счетчику 33 числа слови обоим счетчикам 12 и 13 адреса,а также к триггерам 34 и 35 соответственно направления обмена и требования обмена. Если при этом требуется передать данные в обратном направлении, то в этом случае триггер34 устанавливается в нулевое состояние, что обеспечивает перекоммутацию последовательности формированиясигналов "Ввод" и "Вывод" на выходахпервого 17 и второго 18 элементовзапрета (фиг,4,сигналы, отмеченныеуфрами в скобках), 9 147Темп (скорость) обмена данными может быть первоначально (при изготовлении устройства) настроен заданием времени Сзадержки сигнала воспроизведения требования обмена третьим элементом 16 задержки. Если С : О, то сигнал с выхода триггера 35 требования обмена практически не снимается; поэтому обе ЭВМ 62 и 64 остаются приостановленными до тех пор, пока не завершится весь процесс обмена заданным массивом данных.Этому случаю соответствует максимальная скорость обмена данными между ЭБМ 62 и 64. Увеличением времени можно задать необходимый более медленный темп обмена данными между ЭВМ 62 и 64, который определит ту долю машинного времени, которая будет отбираться на обмен данными без прекращения выполнения текущей программы, не связанной с обменом.Пример технической реализации первого 1 и второго 2 коммутаторов интерфейса (фиг,2) ориентирован на подключение к каналам 61 и 63 ввода-вывода ЭВМ 62 и 64, построенных по правилам интерфейса 17 ИХВББ(Я-ВОЯ) "Общая шина", например мини-ЭВМ СМили микро-ЭВМ "ЭлектроникаМ", "Электроника МС 1201.02",В качестве шинных Формирователей 651 и 671 (х = 1,Ь) при этом могут использоваться микросхемы типа К 589 АП 16 (АП 26), число Ь которых берется, исходя из разрядности передаваемой через коммутаторы 1 и 2 информации. Шинные формирователи 651 и 67 (1 = 1,и) при отсутствии сигнала на входах ВК обеспечивает полный разрыв связей между каналами 61 и 63 обеих ЭВМ 62 и 64. С приходом сигнала по третьим управляющим входам коммутаторов 1 и 2 (на входы ВК шинных Формирователей 65; и 67) обеспечивается соединение первых входов-выходов В шинных Формирователей 65; и 67;1,й) с входами А. Такое соединение определяется состоянием входов ВШ шинных формирователей. 65; и 67; ( = 1,Ь), на которые подан сигнал логической единицы с выходов инверторов 66 и 68 при отсутствии на их входах сигнала синхронизации пассивного устройства СИП. Сигнал СИП в данном примере является сигналом подтверждения нормального завершения1198 1 О лях типа К 589 АП 16 (АП 26) строится третий коммутатор 3 интерфейса (фиг,З)-, который при отсутствии сигналов на первом и втором управляющих входах (входах ВК шинных Формировате 40 50 ков 1213 или 33), Для распознания 55адреса третий коммутатор 3 интерфейса содержит три селектора 70, 70 5 10 15 20 25 30 операции ввода или вывода данных из каналов 61 и 63.Сигнал включения коммутаторов 1 и 2 поступает через шинные формирователи 65, и 67, в каналы 61 и 63 в качестве синхронизации активного устройства СИА, определяющего занятость указанных каналов операции ввода или вывода данных, которые начинаются с поочередным приходом сигналов на,первые и вторые управляющие входы первого 1 и второго 2 коммутаторов интерфейса. Эти сигналы поступают через открытые шинные формирователи 65 и 67 в каналы 61 и 63 в качестве сигналов "Ввод" или "Вы 11вод , на которые адресованное пассивное устройство (ячейка блока памяти) отвечает сигналом СИП, Сигнал СИП, поступив из канала 61 или 63 на вход инвертора 66 или 68, обеспечивает формирование на его выходе сигнала, который подается на входы ВШ шинных формирователей 65; и 67, (3. = 2,) и осуществляет соединение входа-выхода В с выходами С и, следовательно, поступление сигнала СИП на выход первого 1 или второго 2 коммутаторов интерфейса в качестве сигнала,подтверждения нормального завершения операции ввода или вывода данных.Аналогично на щинньг Формирователей 69, 69, 69, 69) обеспесивает полное отключение информационных входов счетчика 33 числа слови обоих счетчиков 12 и 13 адреса от каналов 61 и 63 ввода-вывода. В данном варианте технической реализациитретьего коммутатора 3 интерфейсапредполагается работа с каналами 61и 63 ввода-вывода микро-ЭВМ типаЭлектроника" и Электроника МС,1201,02", в интерфейсе которыхшины данных и шйны адресов совмещеныконструктивно и выдача начинается свыдачи адреса внешнего устройства(в данном примере одного из счетчии 70 з адреса, в регистре 71 адреса.которого хранится закрепленный засоответствующим счетчиком адрес.11147 Предположим, что вторая ЭВМ 64 выцала на второй управляющий вход третье-, го коммутатора З.интерфейса сигнал, а на его первый информационный вход (входы-выходы В шинных формирователей 69 69,) - адрес счетчика 33 числа слов. При этом сигнал СИП на входах ВШ шинных формирователей 69 , 69 отсутствует, что обес-, печивает соединение входов В с выходами С и, следовательно, поступление выданного адреса на входы всех схем 72 совпадения. Выданный адрессовпадает с кодом, хранящимся в ре". гистре 71 адреса только селектора 70 адреса, поэтому на выходе соответствующей схемы 72 совпадения появляется сигнал логической единицы, поступающий на установочный вход триггера 73. На другой вход триггера 73 поступает сопровождающий выцаваемый , код адреса сигнала СИА, по которому триггер 73, переключившись, подготавливает для прохождения сигнала элемент И 74.Затем из канала 63 через шинные формирователи 69 69поступает дополнительный код числа слов, поступающий на информационные входы счетчиков 33, 12 и 13. Этот код сопровождается сигналом "Вывод", ко. торый.проходит только через элемент И 74 селектора 70 адреса на стробирующий вход счетчика 33 числа слов, осуществляя запись в него выданной информации. Одновременно сигнал с выхода селектора 701 адреса через элемент ИЛИ 75 подается на входы ВШ шинных формирователей 69+, 69 и выход А шинного формирователя 69+ что обеспечивает поступление его в канал 63 в качестве сигнала СИП, извещающего вторую ЭВМ Ь 4 о нормальном завершении операции вывода. Аналогично заносится информация в счетчики 12 и 13, а также при выдаче данных из первой ЭВМ 62 через шинные форми-, рователи 69, , 69, Селекторы 701, 70 и 70 легко реализуются с использованием в качестве схем 72 совпадения микросхем типа К 155 СП 1, а счетчики 33, 12 и 13 - на базе микросхем К 155 ИЕ 7.Формула из обретенияУстройство для обмена двухмашинного вычислительного комплекса, содер 12 1198 информационный вход-выход второгокоммутатора интерфейса подключен квторому информационному входу-выхо 45 ду устройства, второй информационныйвход-выход первого коммутатора интерфейса соединен с вторым информационным входом-выходом второго коммутатора интерфейса, выход седьмогоэлемента И подключен к входу записиединицы второго триггера запроса,выход которого соединен с первым выходом запроса устройства, вход записи нуля второго триггера запросаподключен к первому входу запроса . 50 55,устройства, выход третьего коммутатора интерфейса соединен с информационными входами счетчика числа слов,жащее первый и второй коммутаторыинтерфейса, первый триггер запроса,триггер направления обмена первыйтриггер блокировки, счетчик числа 5слов, первый триггер запуска обменаи шесть элементов И, причем первыйинформационный вход-выход первогокоммутатора интерфейсаподключен кпервому информационному входу-выходуустройства, первый вход первого элемента И соединен с первым выходомпервого триггера блокировки, инверсный выход которого подключен к пер вому входу второго элемента И, выходпервого элемента И соединен с входомзаписи единицы первого триггера запроса, первый вход третьего элементаИ подключен к прямому выходу триггера направления обмена, первый входчетвертого элемента И соединен спрямым выходом первого триггера запуска обмена, выход пятого элементаИ подключен к первому управляющему 25 входу первого коммутатора интерфейса, выход шестого, элемента И соединен с входом записи единицы первоготриггера блокировки, о т л и ч а ю -щ е е с я тем, что, с целью повыше-.ния скорости обмена данными путемобеспечения режима прямого доступак памяти обеих ЭВМ одновременно, внего введены два формирователя импульсов, три элемента задержки, тре гий, четвер гый и пятый комму гаторыинтерфейса, два счетчика адреса,три элемента запрета, второй триггерблокировки, второй триггер запроса,второй триггер запуска обмена,триг гер требования обмена; триггер окончания обмена, четыре элемента ИЛИ иседьмой элемент И, причем первыйпервого счетчика адреса и второгосчетчика адреса, выход которого подключен к инормаццонному входу пятого коммутатора интерфейса, выход пятого коммутатора интерфейса соединен с первым адресным выходом устройства, выход первого счетчика адреса подключен к информационному входу четвертогс коммутатора интерфейса, выход которого соединен с вторым адрес" ным входом устройства, первый инФормационный вход третьего ко 1 пяутатора интерфейса подключан к первому адресному входу устройства. второй информационный вход третьего коммутатора соединен с вторым адресным входомустройства. выход триггера направ - ленин обмена подключен к первому входу пито"о элемента И, инверсному входу перього элемента запрета и инверсному входу второго элемента запрета, вьг од первого элемента зацержки соединен с вторым входом третьего элемента И и прямым входом первого элемента запрета, выход четвертого элемента И подключен к входу первого элемента задержки, третьему управляющему входу первого коммутатора интерФейса третьему управляющему входу второго коммутатора интерф йса, управляющему входу четвертогз кож 7 татора интерфейса, управляющеь входу пятого коммутатора интерфейса и выходу разрешения обмена устройства, выход третьего элемента И соединен с первым управляющим входом второго коммутатора интерфейса, второй управляющий вход кото-, рого подключен к выходу второго элемента запрета, второй управляющий вход первого коммутатора интерфейса соединен с выходом первого элемента запрета, выход первого коммутатора интерФейса подключен,к прямому входу второго элемента запрета и первому входу первого элемента ИЛИ, второй вход которого соединен с вторым входом пятого элемента И и выходом второго коммутатор интерфейса,; вьгход первого элемента ИЛИ подключен к счетному входу триггера окончания обмена, прямой выход которого соединен с входом первого формирователя импульсов, выход первого 7 оп;.ивователя импульсов подключен к вхсп 7 записи нуля РРЯ 7 тера требования ОбМЕНа СЧЕтГОМУ Вксп;7 СЧЕтчИКа ЧИСЛа спсв счетно;,.1 у входу тервого счетчи55 дом седьмого элемента И. первым управляющим входом третьего коммутато,ра интерфейсаи первымвыходом блокировки устройства, второй выход блокировки устройства соединен с прямьм выходом ка адреса, счетному входу второго счетчика адреса, входу записи нуля первого триггера запуска обмена, входу записи нуля второго триггера 5запуска обмена и входу третьего элемента задержки, выход которого соединен с прямым входом третьего элемента запрета, выход нуля счетчи О ка числа слов подключен к входу второго Формирователя импульсов и ин-.версному входу третьего элемента запрета, выход которого соединен с первым входом второго элемента ИЛИ, выход второго элемента ИЛИ подключен к входу записи единицы триггера требования обмена, прямой выход которого соединен с выходом требования обмена устройства, второй и третий входы второго элемента ИЛИ подключены соответственно к первому и второму входам требования обмена устройства, вход записи единицы первого триггера запуска обмена соединен 25 с первым входом предоставления прямого доступа к памяти устройства, второй вход предоставпения прямого доступа к памяти устройства подключен к входу записи единицы второго триггера запуска обмена, прямой выход когорого соединен с вторым входом четвертого элемента И, первый и второй входы третьего элемента ИЛИ подключены соответственно к первому и втоРому входам первого направления обмена устройства, первый и второй входы четвертого элемента И 5 Л подключены соответственно к первому и второму входам второго направленияобмена устройства, выход третьего элемента ИЛИ соединен с входом записи единицы триггера направления обмена, вход записи нуля которого подключен к выходу чегвертого элемента ИЛИ, выход . второго формирователя импульсов соединен с входом второго элемента задержки, вторым входом первого элемента И и первым входом седьмого элемента И, выход второго элемента задержки подключен к входу записи нуля первого триггера блокировки и входу записи нуля второго триггера блокировки, прямой выход которого соединен свторым вхоОе Й 7 Меана 147 первого триггера блокировки и вторым управляющим входом третьего коммутатора интерфейса, вход записи единицы второго триггера блокировки подключен к выходу второго элемента И, второй вход которого является первым входом блокировки устройства, инверсный выход второго триггераОлАО 1198блокировки подключен к первому входу шестого элемента И, второй вход кото .рого является вторым входом блокировки устройства, вход записи нуля и 5прямой выход первого триггера запроса являются соответственно вторым входом запроса и вторым выходом запроса устройства,