Устройство для приема последовательного кода

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 91 Я ат (и ЗС;,т3 а 7.;5 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ фЬ" 7 й.13 А р СССР 1982. СЛЕДОВАСУДАРСТВЕННЫИ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54) УСТРОЙСТВО ДПЯ ПРИЕМА ПОТЕЛЬНОГО КОДА(57) Устройство относится к автоматике и вычислительной технике и можетбыть использовано для приема и передачи дискретной информации. Цельюустройства является повышение надежности. Устройство содержит в каждомканале буферные регистры, мажоритарные элементы, преобразователи входных сигналов, элементы И отключения,элементы И перестройки, переключате-:ли, выходные элементы И,выходной элемент ИЛИ,регистры проверок, элементы И уровней перестройки, элементыИ-НЕ уровней перестройки, элементИ управления, элементы И проверок,триггер проверок, триггер управления, коммутатор, триггер исходного элемент ИЛИ управления, элемент ИЛИрегистра проверок, дешифратор проверок, дешифратор каналов, элемент Идешифратора каналов, многовходовойэлемент ИЛИ, шина входного параллельного кода устройства и блок перестройки. Кроме того, преобразовательвходного сигнала содержит 1-К-триггер,ЕБ-триггер, регистр сдвига, регистры приема, регистр адреса, регистрхранения информационного слова, дешифраторы, элемент задержки, блокформирования сигнала, элементы И регистров приема, элементы И, элементыИЛИ, инвертор, счетчик. Устройствообеспечивает определение работоспособности каналов передачи информациина всех уровнях мажорирования и определение и блокировку неисправных информационнаы трактов, охватываамыхмажоритарными элементами, что устраняет накопление ошибки в передаваемой Е .информации, Устройство благодаряосуществлению функций проверки/отключения не теряет работоспособностипри двух неисправных каналах. 2 з,п,ф-лы, 6 ил 1 табл.1390625 Составитель В. Краюшкин ктор И. Ео Коррек Решетн хред М. Ходани Заказ 17 б 8/ Т Подписно енно тен Р58о комитета Си открытийщская наб.,Изобретение относится к автоматике и вычислительнок технике, можетбыть использовано для приема и передачи дискретных сообщений и является усовершенствованием устройства поавт. св. Р 1089608,Цель изобретения - повышение надежности устройства.На фиг. 1 и 2 показана Аункциональная схема предлагаемого устройства на Фиг. 3 - Аункциональная схемапреобразователя входных сигналов,на Фиг. 4 - Аункциональная схемаблока перестройки; на Аиг, 5 - вреМенная диаграмма работы блока Аормирования сигнала; на Аиг, 6 - временная диаграмма работы преобразователявходных сигналов,Устройство содержит (Фиг, 1) вкаждом канале буАерные регистры 1,мажоритарные элементы 2-4, преобразователи 5 входных сигналов, выход(шина) 6 преобразователя входногосигнала, входы (шины) 7-11 преобра 25эователя входного сигнала, элементыИ 12 отключения, элементы И 13 перестройки, элемент И-ИЛИ 14 (переключатели),выходные элементы И 15 (непоказаны), выходной элемент ИЛИ 16.регистры 17 проверок элементы И18 уровней перестройки, элементы И-НЕ19 уровней перестройки элемент И 20управления, элементы И 21 проверок,триггер 22 проверок, триггер 23 уп.равления, коммутатор 24, триггер 25исходного, элемент ИЛИ 26 управления, элемент ИЛИ 27 регистра проверок, дешифратор 28 проверок, дешиАратор 29 каналов, элемент И 30 дешиАратора каналов, многовходовой элементИЛИ 31 (не показан), шину 32 входного параллельного кода устройства,блок 33 перестройки.Преобразовагель входного сигнала 45(Фиг. 3) содержит ТК.-триггер 34, КБтриггер 35,регистр 36 сдвига, регистры 37 приема, регистр 38 адреса, регистр 39 хранения инАормационногослова (ИС), дешиАраторы 40 и 41, 50элемент 42 задержки, .блок 43 формирования сигнала, элементы И 44 регистров приема, элементы И 45 и 46, элементы ИЛИ 4 и 48 инвертор 49,счетчик 50, выходы 51-61 являются выходами отдельных блоков преобразователя.Блок 33 перестройки (Аиг. 4) содержит элементы И отключения 62 и перестройки 63, к входам которых подключены шины инАормации и управления.Устройство работает следующим образом.Входные сигналы поступают на шиныформации "Вх."1" и "Вх."0" данныесигналы объединяются по ИЛИ и выполняют роль импульсов шины "Вх,СИ"),Последовательность поступления входных сигналов показана на Аиг, б,Сигнал, поступающий по шине 9 "Пуск",устанавливает счетные элементы схемыв исходное положение, Таким образом,после прохождения сигнала "Пуск" импульсы на шине 7 "Вх,СИ" задним Аронтом считаются .счетчиком 50, а инАормация, поступающая на шину 8 "Вх."1",запоминается 1 К-триггером 34, послечего сдвигается импульсом СИ в регистре 36 сдвига, а 1 К-триггер 34, затем сбрасывается в "0" (в случае поступления единичной информации) задним Аронтом, формируемым на выходеэлемента 42 задержки, Далее в зависимости от числа поступивших импульсов производится дешиАровка состояния счетчика 50 дешиАратором 40 команд,Управляющее слово (УС) содержитобычно информацию : адрес, признакработы и проверки," а также два холостых разряда в конце посылки. После прохождения рабочих разрядов УСхолостой импульс кода переписываетинформацию с регистра 36 сдвига надешифратор 41 адреса, а последний импульс УС записывает (сигнал 56) информацию с дешифратора 41 в регистр38 адреса, Формируя на его выходе соответствующий начальный адрес. Далееинформация с регистра 36 сдвига задним фронтом последнего несущего ийФормацию импульса ИС (ИС также имеетдва последних холостых разряда) переписывается в регистр 39 хранения ИС(сигнал 59),При прохождении УС в отдельный са"мостоятельный разряд записываетсясигнал записи или чтения. В режимезаписи устройство производит записьинформации ИС (ИС 1-ИСп) в буАерныерегистры 1, а в режиме чтения производятся перезапись информации на регистры 3 приема и считывание этойинформации через выходной мажоритар-,ный элемент 4,требований, предъявляемых к системам,выходной элемент может представлятьсобой обычный согласующий элементили мажоритарный элемент,Временная диаграмма работы блока43 формирования сигнала приведенана фиг, 5,В состав адресного массива УС вхо 1 О дят также адреса, предназначенные дляопределения работоспособности каналов устройства. Они принимаются впервый регистр 17 проверок и записываются в него сигналом по шине 53.Данный регистр обычно содержит разряды для хранения сигналов Началоблокировки", "Конец блокировки", адреса отключения мажоритарных элементов (Откл), перестройки мажоритарныхэлементов (Пер, разряды признакаработы, проверок и канальности.Безприменения проверок в трехканальнойсистеме невозможно определить наличиенеисправности в одном канале, пос 25 кольку одна или несколько неисправностей в каналах парируются мажоритарными элементами, а при наличиидвух неисправностей система выходитиз строя, Поэтому необходимо уметьопределять неисправность канала дляпроведения ремонтных работ, а приневозможностиих проведения обеспечивать работу с одним исправным каналсм, т.е. при двух неисправностях.Информация, записанная в первомрегистре 17 проверок, начинает производить перестройку структуры устройства. По трем каналам информацияпоступает симметричная, но требуется различная реакция различных каналов. Это осуществляется установкойперемычек в коммутаторе 24, при этомвся остальная структура и аппаратурное построение каналов одинаковое.Реакция канала зависит от того, прикаких кодах разрядов проверки появляется импульс записи в первом регистре 17 (" Отключение" ) или во втором регистре 17 (" Перестройка" ),К = п 1 - 1,где п 1 - количество посыпаемых ИС.Длительность импульса на выходах А 1-Ап перекрывает практически любую рассинхронизацию между каналами в поступлении информации (длительность определяется двумя длительностями тактов, что очень важно при работе вдистанционных системах),35В режиме чтения в УС поступает признак чтения на выходе 57, который запрещает прохождение импульсов через элементы И 45 и через инвертор 49 разрешает прохождение импульсов 40 через элементы И 44 регистров приема. Импульсом на шине 54 происходит запись информации с шин 11, которые представляют собой информацию с шин 32 параллельного входного кода или с выходов буферных регистров в зависимости от сигнала "Блокировка" (Бл) на регистры 37 приема. В зависимости от того, с каких буферного регистра и входной шины необходимо провести чтение, адресная посылка в УС дешифруется аналогично указанному и открывает соответствующий элемент И 44 регистров приема, в связи с чем информация считывается через элемент ИЛИ 47 только с одного регистра 37 приема. При смене адреса открывается следующий элемент И 44 и так далее до окончания цикла. В зависимости от Из характера набора перемычек меж ду П 1, П 2 и ЙЗ коммутатора 24 очевидно, что при наборе в УС кодов 001, 010, 100 мажоритарные элементы при помощи второго и третьего регистров 17 перестраиваются соответственно в В режиме записи импульс на выходе 56 передним фронтом стробирует выход регистра 38 адреса, вследствие чего на выходах элементов И 45 формируется соответствующий сигнал начального адреса А 1, А 2 или Ап, который проходит через мажоритарные элементы 3 адреса, стробирует буферные регистры 1 в зависимости от адреса, запоминаемого на регистре 38 адреса. Задний фронт импульса на выходе 56 сдвигает информацию начального адреса,на регистре 38 адреса, и с приходом следующего ИС процесс повторяется до окончания цикла работы (до,. достижения величины и, где и - максимальный адрес буферного регистра 1).Устройство может работать как от одного ИС, так и в режиме записи нескольких ИС (с адреса А 1 или А 1 до Ап) .В этом случае быстродействие устройства повышается на величину Набор перемычек коммутатора 24показан в таблице, 1390625каналах АБ, АВ, БВ. Такое построениеканала позволяет использовать в резервированных системах совершенно идентичные каналы, которые отличают-5 ся один от другого только набором перемычек коммутатора,24, В зависимости от наборов данных пе 1 ремычек на выходе дешифратора 29 каналов формируется сигнал, разрешающий прохождение сигнала записи в регист;ры 17 проверок (отключения "01 - 6 А,Б,В" и перест" ройки "П 1-6, А,Б,В"). 1 уда записывается информация ИС, которая опре.деляет уровень перестраиваемого мажо ритарного элемента, определяется наличием адреса, соответствующего сигналам "Отключение" или "Перестройка" в УС. В режиме проверок выходы буферных регистров 1 блокируются сигнала ми "Блокировка" (Бл. А,Б,В), которые формируются специальной кодовой посылкой в УС при помощи дешифратора 28 проверок и триггера 22 проверок, сигнал с выхода которых закрывает вы ходные элементы И 15 и отключает от преобразователя 5 шину 32 входного параллельного кода. В этом случае выходы буферных регистров 1 подключаются непосредственно к входам регистров 37 приема преобразователя 5 и в режиме чтения списываются последовательным кодом в устройство анализа и управления (обычно это ЦВМ). Проверка происходит путем перестройки и отключения входов мажоритарных элементов.Схема фиг. 2 одинаковая для трех каналов устройства.В этом случае в зависимости от адреса УС (адрес отключения или перестройки) набором "1" разряда ИС происходит соответствующая перестройка мажоритара (01-06 или П 1-П 6). Можно включать все уровни или несколько, или один. Уровни перестройки записываются во второй и третий регистры 17 проверок (для отключения.и перестройки) и через элементы И 18 и И-НЕ 19 уровней отключения производят50 или отключение мажоритарных элементов своего канала посредством подачи запрещающего сигнала на элементы И 12 отключения, или аналогично отключение входов мажоритарных элементов, со-., отв"тствующих соседним каналам, при55 помощи элементов И 13 перестройки, Проверка работоспособности производится при подаче сигнала "Блокировка",который может быть подан сигналом "Общий сброс" (ОС) или кодовыми посылками при помощи дешифратора 28 про верок, стробирующего сигналом 55, и триггером 22 проверок.Снятие сигнала "Блокировка" производится обычно кодовой посылкой, устанавливающей триггер 22 проверок в состояние "1", или сигналом попризнаку, который постоянно подается в каждом УС, Например, при проверках триггер 23 управления ранее установленный в "0" сигналом 58 (ОС), так и подтверждается в этом состоянии посылками нулевого кода, поступающего по входам "Признак", количество которых2. В этом случае триггер 23 управления устанавливается в состояние "1", открывает элементы И 18 и И-НЕ 19 уровней отключения.При работе в других режимах (кроме проверочного) в разрядах "Признак" подаются сигналы, соответствующие единицам. В этом случае триггер 23 управления устанавливается в состояние "О", и элементы И 18 и И-НЕ 19 перестройки закрываются, Для устракения явления "гонок и ложных сра-батываний в устройство вводят триггер 25 исходного, который устанавливается в состояние "1" последним импульсом первого УС. После режима проверок, когда известна степень работоспособности устройства, в случае, когда в схеме имеется неисправность двух каналов, возможна работа устройства в режиме из одного канала в три. Для этого в соответствующих каналах записывается: в соответствующий уровень 0 1 или 05, 06 - нулевой уровень на соответствующих элементах И 18, на соответствующих уровнях П 1 или П 5, П 6 - единичный уровень, Данное решение принимается в случае невозможности немедленной замены устройства на кондиционное В этом случае система работает по признаку проверок.Считывание информации как в режиме чтения, так и в режиме записи происходит как с определенного буферного регистра 1, так и начиная с любого х-го регистра до последнего посылками ИС (словами без сопровождения "Пуск" ), Информация чтения собирается на многовходовом элементе ИЛИ 47 и через шину 6 и элементы перестройки поступает через выходной элемент ИЛИ 16 на выход устройства.В зависимости от требований, предьявляемых к системам, выходной элемент ИЛИ 16 может представлять собой обычный согласующий элемент (напри 5 мер, магистральный усилитель).Место чтения информации определяется переключателем 14, т.е. информация может считываться с шин входного параллельного кода 32 (при отсутствии блокировки) или с выходов буферных регистров 1 (блокировка подана) .Перестройка работы из одного ка - нала в три по выходам инАормации и адресов производится блоком 33 перестройки, По сигналу 05 отключаются каналы, в которых имеется неисправность, а по сигналу П 5 произво" дится подключение входов буферных 20 регистров 1 всех каналов к исправному каналу, которые затем объединяются многовходовым элементом ИЛИ 31 и через разблокированные выходные элементы И 15 поступают на выход уст ройства,Формула изобретенияф1. Устройство для приема последова" тельного кода по авт. св. Р 1089608, ЗО о т л и ч а ю щ е е с я тем, что, с целью повышения надежности, в него введены первый, второй и третич регистры, первый и второй дешийраторы, первый, второй и третий триггеры, первый, второй, третий и четвертый элементы И, первый и второй элементы ИЛИ, коммутатор, первая, вторая, тре-. тья, четвертая, пятая, шестая, седьмая группы элементов И, первая и вто рая группа ключей, элементы И в каждом канале, элементы ИЛИ в каждом ,канале и группа элементов И-ИЛИ,в каждом канале между соответствующим входом преобразователя входного сигнала и 45 входом устройства подключен выходом и первым входом соответствующий элемент И-ИЛИ группы элементов И-ИЛИ, второй вход которого. соединен с выходом буферного регистра, третий вход соединен с выходом первого триггера, в каждом канале между адресными выходами преобразователя вход" ных сигналов и точкой объединения вхо дов первых мажоритарных элементов всех каналов подключены первыми входами и выходом соответствующие элементы И первой группы элементов И, вторые входы которых соединены с выходом соответствующего ключа первой группы, в каждом канале между инАормационными первыми выходами преобразователя входных сигналов и точкой объединения входов вторых мажоритарныхэлементов всех каналов подключены первыми входами и выходом соответствующие элементы И второй группы элементов И, вторые входы которых соединены с выходом соответствующих ключей первой группы, в каждом канале между точками соответствующего объединения вторых и третьих входов первых мажоритарных элементов и вторыми и третьими входами первых мажоритарных элементов подключены первым входом и выходом соответствующие элементы И третьей группы элементов И, вторые входы которых соединены с выходами соответствующих ключей второй .группы, в каждом канале между точками объединения вторых и третьих вхо-. дов вторых мажоритарных элементов подключены первыми входами и выходами элементы И четвертой группы, вторые входы которых соединены с выходами соответствующих ключей второй группы, между вторым инАормационным выходом преобразователя входных сигналов н точкой объединения входов третьих мажоритарных элементов всех каналов подключены первым входом и выходом соответствующие элементы И пятсй группы, вторые входы которых соединены с выходами соответствующих ключей первой группы, в каждом канале между точками соответствующего объединения вторых и третьих входов третьих мажоритарных элементов и вторыми и третьими входами третьих мажоритарных элементов подключены первыми входами и выходами соответствующие элементы И шестой группы элементов И, вторые входы которых подключены к выходам соответствующих ключей второй группы, в каждом канале между выходом третьего мажоритарного элемента и выходом устройства подключены первым входом элемент И и выходом элемент ИЛИ, выход элемента И соединен с первым входом элемента ИЛИ, второй и третий входы которого подключены к выходам элементов И седьмой группы, первые входы которых соединены с выходами элементов И других каналов, вторые входы соединены с выходами соответствующих ключей второй группы, инАормационныетретьи выходы преобразователей входных сигналов соединеныинАормационными входами первого, в.орого и третьего регистров выходы первого ре 1 гистра соединены соответственно с первыми входами ключей первой группы,.выходы второго регистра соединены соответственно с первымн входами ключей второй группы, вторые входы клю чей первой и второй групп объецинены и соединены с выходом второго триггера, первые выходы третьего регистра соединены с инАормационными входами первого дешиАратора, вторые выходы третьего регистра соединены с входами коммутатора, третьи выходы третьего регистра соединены с первыми входаМи первого элемента. ИЛИ и первого элеМента И, вторые входы которых соеди О Нены с выкодом третьего триггера, выходы первых элементов И и ИЛИ соединены соответственно с первым и вторым Входами второго триггера, инАормацион" Вые выходы первого дешиАратора соеди- Б ,Вены с установочными входами первого триггера, гервый управляющий выход первого дешиАратора соединен с перьь.-) Ми входами второго элемента 4 и Второго элемента И ;,торой управляю- чО Щий:выход первого дешиАратора соединен с вторым входом второго элемента ИЛИ и первым входом третьего элемента И, вьгход второго элемента ИЛИ сое" динен с первым входом четвертого элемента И, выход коммутатора соецинен с входом второго деширатора выход которого соединен с вторым входом четвертого элемента И, выход котороГо соединен с вторыми входами второ 4 О го и третьего элементов И, выходы которых соединены соответственно с входами управления первого и второго регистров, управляющий вход первого де-. шифратора и первый вход третьего триг 45 гера соединены с первым выходом упавления преобразователя входных сигналов, второй вход третьего триггера и вхоц стробирования первого триггера соединены с вторым выходом управле:чия преобразователя входных сигналов,50 вход управления третьего регистра соединен с третьим вьходом управления преобразователя входньгк сигналов, третьи входы первого элемента ИЛИ и первого элемента И объединены и соединены с четвертым выходом управления преобразователя входных сигналов, третий вход четвертогэ элемента И соединен с пятым выходом управления преобразователя входных сигналов.2, Устройство по п. 1, о т л ич а ю щ е е с я тем, что преобразователь входного сигнала содержит группу регистров, первый, второй и третий регистры, первый и второй дешиА- раторы, счетчик, 1 К-триггер, КЯ-триггер, блок Аормирования сигнала, инвертор, первый и второй элементы ИЛИ, элемент задержки, элемент И, первую и вторую группу элементов И,управляющий вход первого регистра соединен спервым входом счетчика, вхоцом блока Формирования сигнала и является первым входом преобразователя входного сигнала, Б-вход 1 К-триггера непосредственно и С в вх 1 К-триггера через элемент задержки объединены и являются вторым входом преобразователя вход ного сигнала, выход 1 К-триггера соеди нен с инАормационным входом первого регистра, входы первого элемента ИЛИ являются соответственно третьим и четвертым входами преобразователя входного сигнала, выход первого элемента ИЛИ соединен с К-входом КЯ- триггера и вторым входом счетчика, выходы которого соединены с соответствующими входами первого дешиАратора, информационные входы соответствующих регистров группы являются пятыми входами преобразователя входного сигнала,:выходы регистров группы соединены с первыми входами соответствую;тдх элементов И первой группы, выходы которых соединены с входами второго элемента ИЛИ, выходы первого регистра соединены с соответствующими входами второго регистра и с соответствующими инАормационными входами второго девлАратора, первые выходы которого соединены с одноименными информационными входами третьего регистра, выходы которого соеди;.ены с первьюи входами соответствующих элементов И второй группы элементов И и вторыми входами соответствующих элементов И первой группы, третьи входы которых объединены и соединены с выходом инвертора, вход которого объединен с вторыми входами всех элементов И второй группы элементов И и соединен с вторым выходом второго дешиАратора, первый вход элемента И соединен с выходом блока Аормирования сигнала, второй вход - с. выходом инвертора-, 1390625.управляющими входами всех регистровгруппы и четвертыми входами элементов 5И первой группы элементов И, первыйвыход первого дешифратора соединенс Я-входом КБ-триггера и первым управляющим входом третьего регистра,второй выход первого дешифратора сое динен с третьими входами элементов Ивторой группы элементов И и вторымуправляющим входом третьего регистра, выход первого элемента ИЛИ соединен с К-входом КЯ-триггера, третийвыход первого дешифратора соединен суправляющим входом второго дешифратора, четвертый выход первого дешифратора соединен с вторыми управляющими входами регистров группы, пятый выход первого дешифратора соединен с управляющим входом второго регистра, выходы которого являются первыми информационными выходами преобразователя входного сигнала, выход 25второго элемента ИЛИ является вторыминформационным выходом преобразователя входного сигнала, выходы элементов И второй группы элементов Иявляются адресными выходами преобра- ЗОзователя входного сигнала, выходыпервого регистра являются информационными третьими выходами преобразователя выходного сигнала, первый выход первого дешифратора являетсяпервым выходом управления преобразователя входного сигнала, выход первого элемента ИЛИ является вторым выходом управления преобразователя входного сигнала, шестой выход первого 4 Одешифратора является третьим выходомуправления преобразователя входногосигнала, третий выход первого дешифратора является четвертым выходом управления преобразователя входного 45сигнала, пятый выход первого дешифратора является пятым выходом управления преобразователя входного сигнала.Адрес проверочногоуправляющего слова(Ад.УСпров.) Канал включения реПеремычки, набираемые между входами и выходами коммутатора 24 гистровсигналовперестройки мажоритарных элементов Вход Выход Код П 1 П 1 П 2 П 2 0 ПЗ П 1 П 1 П 2 П 2 ПЗ П 1 П 1 П 2 П 2 ПЗ ПЗ 3, Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок перестройки содержит первый, второй и третий элементы И, первые входы первого элемента И являются информационными входами блока, второй вход первого элемента И является входом отключения блока, выход первого элемента И является первым выходом блока, выходы второго и третьего элементов И являются вторыми и третьими выходами блока, прямые входы третьего и второго элементов И являются соответст- венно вторыми и третьими информационными входами блока, инверсный вход второго элемента И соединен с инверсным входом третьего элемента И и является входом перестройки блока.