Устройство для считывания графической информации

(др 4 С 06 К 11 ИЯ до ввода СЮ ОСУДАРСТВЕННЫЙ КОМИТЕТ ССО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ОПИСАНИЕ ИЗО ВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Институт технической кибернетики АН БССР(56) Авторское свидетельство СССР Мф 964673, кл. С 06 К 11/00, 198 1,Авторское свидетельство СССР В 982039, кл, С 06 К 11/00, 1981.(54) УСТРОЙСТВО ДЛЯ СЧИТЫВАНИЯ ГРАФИЧЕСКОЙЙ ИНФОРМАЦИИ(57) Изобретение относится к автоматике и вычислительной технике, вчастности к устройствам для считывааюЯОии 137788 ния информации, и может быть использовано для ввода графических и фотографических изображений в ЭВМ, Целью изобретения является повышение точности устройства. Указанная цель достигается тем, что в устройство введены два аналого-цифровых преобразо наталя, блок анализа и усреднения значений видеосигналов, блок регистров, блок памяти, блок формирования адреса и элемент НЕ. Это позволяет повысить на выходе устройства точность преобразования графических и сложных фотографических изображений в цифровой код, не снижая быстродействия устройства проводить предварительную обработку изображенияее в ЭВМ. 7 ил./л/ Я (пЦп Тираж 704ВНИИПИ Государствпо делам иэобре113035, Москва, ЖПодписноеного комитета СССРний и открытийРаушская наб., д. 4/5Изобретение относится к автоматике и вычислительной технике, в частности к устройствам для считывания информации, и может быть использовано для ввода графических и фотографических изображений в ЭВМ.Целью изобретения является повыше ние точности устройства.На фиг. 1 представлена схема уст ройства считывания графической информации; на Фиг. 2 - схема блока усреднения значений видеосигналов; на фиг. 3 - структурная схема блока регистров; на фиг. 4 - схема блока 15 Формирования адреса; на фиг. 5 - схема блока памяти; на фиг. б - схема блока управления; на фиг. 7 аэпюры напряжений на выходе усилителя; на фиг, 7 б -эпюры напряжений на вхо де блока памяти при отсутствии блока анализа и усреднения значений видеосигналов; на фиг, 7 в - эпюры напряжений на входе блока памяти при работе блока анализа и усреднения значений видеосигналов.Устройство считывания информации (фиг.1) содержит телевизионньйдатчик 1, видеоусилитель 2, блок 3 формирования строчной развертки, блок 4 30 формирования кадровой развертки, счетчики 5 и б, блок 7 видеоконтроля, аналогово-цифровые преобразователи (АЦП) 8 и 9, элемент НЕ 10, блок 11 усреднения значений видеосигналов,35 генератор 12 импульсов, блок 13 регистров, блок 14 памяти, блок 15 Формирования адреса, блок 16 управ-. ления, блок 17 обмена информацией, шину 18 связи с ЭВМ. 40Блок 11 усреднения значений видеосигналов (Фиг2) содержит два элемента 19 и 20 задержки, регистры 21 и 22, два сумматора 23, 24, регистры 25, 26 и дешифратор 27. 45Блок 13 регистров (фиг.3) содержит элемент НЕ 28, два элемента И 29, 30, регистр 31, коммутатор 32 и регистр 33.Блок 15 Формирования адреса (фиг.4) содержит коммутаторы 34 и 35, счетчики 36 и 37, коммутатор 38, триг. гер 39, элемент И. 40, счетчик 41.Блок 14 памяти (фиг,5) содержит оперативное запоминающее устройство (ОЗУ) 42, схему 43 сравнения, два регистра 44 и 45, коммутатор 46.Блок 16 формирования управляющих сигналов (фиг.б) содержит дешифратор 47, регистр 48, дешифратор 49, коммутатор 50, формирователь 51, элемент ИЛИ 52, триггер 53, элемент И 54, триггер 55, элемент НЕ 56, элемент ИЛИ 57, триггер 58, элемент И 59, триггер 60, счетчик 61, постоянное запоминающее устройство (ПЗУ), 62.Телевизионный датчик 1 (фиг. 1) через видеоусилитель 2 связан с блоком 7 видеоконтроля, первым 9 и вторым 8 АЦП, группы выходов которых соответственно подключены к группам входов блока 11, второй вход которого соединен с входом второго АЦП 8 и выходом элемента НЕ 10, вход которого соединен с первыми входами первого АЦП 9, блока 11, блока 13 регистров, блока 16 управления, выходом генератора 12 и входом первого счетчика 5, второй выход которого подключен к второму входу блока 13 регистров, а первый выход - к второму счетчику 6 и входу блока 3 формирования строчной развертки, второй выход которого соединен с одним из входов блока 15 формирования адреса, а первый - с первым входом телевизионного датчика 1, второй вход которого связан с выходом блока 4 формирования кадровой развертки, вход которого.подключен к второму счетчику б, а второй выход - к третьему входу блока 15 формирования адреса и к третьему входу блока 16 управления, второй вход, шестой, третий, четвертый и пятый выходы которого соединены со. ответственно с выходом, первым, четвертым, пятым и шестым входами блока 15 Формирования адреса, группа выходов которого связана с второй группой входов блока 14, первая группа входов которого через блок 13 регистров подключена к блоку 11, третья, четвертая, пятая - соответственно к второй, третьей и четвертой группам выходов блока 16 управления, второй вход которого соединен с входом блока 14 памяти, а первый - с входом блока 17 обмена информацией, первая группа входов - с группой выходов блока 14 памяти и с блоком 17 обмена информацией, подключенным выходом к шине 18 связи в ЭВМ.Второй вход блока 11 (фиг.2) связан с вторым регистром 25 и через первый элемент 19 задержки - с пер 1377882вым регистром 21, группа входов которого подключена к второй группе входов блока 11, а группа выходов - к первой группе входов первого сумма 5 тора 23, через второй регистр 25 - к второй группе входов первого сумматора 23 и через дешифратор 27 - к входу четвертого регистра 26, вход которого связан с первым входом блока 11 и через второй элемент 20 задержки - с третьим регистром 22, группа входов которого подключена к первой группе входов блока 11, а группа выходов - к группе входов сумматора 24, вторая группа входов которого соединена с группой выходов первого сумматора 23, а группа выходов через четвертый регистр 26 - с группой выходов блока 11, 20Информационный вход первого 31 ивторого 33 регистров блока 13 регист"ров (фиг.3) связан с информационнымвходом блока 13 регистров, первыйвход которого подключен к первым входам элементов И 29, 30, а второй -к входу коммутатора 32, к второмувходу второго элемента И 30 и черезэлемент НЕ 28 - к второму входу ком 30мутатора 32 и второму входу первогоэлемента И 29, выход которого соединен с тактовым входом первого регистра 31, группа выходов которогосвязана с первой группой входов коммутатора 32, группа выходов которого подключена к группе выходов блока 13регистров, а вторая группа входов -к группе выходов второго регистра 33,тактовым входом соединенного с выходом второго элемента И 30,Второй и пятый входы блока 15 формирования адреса (Фиг.4) соединенысоответственно с первым и вторым,входами третьего коммутатора 38,третий вход которого через счетныйтриггер 39 связан с третьим входомблока 15 Формирования адреса, четвертый - с выходом второго счетчика 36,группа выходов которого соединена спервой группой входов второго коммутатора 35, второй вход - с первымвыходом третьего коммутатора 38, апервый вход - с первым входом блока15 формирования адреса КЗУ и с первым входом элемента И 40, второй55вход которого связан с четвертымвходом блока 15 Формирования адресаи входом первого коммутатора 34, а выход - с входом первого счетчика 37, группа выходов которого соединена с второй группой входов первого коммутатора 34, вторая группа входов которого подключена через второй коммутатор 35 к группе выходов третьего счетчика 41 и второму выходу третьего коммутатора 38, третий и четвертый выходы которого через третий счетчик 41 связаны с выходом блока 15 формирования адреса, шестой вход которого соединен с вторым входом второго коммутатора 35, а группа выходов - с группой выходов первого коммутатора 34.Первая, вторая и третья группы входов ОЗУ 42 (Фиг,5) подключены соответственно к группам входов блока 14, а группа выходов - к группам входов первого 44 и второго 45 регистров и схемы 43 сравнения, вторая группа входов которой связана с пятой группой входов блока 14, а выход" с входом первого регистра 44, выход которого соединен с входом второго регистра 45, группа выходов которого подключена к второй группе входов коммутатора 46, первая группа входов которого связана с группой выходов первого регистра 44, а вход и группа выходов - соответственно с входом и группой выходов блока 14, четвертая группа входов которого подсоединена к управляющим входам первого 44 и второго 45 регистров.Первая группа входов блока 16 управления. (Фиг.6) соединена с коммутатором 50 и первым дешифратором 47, первый выход которого подключен к второму выходу блока 16 формирования управляющих сигналов и через формирователь 51 - к первому входу первого элемента ИЛИ 52, третий - к первому входу четвертого триггера 60, а второй - к второму входу первого элемента ИЛИ 52, входу коммутатора 50, входу регистра 48 и первому входу второго триггера 55, второй вход которого соединен с вторыми входами третьего 58 и четвертого 60 триггеров и с вторым входом блока 16 управления, третий вход которого связан с вторым входом второго элемента И 59, первый вход которого подключен к выходу четвертого триггера 60, а выход - к первому входу третьего триггера 58, выход которого соединен с50 55 четвертым выходом блока 16 управления, с первым входом ПЗУ 62 и с первым входом второго элемента ИЛИ 57, , второй вход которого соединен с выходом первого элемента И 54, вторым входом ПЗУ 62, а выход - с первым и через элемент НЕ 56 с третьим выхо" дами блока 16 управления, вторая итретья группы выходов которого соответственно подключены к первой и второй группам выходов ПЗУ 62, группа входов которого через счетчик 61 подключена к первому входу блока 16 управления, четвертая группа выходов которого через второй дешифратор 49 связана с третьим входом ПЗУ 62, и через регистр 48 - с коммутатором 50, а пятый и шестой выходы - с вторым и третьим выходами ПЗУ 62, первый выход которого соединен с входом первого триггера 53, второй вход которого подключен к выходу первого элемента ИЛИ 52, а выход - к входу первого элемента И 54, вторым входом связанного с выходом второго триггера 55.Устройство работает следующим образом.В исходный момент устройство инициализировано. Частота с выхода с генератора 12 (фиг.1) поступает на первый счетчик 5, выкодные значения разрядов которого далее поступают на блок 3 Формирования строчной раз" вертки и через второй счетчик 6 - на блок 4 формирования кадровой разверт" ки. С выхода этих блоков управляющие напряжения развертки поступают на телевизионный датчик 1, где происходит сканирование проецируемого на него иэображения. С выхода датчика снимается электрический сигнал, который усиливается в видеоусилителе 2 до необходимого уровня, фиксируется по уровню постоянной составляющей и далее поступает на блок 7 видео- контроля и на второй 8 и первый 9 АЦП. На блоке 7 видеоконтроля оператор визуально контролирует считывае мую информацию. Одновременно импульсы с выхода генератора 12 поступают на первый 9 и через элемент НЕ 10 на второй 8 АЦП для стробирования информации, на входы блока 11 и на блок 13 регистров для обеспечения работы сдвиговых регистров, на счетчик 61 блока 6 управления (Фиг.6), который производит опрос слов ПЗУ 62,5 10 15 20 25 30 35 40 45 и на первый вход блока 15 формирования адреса, где они поступают на входы второго счетчика 36 (Фиг.4) и элемента И 40. Так как в исходный момент первый 53, второй 55 и третий 58 триггеры (фиг.6) находятся в состоянии "0", то с второго элемента ИЛИ 57 снимается сигнал, который йоступает через первый выход блока 16 управления в блок 17 обмена информацией с ЭВМ и информирует о готовности обмена. Одновременно этот сигнал, пройдя элемент НЕ 56, через третий выход блока 16 формирования управляющих сигналов поступает на блок 15 формирования адреса (фиг.4), где через элемент И 40 разрешает прохождение импульсов генератора 12 на вход первого счетчика 37, а также управляет первым коммутатором 34, подсоединяя выходные значения разрядов первого счетчика 37, определяющие адрес обращения ячейки памяти, на вы" ход блока 15 формирования адреса, с которого они поступают в блок 14 на ОЗУ 42 (Фиг,5), на которое поступает группа управляющих сигналов с ПЗУ 62 блока 16 управления. При отсутствии сигналов на первом и втором входах ПЗУ 62 с ячеек ПЗУ формирования управляющих сигналов обеспечивается управление работой ОЗУ 42 (Фиг.5) в режиме регенерации.Второй АЦП 8 производит кодирование видеосигнала по заднему фронту тактовых импульсов в момент времени С,а первый АЦП 9 - по переднему фронту тактовых импульсов в момент времени й, (фиг, 7 а), С выхода первого 9 и второго 8 АЦП цифровые значения видеосигнала, сдвинутые один относительно другого на время С- (фиг.а), равное половине периода тактовых импульсов, поступают на блок 11.Работа блока 11 основана на усреднении цифровых значений видеосигналов, поступающих в момент временисоседними с ними значениями видеосигнала, поступающими в момент времени й.Значения со сторого 8 и первого 9 АЦП поступают на входы соответственно первого 21 и третьего 22 регист.ров (фиг.2). В каждый момент времени(фиг,7 а) значение из первого регистра 21 записывается во второй1377882 7регистр 25, и спустя задержку, определяемую на первом элементе 19 задержки, значение второго АЦП 8 (Фиг.1) Фиксируется в первом регистре 21 (фиг,2)Таким образом, во втором регистре 25 в каждый момент времени С хранится предшествующее значение преобразования, а в первом регистре 21 - текущее, Эти значения 10 складываются в первом сумматоре 23, откуда они поступают на второй сумматор 24 со сдвигом вправо на 1 разряд. Таким образом достигается усреднение промежуточных значений. На вто 15 1 ром сумматоре 24 вычисляется усреднен ное значение третьего регистра 22 и усредненное значение, вычесленное на первом сумматоре 23, В последующий момент временив четвертом регист ре 26 (фиг.2) Фиксируется усредненное значение преобразования информации,вычисленное на втором сумматоре 24, и с некоторой задержкой, определяемой вторым элементом 20 задерж 25 ки, производится запись значения первого АЦП 9 в третий регистр 22, В случае, если последний результат второго АЦП 8 равен "0", дешифратор 27 блокирует запись усредненного значения видеосигнала в четвертый регистр 26 и обнуляет его. Значение преобразования (Фиг. 7 а), задержанное на такт по отношению к значению на выходе первого АЦП 9 (Фиг. 7 б), с 35 выхода четвертого регистра 26 (фиг,2) блока 11 поступает в блок 13 регист; ров. Последний представляет собой набор схем, количество которых определено количеством разрядов преобразования. Каждая из схем представляет собой синфазные буферные регистры, работа которых основана на согласовании быстродействующего АЦП и кадрового запоминающего устройства 45 путем попеременной Фиксации последовательно накопленного значения четырех элементов растра в первом регистре 31 (Фиг,3) и параллельной выдачи значения из второго регистра 50 33 через коммутатор 32 в блок 14 памяти во время первого такта формирования, определяемого сигналом с первого счетчика 5, а также последующего накопления значений четырех эле-.55 ментов растра во втором регистре 33 (фиг.3) и параллельной выдачи значений из первого регистра 31 через коммутатор 32 в блок 14 памяти во время второго такта формирования.Такты формирования информации в первом 31 и втором 33 регистрах поступают на блок 13 регистров с первого счетчика 5, причем относительно начала каждой строки такты формирования сдвинуты на три периода импульсов генератора 12. Это необходимо потому, что на первом АЦП 9 информация на выходе задерживается относительно входа на два периода и на блок 11 усредненное значение преобразования на выходе по отношению к входу (Фиг.7 б) появляется со сдвигом на один период (фиг.7 в), Таким образом, на выходе блока 13 регистров каждые четыре такта преобразования появляется значение информации четырех точек растра. В результате на входе КЗУ 14 одновременно поступает информация о четырех точках растра с частотой в 4 раза меньше частоты преоб,разования на АЦП.В режиме записи информации из ЭВМ по шине 18 приходит команда ЗАПИСЬ, закодированная в слове обмена, которое через блок 17 обмена информацией по группе шин поступает на первый де" шифратор 47 (Фиг.б) блока 16 управления и на коммутатор 50. Первый дешифратор 47 выделяет сигнал ЗАПИСЬ, который устанавливает четвертый триггер 60 в состояние "1", тем самым разрешая прохождение через второй элемент И 59 кадровых гасящих импульсов, вырабатываемых в блоке 4 Форми" рования кадровой развертки. С приходом первого кадрового гасящего импульса третий триггер 58 устанавливается в состояние "1". Этим достигается привязка асинхронного сигнала начала записи от ЭВМ к началу кадровой развертки, С установкой третьего триггера 58 его выходное значение поступает на ПЗУ 62, ориентируя выдачу управляющих сигналов по второй группе выходов блока 16 управления на управление записью в ОЗУ 42 (Фиг 51 на управление третьим коммутатором 38 (Фиг.4). Через второй элемент ИЛИ 57 (Фиг.б) устанавливается сигнал ЗАНЯТО на первом выходе блока 16 управления, а через элемент НЕ 55, снимается сигнал регенерации, который блокирует прохождение тактовой частоты на элемент И 40 (Фиг.4) бло 1377882 10ка 15 формирования адреса. На первом коммутаторе 34 выходное значение адреса обращения к ячейке памятиподключается к второму коммутатоРу35, на первую группу входов которого поступает значение с второго счетчика 36, на вторую группу входов поступает значение с третьего счетчйка 41 и младший разряд адреса с третьего коммутатора 38. Управлениепереключением групп шин осуществляется по сигналу с ПЗУ 62 (Фиг.6). Такимобразом, второй счетчик 36 (Фиг.4)определяет адрес строк ОЗУ 42 (фиг.5) 15а третий счетчик 4 1 определяет адресстолбцов ОЗУ 42. В режиме записитретий коммутатор 38 (Фиг.4) подключает младший разряд адреса столбцовпамяти к счетному триггеру 39. Это 20необходимо потому, что с использованием стандартной телевизионной камеры изображение читается за два полу- кадра. В первом полукадре, когдасчетный триггер 39 находится в ис ходном состоянии, запись в память определена в четные столбцы, с приходом второго полукадра кадровым гасящим импульсом счетный триггер 39 устанавливается в состояние 1 , тем 30 самым определяя запись в нечетныестолбцы памяти, В режиме записи, памяти и чтения из памяти условия формирования адреса неоднозначны. В режиме записи третий коммутатор 38 подключает на счетный вход третьего счетчика 41 строчные гасящие импульсы, йа сбросовый вход - кадровый гасящий импульс информации, а на сбросовый вход второго счетчика 36 - 40 строчные гасящие импульсы. С начала Формирования управляющих сигналов записи и адресов ОЗУ 42 (Фиг.5), на вход которого поступает цифровое значение информации, усредненное в блоке 11 (Фиг,1) и сбуферированное в блоке 13 регистров, происходит запись информации в ячейки памяти, причем запись производится с частотой, в 4 раза меньшей частоты тактирова", ния с учетом задержки информации с телевизионного датчика 1 на первом АЦП 9, на блоке 11 и задержки на 4 периода тактовой частоты (накопления первых .четырех точек растра) в блоке 13 регистров. С переполнением третье 55 го счетчика 41 (Фиг,4) на .его выходе вырабатывается сигнал, по которому четвертый 6 О (Фиг.6) и третий 58 триггеры устанавливаются в исходное состояние, тем самым снимая управляющие сигналы занятости устройства, а следовательно, выставляя сигнал регенерации, коммутируя третий коммутатор 38 (Фиг.4) и управляя ПЗУ 62 (фиг. Я, определяя работу ОЗУ 42 (фиг.5) посредством управляющих сигналов с ПЗУ 62 (фиг,5) в режиме регенерации, как было описано выше.В режиме чтения информации из ЭВМ по группе шин поступает команда ЧТЕНИЕ, закодированная в слове обмена, которая .выделяется на первом дешифраторе 47 (Фиг.6), устанавливая второй триггер 55 и через первый элемент ИЛИ 52 первый триггер 53. Одновременно с приходом этой команды в слове обмена выделяется значение порога цифрования при двухуровневом вводе информации об изображении в ЭВМ, которое, пройдя коммутатор 50, фиксируется в регистре 48. Значение порога цифрования по четвертой группе шин поступает на схему 43 сравнения блока 14 (Фиг,5). С установкой первого 53 и второго 55 триггеров (Фиг.6) с первого элемента И 54 вьпеляется сигнал, по которому через второй элемент ИЛИ 57 устанавливается сигнал занятости устройства и далее через элемент НЕ 55 снимается сигнал регенерации, который также поступает на ПЗУ 62, тем самым определяя выдачу управляющих сигналов с ПЗУ 62 на работу ОЗУ 42 (Фиг,5) в режиме чтения информации, а также формируя управляющие сигналы, которые поступают на регистры 44 и 45 буферирования данных для ЭВМ, Значение порога цифрования, хранимого в ,регистре 48 (фиг,6), дешифруется на втором дешифраторе 49, тем самым определяя посредством ПЗУ 62 формирование управляющих сигналов регистров 44 и 45 (фиг.5), Это необходимо потому, что при двухуровневом преобразовании информации об изображении в регистрах 44 и 45 последовательно Формируются данные из 16 точек растра, хранимых в 16 х 8 ячейках памяти ОЗУ 42. Причем каждая точ,ка растра сравнивается в схеме 43 сравнения с пороговым значением и результат сравнения поступает на вход первого регистра 44, связанного с вторым регистром 45, которые рабо 1377882 12тают в режиме сдвига, В режиме передачи многоградационного изображения на втором дешифраторе 49 (фиг.б) регистрируется "0" значение, а данные формируются параллельной записью (двух точек растра) в первый 44 и вто рой 45 регистры (фиг.5). Формирование адреса оперативной памяти происходит аналогично, только третий коммутатор 38 (фиг.4) в отсутствие сигнала записи организует работу третьего счетчика 41 так, что на его счетный вход поступает переполнение второго счетчика 36, на счетный вход которого, в свою очередь, поступает сигнал, вырабатываемый на ПЗУ 62 (фиг.б). Второй 36 и третий 41 (фиг 5) счетчики сбрасывают по команде ЧТЕНИЕ,20По окончании формирования слова обмена из ПЗУ 62 (фиг.б) выделяется сигнал, который устанавливает первый триггер 53 в исходное состояние,тем самым снимая через первый элемент И 54 сигнал управления считыванием с ПЗУ 62, а через второй элемент ИЛИ 57 сигнал занятости устройства и далее через элемент НЕ 55 устанавливая сигнал регенерации. По окончании занятости устройства ЗВМ по шине 18 через блок 17 производит опрос информации с устройства. На первом дешифраторе 47 блока 16 (фиг.б)выделяется сигнал опроса, по окончании35 которого на формирователе 51 выделяется задний фронт этого сигнала, по которому устанавливается первый триггер 53 в состояние 1, тем самым 4 формируя следующее слово обмена и т.д. По окончании считывания информации из ОЗУ 42 на третьем счетчике 41 формируется сигнал, по которому второй триггер 55 устанавливается в исходное состояние, блокируя прохождение управляющих сигналов с первого триггера 53 через первый элемент И 54 и тем самым прекращая обращение к ОЗУ для формирования очередных слов обмена.За все время обращения к ОЗУ 42 первый счетчик 37 (фиг.4), определяю щий ячейки регенерации памяти, блокируется таким образом, что новый цикл регенерации начинается с ячейки, адрес которой определен накопленным значением первого счетчика 37. Этим достигается регенерация всех ячеекпамяти в необходимое время.Формула изобретенияУстройство для считывания графической информации, содержащее телевизионный датчик, выход которого соединен с входом видеоусилителя, выход которого подключен к информационным входам первого аналого-цифрового преобразователя и блока видео- контроля, последовательно соединенный первый и второй счетчики, выходы которых подключены соответственно к управляющим входам блоков формирования строчной и кадровой разверток, первые выходы которых соединены соответственно с входами управления разверткой телевизионного датчика, генератор импульсов, выход которого подключен к счетному входу первого счетчика, и блок управления, выходы первой группы которого соединены с информационными входами блока обмена информацией, выход которого является выходом устройства, о,т л ич а ю щ е е с я тем, что, с целью повышения точности устройства, оно содержит второй цифроаналоговый преобразователь, блок усреднения значений видеосигналов, блок регистров, блок памяти, блок формирования адреса и элемент НЕ, выход генератора импульсов подключен к стробирующему входу первого цифроаналогового преобразователя, тактовым входам блока усреднения значений видеосигналов, блока регистров и блока управления и через элемент НЕ - к стробирующим входам блока усреднения значений видеосигналов и второго аналого-цифрового преобразователя, информационный вход которого соединен с выходом видеоусилителя, выходы первого и второго аналого-цифровых преобразователей подключены соответственно к входам первой и второй групп блока усреднения значений видеосигналов, выходы которого соединены с информационными входами блока регистров, управляющий вход которого подключен к соответствующему выходу первого счетчика, а выходы блока регистров соединены с адресным входом блока памяти, первый информационный вход которого подключен к информационным выходам блокаформирования адреса, первый управляющий, второй и третий информационные входы блока памяти соединены соответственно с выходами второй, третьей и четвертой групп блока управления, первый выход которого подключен к управляющему входу блока обмена информацией, а второй выход - к второму управляющему входу блока памяти, третий, четвертый, пятый и шестой выходы блока управления соединены соответственно с четвертым, пятым, шестым и первым управляющими входами блока формирования адреса,второй управляющий вход которогоподключен к второму выходу блока формирования строчной раэвертки, второй выход блока формирования кадро"вой раэвертки соединен с третьимуправляющим входом блока формирования адреса и вторым управляющимвходом блока управления, первый управляющий вход которого подключен куправляющему выходу блока формирования адреса.