Устройство для вычисления показателя экспоненциальной функции

(59 4 С ПИСАНИЕ ИЗОБРЕТЕНИЯ 24-24 7) Из тельн сьзов ехники ии исслефизичес сывася э Фиг. У ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ Н АВТОРСКОМУ СВИДЕТЕЛЬСТ(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ПОКАЗАТЕЛЯ ЭКСПОНЕНЦИАЛЬНОЙ ФУНКЦИИ бретение относится к в й технике и может быть но в различных областя ромышленности для конт ования процессов разли ой природы, которые оп поненциальной функцией1335989 Ф З Составитель А.ЦуляпоРедактор Н,Егорова Техред М,Ходанич рректор Н.Корол аж 672 113035 л,Проектная,4 Производственно-полиграфическое предприятие, г,ужго Заказ 4048/43В ТИ сударственного ком елам изобретений и сква, Ж, Раушск Подписноеета СССР ткрытии наб д,4/51335989 изобретения - распьирение функциональных возможностей эя счс т вычисления прогнозируемого времени достиженияпроцессом заданного уровня напряжения. В состав устройства входят двесхемы сравнения 1, 2, два генератора3, 4 одиночных импульсов, три триггера 5-7, дна сумматора 8, 9, трирегистра 10-12 сдвига, дна счетчика13, 14, шесть элементов И 15-20,эпемент ИЛИ 2 1, информационный вход 23,два входа задания эталонных напряжений 24, 25 и блок управления 22, содержащий генератор импульсов, расИзобретение относится к вычислительной технике и может быть использовано в различных областях техникии промьппленности для контроля и исследования процессов различной Физической природы, которые описываютсяэкспоненциальной функцией,Цель изобретения - расширение Функциональных возможностей за счет вычисления прогнозируемого времени достижения процессом заданного уровнянапряжения.На Фиг.1 изображена структурнаясхема устройства для вычисления показателя экспоненциальной функции; нафиг,2 - структурная схема блока управления; на фиг.З - структурнаясхема последовательной схемы сравнения; на фиг,4 - временная диаграмма экспоненциального процесса,Устройство для вычисления показателя экспоненциальной функции(фиг,1) содержит схемы 1 и 2 сравнения, генераторы 3 и 4 одиночных импульсон, триггеры 5-7, сумматоры 8и 9, регистры 10-12 сдвига, счетчики 13 и 14, элементы И 15-20, элемент ИЛИ 21, блок 22 управления, информационный вход 23, первый 24 и 30второй 25 входы эталонных напряжений.Блок 22 управления (фиг,2) содержит генератор 26 импульсов, распределитель 27 импульсов, коммутаторы пределитель импульсов, дня коммута -тора, две схемы сравнения, два ключа, элемент задержки, четыре элемента ИЛИ, четыре элемента И. В данномустройстве расширение функциональныхвозможностей достигается за счет введения в устройство сумматора, регистра сдвига, трех элементов И, счетчика, группы элементов индикации, аблок управления дополнительно содержит коммутатор, последовательную схему сравнения, два элемента И, дваэлемента ИЛИ и оригинальных связей.4 ил. 28 и 29, схемы 30 и 31 сравнения,ключи 32 и 33, элемент 34 задержки,элементы ИЛИ 35-38, элементы И 39-42,первый 43, второй 44, третий 45,четвертый 46, пятый 47, шестой 48 иседьмой 49 информационные выходы,первый 50, второй 51, третий 52 инФормационные входы, первый 53, второй 54, третий 55 и четвертый 56управляющие входы,Схема 30 или 31 сравнения (Фиг.З)содержит 1 К-триггеры 57 и 58, элементы И 59 и 60, элемент ИЛИ-НЕ 61,элементы НЕ 62 и 63, информационные входы 64 и 65, тактовый вход 66,вход 67 сброса и выходы; превышения68, равенства 69 и пренижения 70эталонного кода,Устройство для вычисления показателя экспоненциальной Функции работает следующим образом.В исходном состоянии на выходеключа 33 блока 22 управления действует сигнал логического нуля, который по выходу 43 поступает на тактовые входы генераторов 3 и 4 одиночных импульсов, блокируя их работу, С помощью ключа 32 блока 22 управления в исходном состоянии подают последовательность тактовых импульсов генератора 26 импульсов навыходе 48 и через элементы ИЛИ 37и 38 - на выходы 44 и 45 соответст1335 ч венно. Последовательность импульсол выхода 44 блока 22 управления устанавливает триггеры 5 и 6 в нулевое состояние. Триггер 7 устанавливается в нулевое состояние последова тельностью импульсов выхода 45 блока 22 управления. Триггеры 5-7 в нулевом состоянии блокируют элементы И 15- 18, 20 и открывают элемент И 19, выходной сигнал логической 10 единицы которого поступают на управляющие входы регистров 11 и 12 сдви - га. На управляющий вход регистра 10 сдвига поступает сигнал логической единицы с инверсного выхода триггера 5, который обеспечивает установку регистра 10 сдвига в нулевое состояние, так как его установочный вход подключен к входу логического нуля устройства. Сигнал логической 20 единицы, поступающий с выхода элемента И 19 на управляющие входы регистров 11 и 12 сдвига, обеспечивает установку регистров 11 и 12 сдвига в нулевое состояние, так как на установочный вход регистра 11 сдвига поступают нулевые сигналы с выхода сумматора 8, а установочный вход регистра 12 сдвига соединен с входом логического нуля устройства30Счетчики 13 и 14 устанавливаются в исходном режиме в нулевое состояние последовательностью импульсов, поступающей на их установочные входы с выхода 48 блока 22 управления. 15 В исходном режиме генератор 26 импульсов блока 22 управления формирует последовательность тактовых импульсов частоты Г, из которой с по мощью и-разрядного распределителя 2 импульсов формируют и последовательностей импульсов частоты Г/и, сдвинутых друг относительно друга на время 1/й. Выходной сигнал каждого разряда распределителя 27 импульсов совпадает с моментом считывания соответствующего разряда двоичного кода с выходов регистров 10 12 сдвига. Например, последовательность импульсов первого разряда распределителя 27 импульсов, поступающая на выход 46 блока 22 управления,совпадает по времени со сдвигом первого (младшего) разряда двоичных кодов в регистрах 10-12 сдвига, Последовательность импульсов последнего и-го разряда распределителя импульсов, поступающего на входы элемен 89 4тон И 39-42, совпадает по временисо сдвигом последнего и-го разрядадвоичных кодов в регистрах 10-12сдвига.В исходном режиме с помощью коммутаторов 28 и 29 блока 22 управленияустанавливаются два заданных двоичных кода останова.Заданное значение первого двоичного кода останова устанавливаетсяна коммутаторе 28 путем коммутациив единичных разрядах задаваемого двоичного кода соответствующих выходовразрядов распределителя 27 импульсов к соответствующим входам элемента ИЛИ 35, Аналогичным образом накоммутаторе 29 устанавливается заданное значение второго двоичного кодаостанова. После установки заданныхзначений двоичных кодов останова накоммутаторах 30 и 31 на выходах элементов ИЛИ 37 и 38 формируются заданные последовательные и-разрядныедвоичные коды, период повторения которых равен и/Г или и тактов,В режиме вычисления показателяэкспоненциальной функции входы 24 и25 устройства подключают к источникам эталонных напряжений, задающихдва уровня эталонного напряжения13, и Б (фиг,4),На информационный вход 23 устройства подается аналоговый сигнал, изменяющийся по экспоненциальному законуБ= Б, е ф , где У, начальное знасЯчение входного напряжения; м - показатель экспоненциальной функции;- время.В исходном состоянии на выходе схем 1 и 2 сравнения действуют сигналы логического нуля. Как только входное напряжение, действующее на информационном входе 23, достигает первого уровня эталонного напряжения Б срабатывает схема 1 сравнения, на выходе которой формируется сигнал логической единицы. Выходной сигнал схемы 1 сравнения запускает генератор 3 одиночных импульсов, на тактовый вход которого в режиме вычислений через ключ 33 и элемент 34 задержки на длительность тактового импульса поступает последовательность импульсов и-го разряда распределителя 27 импульсов блока 22 управления, Выходной импульс генератора 3 одиночных импульсов устанавливает триггер 5 в единичное состояние, на30 тельность импульсов и-го разрядараспределителя 27 импульсов блока22 управления. Выходной сигнал генератора 4 одиночных импульсов устанавливает триггеры б и 7 в единичное состояние, при котором снимается блокировка элементов И 16, 17,18, 20 и блокируется элемент И 19,Блокировка элемента И 19 обеспечивает подключение информационноговхода регистра 11 сдвига к его выходу и информационного входа регистра 12 сдвига к выходу сумматора 9,К моменту установки триггера бв единичное состояние на регистрах прямом вьгходе которогс фсрыируетс сигнал лсгической единицыснимающий блокировку элемента И 15, 1 оследовательность импульсов первого разряда распределителя 27 импульсов с выхода 46 блока 22 управления поступает через элементы И 15, ИЛИ 21 на вход сумматора 8,на другой вход которого сдвигается под действием тактовых импульсон генератора 26 импульсов 10 блока 22 управления начальной нулевой двоичный код регистра 10 сдвига,За время и тактов, где и - количество разрядов регистра 10 сдвига, с выхода элемента ИЛИ 23 на вход сумматора 8 поступает один импульс, который увеличивает начальный двоичный код на единицу, и результат с выхода сумматора 8 записывается в регистры 10 и 11 сдвига под действи ем тактовых импульсов генератора 26 импульсов блока 22 управления. В последующие такты работы устройства в регистрах 10 и 11 сдвига Формируется двоичный код, соответствующий количеству импульсон, поступающих через каждые и тактов на вход сумматора 8 с выхода первого разряда распределителя 27 импульсон блока 22 управления через элементы И 15, ЛИ 21, Так будет и;одолжаться до тех пор, пока не сработает схема 2 сравнения, которая срабатывает при достижении Входного гаггряжения на ин формационном входе 23 второго уроння 35 эталонного напряжения 3 . В этом случае на выходе схемы 2 сравнения формируется сигнал логической единицы, который запускает генератор 4 одиночных импульсон, на тактовом входе которого через ключ 33 и элемент 34 задержки на длительность тактового импульса действует последова 10 и 11 сдни а устаанливастся дноиньЙ сод) значсив кот(р(гс) ропог) -циснадино интервалу времени междусобытиями перехода входного напряжения через первый и второй уровниэталонного напряжения, ноичньйкод регистра 11 сдвига циркулируетбез изменения с выхода на его информационный вход, а также поступаетчерез элементы И 17, АИ 21 последовательно во времени, начиная с младшего разряда, на вход последовательного дноичного сумматора 8, на второй вход которого под действиемтактовых импульсов генератора 26 импульсов блока 22 управления сдвигается двоичный код регистра сдвига,За каждые и тактов работы устройства, где и - количество разрядов регистров 10 и 11 сдвига, выполняетсяодин цикл суммирования двоичных кодов регистров 10 и 11 сдвига, а результат сдвигается н регистр 10сдвига, Поскольку вьход сумматора8 соединен с информационным входомрегистра 10 сдвига, то н регистре10 сдвига накапливается двоичныйкод, равный произведению количествациклов суммирования на величину двоичного кода регистра 11 сдвига. Вэто время десятичный счетчик 13 выполняет подсчет количества цикловсуммирования сумматором 8, так какчерез каждые и тактов на его счетномвходе действует импульс первого разряда распределителя 27 импульсовблока 22 управления, поступающийчерез элемент И 16. Так будет продолжаться до тех пор, пока двоичный кодрегистра 10 сдвига не достигнет заданного коммутатором 28 блока 22управления двоичнсго кодаЧгоичный код регистра 10 сдвигается под действием тактовых импульсов генератора 26 импульсов блока 22 управления на вход 52 блока 22 управления, где сравнивается с заданным значением. Если двоичный код в регистре 10 сдвига достиг или превысил заданное значение, то блок 22 управления вырабатывает на выходе 46 сигнал, который сбрасывает триггеры 5 и 6 в нулевое состояние, при котором элементы И 15-17 блокируются и вычис. ление показателя экспоненциальной функции счетчиком 13 заканчивается.Блок 24 управления формирует сигнал сброса тргггерюв 5 и б в нулевоесостояние следующим образом. После -довательная схема 30 сравнения сравнивает заданный последовательный двоичный код, действующий на выходе элемента ИЛИ 35 блока 22 управления, стекущим значением двоичного кода,сдвигаемого с выхода регистра 10сдвига на вход 52 блока 22 управления.В случае равенства или превышения 10заданного на коммутаторе 28 значениядвоичного кода на одном из выходовпоследовательной схемы 30 сравненияформируется сигнал логической единицы, который снимает блокировку элементов И 39 и 40, Импульс и-го разряда распределителя 27 импульсов проходит через элемент И 39 или И 40 навход элемента ИЛИ 37 и далее с выхода 44 блока 22 управления поступает 20на нулевые входы триггеров 5 и 6, После каждого цикла сравнения схемы 30и 3 1 сравнения сбрасываются в исходное состояние импульсами, действующими на выходе элемента 34 задержки. 25Кроме вычисления счетчиком 13 показателя экспоненциальной функции,устройство вычисляет прогнозируемоевремя достижения процессом заданного уровня напряжения Б (фиг,4),т,е, 30прогнозируемое значение интервалавремени Сз - С вычисляется в счетчике 14 следующим образом.После достижения экспоненциальным процессом уровня напряжения Би установки триггера 7 в единичноесостояние выходным сигналом генератора 4 одиночных импульсов с элементов И 18 и 20 снимается блокировка.Элемент И 18 подключает вход сумматора 9 к выходу 49 блока 22 управления, на который поступает заданныйкоммутатором 29 двоичный код останова. Заданный на коммутаторе 29 блока 22 управления двоичный код преобразуется элементом ИЛИ 36 в последовательный двоичный код, которыйчерез элемент И 18 поступает последовательно во времени, начиная смладшего разряда на вход сумматора 509. Одновременно. на другой вход сумматора 9 под действием тактовых импульсов генератора 26 импульсовблока 22 управления сдвигается начальный нулевой код регистра 12 сдвига. Один цикл суммирования сумматором 9 выполняется за и тактов,где и - количество разрядов регистра12 сдвига, Результат суммирования с выхода сумматора 9 сдвигаетсявновь в регистр 12 сдвига. Поскольку выход сумматора 9 соединен с информационным входом регистра 12сдвига, выход которого соединен свходом сумматора 9, то в регистре 2сдвига накапливается двоичный код,равный произведению количества циклов суммирования на величину двоичного кода заданного на коммутаторе19 блока 22 управления,Десятичный счетчик 14 в это времявыполняет подсчеты количества цикловсуммирования сумматором 9, так какчерез каждые и тактов на его счетномвходе действует импульс первого раз-ряда распределителя 27 импульсовблока 22 управления, поступающий через элемент И 20. Так будет продолжаться до тех пор, пока двоичныйкод на выходе сумматора 9 не достигнет двоичного кода, хранящегося динамическим способом в регистре 11 сдвига, путем циркуляции кодов с выходарегистра 11 сдвига на его информационный вход, Последовательный двоичный код, начиная с младшего разряда, сдвигается под действием тактовых импульсов генератора 26 импульсов блока управления с выхода регистра 11 сдвига на вход 50 управленияи далее - на первый информационныйвход последовательной схемы 31 сравнения, на второй информационный входкоторой по входу 51 блока 22 управления поступает, начиная с младшего разряда, последовательный двоичный код с выхода сумматора 9, Еслидвоичный код на выходе сумматора 9достиг или превысил значение двоичного кода, хранящегося в регистре11 сдвига, то на одном из выходовпоследовательной схемы 31 сравненияформируется сигнал логической единицы, который открывает элемент И 41или И 42, Импульс и-го разряда распределителя 27 импульсов проходитчерез элемент И 41 или И 42 на выход элемента ИЛИ 38 и далее с выхода 45 блока 22 управления поступаетна нулевой вход триггера 7, устанав.ливая его в нулевое состояние, Триггер 7 в нулевом состоянии блокируетэлементы И 18 и 20, и вычислениепрогнозируемого интервала временив счетчик 14 заканчивается,Заданный двоичный код, устанавливаемый на коммутаторе 30 блока 24 уп.(4) 40 Если на ком 22 управления коде величину С (1 тЛ - 1 п 1)а) и 1 пБ - 1 пБ Тп ( - )Б 0(5) равления, определяется заранее для установленных уровней напряжений Ц, и Б следующим образом.Показатель экспоненциальной функции определяется из соотношений моменты срабатыванияпороговых элементов1 и 2, соответственно;величина двоичного кода, накопленного врегистрах 10 и 11 сдвига к моменту времениколичество разрядоврегистров 10 и 11сдвига;частота генератора 26 импульсов.Из соотношений (1) и (2) получаем выражения для расчета величины заданного двоичного кода, устанавливаемого на коммутаторе 28: С =(1 п Б - 1 п Б ) = ю, 1 с,(3)ГВеличина С в двоичном коде устанавливается на коммутаторе 28 блока 22 управления,При достижении соотношения схема 30 сравнения блока 22 управления останавливает процесс вычисления показателя а экспоненциальной 45 функции, величина которого фиксирует ся в счетчике 13. Заданный двоичный код, который устанавливается на коммутаторе 29 блока 22 управления, определяется заранее для установлен ных уровней напряжений П, Б и Бз (фиг,4) следующим образом.Входное напряжение, действующее на информационном входе 23, достигает соответственно уровней Б(6) на (7), логарифмуем их, послечего имеем 1 п 0, - 1 п Пг (с т,); (8) Тп ц - 1 п Б = м,(Е- Е) (9) Разделив соотношение (9) на (8),получим 1 пП, - 1 пЦ,- (с -) (10)1 пП - 1 п 1372 где (С - С, ) определяется из соотношения (2). Соотношение (10) с учетом (2) можно представить в следующем виде; Е 1 пБ - 1 п 13 а3и 1 пБ - 1 п 0 ь прогнозируемое времяот момента Г. до момента достижения процессом уровня напряжения 0,- величина двоичногокода, накопленногов регистре 11 сдвигак моменту времениколичество разрядоврегистров 11 и 12сдвига;частота генератора26 импульсов.мутаторе 29 блока установить в двоичном то при достижении соотношениясхемд 31 срдзея блока 22 управления остандвливает процесс счета счетчике 14, в котором фиксируется величина проГнозируемого времени (г, - с,),Если на коммутаторе 29 блока 22 управления установить в двоичном коде величину то при достижении соотношения схема 31 сравнения блока 22 управления остановит процесс счета в счетчике 14, когда значение в нем достигнет величины постоянной времени Г экспоненциального процесса,Соотношение (15) следует из выражений (1), (2) и (14) с учетом связи между показателем о 4 экспоненциальной функции и постоянной времеТаким образом, устройство в счетчике 13 вычисляет значение показателя экспоненциальной функции, а в счетчике 14 - значение постоянной времени или прогнозируемое время прохождения экспоненциальным процессом двух заданных уровней напряжения Б3Схема 30 или 31 сравнения (фиг,3) работает следующим образом.На информационные входы 64 и 65 поступают, начиная с младшего разряда, последовательные двоичные коды чисел А и В соответственно. В исходном состоянии триггеры 57 и 58 находятся в нулевом состоянии, в которое они устанавливаются каждые и тактов последовательностью импульсов на входе 67 сброса, На выходе элементов И 59 и 60 формируются поразрядно логические функции АВ и АВ соответственно, Если В ) А, то триггер 58 устанавливается в единичное состояние выходным сигналом элемента И 60. 25 30 35 40 45 50 55 Когда А = В, э менты59 60 д - крыты и триггрь 57 и 58 сохрдяот нулевое состояние. Послепордзрядного сравнения еех рдзрядоз после -допательных двоичцых кодов чисел Аи В триггер 57 находится в единичном состоянии и ца выходе 68 превышения формируется единичный сигнал,если В ) А, В случае ВА триггер 58 находится в едяичном состоянии и на выходе 70 пренижецияформируется единичный сигнал. КогдаА = В, триггеры 57 и 58 сохраняютнулевое состояние и ца выходе элемента ИЛИ-НЕ 63 формируется единичный сигнал. Формула изобретения Устройство для вычисления показателя экспонеццидльцой функции, содержащее первый и второй схемы сравнения, первый и второй генераторы одиночных импульсов, первый и второй триггеры, первый сумматор, первый и второй регистры сдвигов, первый элемент ИЛИ, первый, второй и третий элементы И, .первый счетчик, блок управления, содержащий генератор импульсов, распрелелитель импульсов, элемент задержки, первый и второй ключи, первый коммутатор, первый и второй элементы ИЛИ, первую схему сравнения, первый и второй элементы И, выход генератора импульсов соединен с входом распределителя импульсов, выходы с первого по и-й которого, где и - разрядность регистров сдвига, соединены с первого по и-й информационными входами первого коммутатора, управляющий вход которого соединен с входом задания длительности первого периода вычислений блока управления, выходы коммутатора через первый элемент ИЛИ соединены с первым информационным входом первой схемы сравнения, тактовый вход и вход сброса которой соединены соответственно с выходом генератора импульсов и с выходом элемента задержки, и-й выход распределителя импульсов соединен с входом элемента задержки и с первыми входами первого и второго элементов И, вторые входы которых соединены с входами соответственно, двенства и превьшения эталонного кода первой схемы сравнения, вьходы первого и второго510 55 элементов И саеди 111 ны с первым ивторым входами второго элемента И 11 И,третий вход которога соединен с входом 1 тервйга ключа информационныйвход катарага саединРн с выходомгенератора импульсов, выход элемента задержки соединен с информационным входом второго ключа, управляющие входы первого и второго ключейсоединены соответственно с первым ивторым входами задания режима вычисления блока управлРния, причем вустройстве первые информационныевходы первой и второй схем сравнениясоединены с информационным входомустройства, второй информационныйвход первой схемы сравнения соединен с входом задания первого эталонного кода напряжения устройства, входзадания второго эталонного кода напряжения которого соединен с вторыминформационным входом второй схемысравнения, выход второго ключа блока управления соединен с тактовымивходами первого и второго генераторов одиночных импульсов, входы запуска которых соединены с выходамисоответственно первой и второй схемсравнения, выходы первого и второгогенераторов одиночных 11 мпульсов соединены соответственно с единичнымивходами превого и второго триггеров,нулевые входы которых соединены свыходом второго элемента ИЛИ блокауправления, выход первого разрядараспределителя импульсов которогосоединен с первыми входами первогои второго элементов И, вторые входыкоторых соединены соответственно синверсным и прямым выходами второготриггера, инверсный и прямой выходыпервого триггера соединены соответственно с управляющими входами первого регистра сдвига и третьим входам первого элемента И, прямой выходвторого триггера соединен с первымвходом третьего элемента И, первыйвход первого сумматора соединен свыходом первого регистра сдвига, информационный вход которого соединенс выходом первого сумматора, установочный вход первого регистра сдвига соединен с входом логического нуля устройства, выходы первого ключаи генератора импульсов блока управления соединены соответственно с установочным входам первого счетчика ивходами синхронизации первого и вто 15 20 25 30 35 40 45 50 Ра О 1) Р 11 Р т 1) О е) г 111111 Я 1)ь 1 х)ц н тс) Рс)Га )11 РМР 11 Та И Г)РД 1111 Рн Р) Г 1 РТ 11 ым входом пе 1)нога счет 1 ика, выход элемента ИЛИ соединен со втор 11 м вхдом первого сумматора, выход первогоэлемента И соединен с первым входомэлемента ИЛИ, второй вход которогосоединен с выходам третьего элементаИ, выход первого регистра сдвига соединен с вторым информационным входам первой схемы сравнения блока управления, установочный вход второго регистра сдвига соединен с выходомпервого сумматора, вь)ход второго регистра сдвига соединен со своим информационным входам и с вторым входом третьего элемента И, о т л и -ч а ю щ е е с я тем, что, с цельюрасширения функциональных возможностей за счет вычисления прогнозируемого времени достижения процессом заданного уровня напряжения, внего введены второй сумматор, третий регистр сдвига, третий триггер,четвертый, пятый и шестой элементы И, второй счетчик,а блок управления дополнительно содержит второйкоммутатор, вторую схему сравнения,третий и четвертый элементы И, третий и четвертый элементы ИЛИ, причем выходы разрядов с первого пои-й распределителя импульсов блокауправления соединены с первого пои-й информационными входами второго коммутатора, управляющий входкоторого соединен с входом заданиядлительности второго периода вычислений блока управления, выходы второго коммутатора блока управлениясоединены с входами третьего элемента ИЛИ блока управления, выходкоторого соединен с первым входомчетвертого элемента И, выходы равенства и превышения эталонного кода второй схемы сравнения блока управления соединены соответственно спервыми входами третьего и четвертого элементов И блока управления,вторые входы которых соединены свыходом и-го разряда распределителя импульсов блока управления, выходы третьего и четвертого элементовИ блока управления соединены соответственно с первым и вторым входами четвертого элемента ИЛИ блока управления, третий вход которога соединен с выходом первого ключа блока управления, выходы генератора импульсов15и элемента задержки блока управле 133 ния соединены соответственно с тактовым входом и входом сброса второйсхемы сравнения, первый и второйинформационные входы которой соединены соответственно с выходом второго регистра сдвига и с выходом второго сумматора, выход четвертого элемента ИЛИ блока управления соединенс нулевым входом третьего триггера,единичный вход которого соединенс выходом второго генератора одиночных импульсов, выход генератораимпульсов блока управления соединенс входом синхронизации третьего регистра сдйига, установочный вход которого соединен с входом логического нуля устройства, управляющие входы вторрго и третьего регистров сдвига объединены и соединены с выходом 598916пятого элемента И, первый и второй входы которого соединены соответственно с инверсными выходами второго и третьего триггеров, информационный вход и выход третьего регистра сдвига соединены соответственно с выходом и первым входом второго сумматора, второй вход которого соединен с выходом четвертого элемента И, выход первого разряда распределителя импульсов блока управления соединен с первым входом шестого элемента И, второй вход которого объединен с вторым входом четвертого элемента И и соединен с прямым выходом третьего триггера, счетный и установочный входы второго счетчика соединены соответственно с выходом шестого элемен. та И и с выходом первого ключа блока управления.