Устройство для допускового контроля объекта

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК Э/02 С Об Г 15(46 04 БРЕТСТВУ У СВИ логичес в в различных т ро ство СССР23/02, 1982,ПУСКОВОГО КОНТ 4с ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ПИСАНИЕ ИЗ(56) Авторское свидетельство СССРВ 834678, кл. С 05 В 23/02,0 Об Р 546, 1979.Авторское свидетельУ 1056134, кл. С 05 В(54) УСТРОЙСТВО ДЛЯ ДОРОЛЯ ОБЬЕКТА(57) Изобретение относится к автомтике и вычислительной технике и может быть использовано для контроля,80124606 ких объектах, например дизель-электрических агрегатах электростанций,и позволяет повысить достоверностьконтроляБлок 3 уставок формируетнз последовательности импульсов блока 2 синхронизации два последовательных дваично-десятичных кода уставок, соответствующих нижней границе допуска и полю допуска, которые через элементы И 10 и 1 1, элемент ИЛИ 17 поступают на сумматор 6который последовательно увеличиваетзначение текущего кода регистра 4сдвига. При переполнении регистрасдвига открывается элемент И 12 и1246060 ин бс ПППППИППП 1 ППППИППППППППП 1 ПИПП 1Зр РИЛ Л,Л.сисисЛ-Л Л - Г -бс. Г 1 Лмри н Л - ,Л.-Л - .11- Л .гбр си м - Л, - Л - .Г 1 - Л - . Л Лнбс.с С Ч-Г 1 Л 1.1 1.1 1,1 1 Г 1.Гинни.с 1 Г - -1 Г - Пб Г - 1 ГГ - 1 Гии бнс ГХ бсбис.бс/СПОИ 7 - б 1"у" т иО 3 1И-Л ; - . - Г- и.РЬ-Ч - .г - 1 .Либи бс - Г - 1. Г - -1 Гссм,б. -Г 1 -Г=1 Лрсм,б -- Г 1 Г .11и си Л Г 1 Лбб-.сб- Г 1 - Г 1. Л -Нбиимб - Г 1 - Г 1 Л:бс сн - Г .1- -ГИИН. бб .-Г М 1 1. ЛИи-ю Г 1Лрис бО росЦ)рд Д Со став ит ель В . КопыловТехредМ.Хаданич Корректор М.Максимишинец Редактор Н.Егорова Заказ 3998/40 Тираж 836 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5"1" в младший разряд. Если контролируемьп параметр меньше нижней границы допуска, то на выходе преобразователя 1 аналог-длительностьимпульса появляется сигнал логического нуля, который через элемент НЕ24 и элемент И 14 поступает на выход устройства для сигнализации ичерез элемент ИЛИ 20 запускает одновибратор 7, который возвращаетустройство в исходное состояние. Если контрольный параметр находитсяв поле допуска, то на выходе преИзобретение относится к автоматике и вычислительной технике и можетбыть использовано для контроля процессов в различных технологическихобъектах, например, дизельэлектрических агрегатах электростанций.Цель изобретения - повьппение достоверности контроля.На фиг. .изображена функциональная схема устройства для допусковогоконтроля объекта; на фиг,2 - функциональная схема блока синхронизации иблока уставок; на фиг.3 - временнаядиаграмма работы устройства,Устройство для допускового контроля объекта содержит преобразователь 1 аналог-длительность импупьса,блок 2 синхронизации, блок 3 уставок,регистры 4 и 5 сдвига, сумматор б,одновибратор 7, триггеры 8 и 9, элементы И 10-16, элементы ИПИ 17-20,элементы 21-23 задержки, элементы НЕ24 и 25, ключ 26, информационный. вход 27 устройства и два выхода 28 и29,Блок 2 синхронизации (фиг.2) содержит генератор 30 импульсов, распределитель 31 импульсов, элементИЛИ 32 и выходные шины 33-36.Блок 3 уставок (фиг.2) содержитдва коммутатора 37 и 38, два элемента ИЛИ 39 и 40, два выхода 41 и 42.Информационный вход преобразователя 1 аналог-длительность импульса образователя 1 появляется сигналлогического нлуя, который запуска-ет одновибратор 7, тем самым возвращая устройство в исходное состояние, Если контролируемый параметрпревысит верхнюю границу допуска,то произойдет второе переполнениерегистра 4 сдвига и в регистр 5сдвига запишется "1" во второй разряд а с прямого выкода второгоразряда регистра 5 этот сигнал пройдет на выход устройства и черезключ 26 и элемент ИЛИ 20 - на одновибратор 7, который возвратитустройство в исходное состояние 3 ил. соединен с информационньм входом 27 устройства.Выход генератора 30 импульсов блока 2 синхронизации соединен со входом синхронизации регистра 4 сдвига и с входом распределителя Э импульсов, 41.-е выходы которого (=1,2.ш, гце ш -количество десятичных разрядов представления уставок) соедииены с входами элемента ИЛИ 32 блока2 синхронизации. Выходы распределителя 31 импульсов блока 2 синхронизации соединены соответственно черезкоммутаторы 37 и 38 с входами элементов ИЛИ 39 и 40 блока 3 уставок, выходы которых соединены соответствен" но с первыми входами элементов И 10и 11. 4 ш-й выход распределителя 31импульсов блока 2 синхронизации соединен с первым входом элемента И 12и с нулевыми входами триггеров 8 и 9,прямые выходы которых соединены соответственно со вторыми входами элементов И 1 О и 11. 11 ервый вход сумматора 6 соединен с выходом элемента ИЛИ 17, первый ивторой входы которого соединены соответственно с выходами элементов И 10 и 11.Выкод суммы сумматора 6 соединен с входом элемента 21 задержки и с первым входом элемента И 13, второй вход которого соединен шиной 36 с выходом элемента ИЛИ 32 блока 2 син50 3 1 хронизации. Выход переноса сумматора 6 соединен со вторым входом элемента И 12, Информационный вход регистра 4 сдвига соединен с выходом элемента ИЛИ 18, первый вход которого соединен с выходом элемента И 13 и с первым входом элемента ИЛИ 19. Выход элемента 21 задержки соедийен со вторым входом элемента ИЛИ 19, выход которого соединен через элемент 22 задержки со вторым входом элемента ИЛИ 19.Выход преобразователя 1 аналог- длительность импульса соединен через лемент НЕ 24 с первыми входами элемента ИЛИ 20 и элемента И 4, вы,ход которого соединен с выходом 28 ;устройства. Выход одновибратора 7 ,соединен с управляющим входом преобразователя 1 аналог-длительность импульса, с входом сброса регистра 5 сдвига, с единичным входом триггера 8 и с выходом элемента НЕ 25, выход которого соединен с третьим входом элемента И 12. Инверсный выход первого разряда регистра 5 сдвига соединен со вторым входом элемента И 14 и с первым входом элемента И 15, выход которого соединен с единичным входом триггера 9, Информационный и управляющий входы регистра 5 сдвига соединены через элемент 23 задержки с выходом элемента И 12 и со вторым входом элемента И 15. Третий вход элемента ИЛИ 17 соединен с выходом элемента И 16, первый и второй входы которого соединены соответственно с выходом регистра 4 сдвига и с инверсным выходом триггера 8. Второй вход сумматора 6 соединен с выходом первого разряда распределителя 31 импульсов блока 2 синхронизации, 4 щ-й выход которого соединен с информационными входом одновибратора 7, управляющий вход которого соединен с выходом элемента ИЛИ 20.Прямой выход. второго разряда регистра 5 сдвига соединен с выходом 29 устройства и с информационным входом ключа 26, выход которого соединен со вторым входом элемента ИЛИ 20.Устройство для допускового контроля объекта работает следующим образом.Ключом 26 устанавливают режим работы устройства. В режиме,качественного и количественного контроля на выходе ключа 26 действует сигнал ло 246060 4гического нуля, а в режиме качественного контроля объекта ключ 26 лодклкчает прямой выход второго разряда регистра 5 сдвига ко второмувходу элемента ИЛИ 20.5Рассмотрим работу устроиства врежиме качественного и количественного контроля объекта, когда на выходе ключа 26 действует сигнал логического нуля,Генератор 30 импульсов блока 2синхронизации вырабатывает тактовыеимпульсы, иэ которых (4 тп-разрядный)распределитель 31 импульсов форми 5рует 4 ш последовательностей импульсов, сдвинутых друг относительнодруга на время 1/ и действующих счастотой Г/4 в, где Е - частота тактовых импульсов генератора 30 импульсов ш количество десятичныхразрядов представления уставок. Изсигналов 41-х разрядов (1-1,2ш)распределителя 31 импульсов элементИЛИ 32 формирует последовательностьимпульсов, действующих с частотойЕ/4.Блок 3 уставок формирует из последовательностей импульсов блока 2синхронизации два последовательных30двоично-десятичных кода уставок,соответствующих нижней границе допуска Х и полю допуска Х- Х, гдеХ - верхняя граница допуска.На коммутаторах 37 и 38 устанавливаются соответственно двоично-десятичные коды 1 О - Х и 1 О -(Х-Х).Для кодировки десятичных чиселиспользуется 4 в-разрядный двоичнодесятичный код, в котором каждое десятичное число кодируется двоичнойтетрадой согласно следующей таблице:Десятичное число Двоичный код0 00001 00012 001045 Э 00114 01005 01016 01107 01118 11109 1111Коммутаторы 37 и 38 блока 3 уставок в единичных разрядах двоично-десятичных кодов уставок подключают со 55 ответствующие .выходы распределителя31 импульсов блока 2 синхронизациик входам элементов ИЛИ 39 и ИЛИ 40,на выходах которых формируются два5 1246060 последовательных двоично-десятичных кода уставок 10 - Х и 1 О в (Х -Х ))а; соответственно,Пуск устройства осуществляется автоматически от нулевого сигнала на выходе преобразователя 1 аналог-длительность импульса, который через элементы НЕ 24 и ИЛИ 20 запускает одновибратор 7, формирующий на выходе одиночный импульс из последовательности импульсов 4 ш-го выхода распределителя 31 импульсов блока 2 синхронизации.Одиночный импульс одновибратора запускает преобразователь 1 аналог- длительность импульса, устанавливает в нулевое состояние регистр 5 сдвига, устанавливает в единичное состояние триггер 8 и блокирует через элемент НЕ 25 элемент И 12.Преобразователь 1 аналог-длительность импульса преобразует аналоговой сигнал контролируемого параметра и чмпульсный сигнал, длительность которого пропорциональна величине аналогового сигнала на входе 27. Импульсный сигнал преобразователя 1 аналог-длительность импульса через элемент НЕ 24 блокирует элемент И 14 на время его действия,Триггер 8 в единичном состоянии пропускает сигнал с прямого выхода на элемент И 10, через который последовательный двоично-десятичный код установки 10 - Хпоступает с выхо да элемента ИЛИ 39 блока 3 уставок на первый вход элемента ИЛИ 17. В этовремя триггер 8 блокирует сигналом инверсного выхода элемент И 16, что обеспечивает стирание информации 4 О сдвигаемой под действием тактовых импульсов генератора 30 импульсов блока 2 синхронизации из регистра сдвига, Во время действия на первом, входе сумматора б младшего разряда двоична-десятичного кода уставки 10 - Х на втором входе сумматора 6 действует импульс первого разряда распределителя 31 импульсов блока 2 синхронизации. Сумматор 6 осущест вляет последовательно во времени за время 4 ш, тактов прибавление к начальному двоичному-десятичному коду уставки 10 - Х единицы младшего разряда, а последовательный двоично десятичный код результата через элементы 21 и 22 задержки и элементы ИЛИ 18 и 19 записывается в регистр 4 сдвига под действием тактовых импульсов генератора 30 импульсов блока 2 синхронизации. Регистр 4 сдвига содержит количество разрядов и==-4 ши дополняется элементами 21и 22 задержки на такт до 4 ш разрядов,Спустя 4 ш тактов после установкив единичное состояние триггер 8 сбрасывается в нулевое состояние импульсом 4 ш-го выхода распределителя31 импульсов блока 2 синхронизации.В нулевом состоянии триггер 8 блокирует элемент И 10 и открывает элемент И 16, подключая через элементИЛИ ./ выход регистра 4 сдвига кпервому входу сумматора 6. Текущийдвоично-десятичный код под действиемтактовых импульсов генератора 30 импульсов блока 2 синхронизации сдвиается, начиная с младшего разряда,с выхода регистра 4 сдвига через элементы И 16, ИЛИ 17 на первый входсумматора 6, на втором входе которого во время сдвига младшего разрядадвоично-десятичного кода действуетимпульс первого разряда распределителя 31 импульсов блока 2 синхронизации. Двоичный сумматор б последовательно за время 4 ш тактов увеличивает значение текущего двоично-десятичного кода регистра 4 сдвига наединицу младшего разряда, а новоезначение двоично-десятичного кодазаписывается с выхода суммы сумматора б через элементы 21 и 22 задержки и элементы ИЛИ 18 и 19 в регистр 4 сдвига,В дальнейшем устройство работаетаналогичным образом, и каждые 4 ш тактов двоично-десятичный код в регистре 4 сдвига увеличивается на единицу. Так будет продолжаться до техпор, пока в младшей тетраде текущегозначения двоично-десятичного коданавыходе суммы сумматора б не сформируется.код 1000 (восемь). В этом случае во время действия единичного сигнала четвертого разряда младшей тетрады на выходе сукиы сумматора 6 открывается элемент И 13, через который импульс выхода элемента ИЛИ 32блока 2 синхронизации записываетсячерез элементы ИЛИ 18 и 19 соответственно в регистр 4 сдвига и элемент 22задержки по месту действия соответственно сигналов второго и третьегоразрядов кода младшей тетрады. Сле 12467довательно, вместо кода 1000 в регистр 4 сдвига записывается код 1110, который соответствует десятичному числу восемь.В следующие 4 ш тактов код младшей тетрадь 1 10 (восемь) увеличивается на единицу, и в регистр 4 сдвига записывается в младшей тетраде код 1111 (девять), который в следующем цикле обеспечивает автоматически в процес- О се двоичного суммирования кода 1111 с единицей младшего разряда формирование в сумматоре 6 сигнала переноса из четвертого разряда младшей тетрады ,в первый разряд следующей тетрады. Таким образом обеспечивается десятичный счет в регистре .4 сдвига с начального двоичного-десятичного када установки 10 - Х . Дальнейшие вычисления в регистре 4 сдвига выпол няются аналогичным образом, а перенос из одной тетради в следующую выполняется таким же образом, как и описанный процесс переноса из младшей тетрады во вторую тетраду. 25Так будет продолжаться до тех пор, пока либо не переполнится регистр 4 сдвига, либо на выходе преобразователя 1 аналог-длительность импульса не закончится импульсный Зо сигнал и сформируется сигнал логического нуля.Если контролируемый параметр Хменьше нижней границы допуска Х, то время действия импульса на выходе З 5 преобразователя 1 аналог-длитель - ность импульса меньше интервала времени Хц , где=4 ш/Г - цикл суммирования единицы в сумматоре 6; тактовая частота генератора 30 им в 40 пульсов; ш -количество тетрад двоично-десятичного кода уставки 10 -Х в регистре 4 сдвига. В этом случае на выходе преобразователя 1 аналог- длительность импульса формируется сигнал логического нуля, который через элемент. НЕ 24 открывает элемент И 14, на втором входе которого действует сигнал логической единицы инверсного выхода первого разряда регистра 5 сдвига. Сигнал логической единицы, формируемый на выходе элемента И 14, поступает на первый выход 28 устройства и может быть использован для включения световой или 55 звуковой сигнализации о выходе контролируемого параметра за нижнюю границу допуска, либо для включения ре 060гулятора, стабилизирующего значение контролируемого параметра в пределах поля допуска.Кроме того, в случае выхода контролируемого параметра за нижнюю границу допуска, сигнал логического нуля с выхода преобразователя 1 аналог-длительность импульса поступает через элементы НЕ 24 и ИЛИ 20 на управляющий вход одновибратора 7,который выделяет ближайший импульс из последовательности импульсов, действующей на 4 ш-ом выходе распределителя 31 импульсов блока 2 синхронизации. Запуск одновибратора 7 возвращает описанным образом устройство в исходное состояние, и устройство начинает отрабатывать следующий цикл опроса контролируемого параметра на информационном входе 27.Если контролируемый параметр Х больше нижней границы допуска Х , то регистр 4 сдвига переполнится раньше, чем закончит действовать импульсный сигнал на вьходе преобразователя 1 аналог-длительность импульса. В этом случае, спустя время Х, Г после начала цикла опроса (формирования импульса на выходе одновибратора 7), на выходе переноса сумматора 6 появляется сигнал перекоса из 4 ш-го разряда двоично-десятичного кода, который открывает элемент И 12. Импульс 4 ш-го разряда распределителя 31 импульсов блока 2 синхронизации прохо-. дит через элементы И 12, И 15 и устанавливает триггер 9 а единичное состояние на время 4 ш тактов. Импульс переполнения регистра 4 сдвига, формируемый на выходе элемента И 12, спустя время задержки на такт поступает через элемент 23 задержки на информационный н управляющий входы регистра 5 сдвига и записывается в него в первом разряде, На.инверсном выходе первого разряда 5 сдвига формируется сигнал логического нуля, блокирующий элементы И 14 и 15. Триггер 9 в единичном состоянии открывает элемент И 11, через который последовательный двоично-десятичный код уставки 10 - (Х - Х) с выхода элемента ИЛИ 40 блока 3 уставки поступает, начиная с младшего разряда, на первый вход сумматора 6.Сумматор 6, как было ранее описано, прибавляет единицу к начальному коду уставки, и двоична-десятичный9; 1246 код результата 10 в (Х - Х)+1 с выхода суммы сумматора 6 записывается через элементы 21 и 22 задержки и элементы ИЛИ. 18 и 19 в регистр 4 сдвига. Далее вычисления в регистре 4 сдвига выполняются аналогичным образом до тех пор, пока либо вновь не переполнится регистр 4 сдвига, либо не закончится действие импульса на выходе преобразователя 1 аналог-дли тельность импульса.Если контролируемый параметр находится в пределах поля допуска, то на выходе преобразователя 1 аналог- длительность импульса формируется 15 сигнал логического нуля раныде второго переполнения регистра 4 сдвига.Б этом случае сигналом логического нуля с выхода преобразоватепя 1 аналог-длительность импульса через 20 элементы НЕ 24 и ИЛИ 20 запускается одновибратор 7, выходной импульс ко - торого возвращает устройство в исходное состояние, и начинается новый цикл опроса, который осуществля ется аналогичным образам.Если контролируемый параметр Х превысил границу допуска Хв, то второе переполнение регистра 4 сдвига произойдет раньше, чем закончит дей ствовать импульсньдл сигнал на выходе преобразователя 1 аналог-длительность импульса.Б этом случае, спустя время ХГ после начала цикла опроса, на выходе 55 переноса сумматора 6 появится сигнал переноса из 4 д-го разряда двоичнодесятичного кода, который откроет элемент И 12. Импульс второго переполнечия регистра 4 сдвига, форми руемьгй на выходе элемента И 12, спустя такт, поступает через элемент 23 задержки на информационный и управляющий входы регистра 5 сдвига, в котором ранее записанная единица первого переполнения сдвигается из первого разряда во второй, а сигнал второго переполнения записывается. в первый разряд. Таким образом, на прямом выходе второго разряда регистром 50 5 сдвига формируется сигнал логической единицы, который поступает на второй выход 29 устройства и может быть использован,цля вкпючения световои или звуковой сигнализации о выходе контролируемого параметра за верхнюю границу допуска, либо для включения регулятора, стабили 10зирующего значение контролируемогопараметра в пределах поля допуска.После второго переполнения регистра 4 сдвига в нем начинает формироваться двоично-десятичный код отклонения контролируемого параметраот верхней границы допуска, т.е, величина Х-ХДвоично в десятичн код величиныХ-Х, формируется в регистре 4 сдвига за время (Х - Х )путем счетаколичества импульсов перзого разряда распределителя 31 импульсовблока 2 синхронизации, которые поступают на вход сумматора 6, Десятичный счет импульсов осуществляется в цепи циркуляции кодов черезсумматор 6, элементы 21 и 22 задерж-.ки элементы ИЛИ 18 и 19, регистр 4сдвига, элементы И 6 и ИЛИ 17 аналогичным образом,Как только на выходе преобразователя 1 аналог-длительность импульса сформируется сигнал логического нуля, устройство возвращается висходное состояние, так как черезэлементы НЕ 24 и ИЛИ 20 запускаетсяодновибратор 7, по выходному сигналу которого с выхода регистра 4сдвига может быть считан двоично-десятичньпл код величины Х-Х количественной оценки отклонения контролируемого параметра от верхней границыполя допуска,Б случае выхода контролируемогопараметра за пределы нижней границыполя допуска, в момент окончания импульса на выходе преобразователя 1аналог-длительность импульса в регистре 4 сдвига формируется двоичнодесятичный код 10 -(Х -Х) количестнвенной оценки отрицательного отклонения контролируемого параметра отнкгней границы поля допуска, которыйпо сигналу одновибратора 7 может бытьсчитая с выхода регистра 4 сдвига.Дво:ично-десятичный код количественных оценок выхода контролируемогопараметра за пределы поля,цопуска посигналам блока 2 синхронизации считывает"я с выхода регистра 4 сдвигаи по сигналам с выхода одновибратора 7 поступает на устройство десятичной индикации или в цифрогечатьдля регистрации отклонений контролируемого параметра.Таким образом, устройство осуществляет качественный контроль парамет 1246060 12ра, формируя сигналы на выходах 28 или 29 в случаях выхода контролируемого параметра за пределы паля допуска, а также выполняет вычисление количественных оценок отклонения контролируемого параметра от границ паля допуска, которые формируются в виде двоична-десятичных кодов в регистре 4 сдвига.Если устройство используется толь ко для сигнализации случаев выхода контролируемого параметра за пределы поля допуска, либо для релейного управления контролируемым параметром, то частота опроса информационного входа 27 может быть дополнительно повышена путем подключения прямого выхода второго разряда регистра 5 сдвига через ключ 26 ко втором т входу элемента ИЛИ 20. В этом случае вычис ление количественной оценки превышения контролируемого параметра верхней границы поля допуска не производится, а устройство работает аналогично описанному, до момента фарми рования второго переполнения регистра 4 сдвига.Импульс второго переполнения регистра 4 сдвига с выхода элемента И 12 через элемент 23 задержки поступает ЗО на информационный и управляющий входы регистра 5 сдвига, в котором единица первого переполнения сдвигается из первого разряда ва второй. Сигнал лоф гической единицы второго разряда ре. гистра 5 сдвига через ключ 26, элемент ИЛИ 20 запускает одновибраторвыходной сигнал которого сбрасывает и вновь запускает преобразователь 1 аналог-длительность импульса, устанавливает регистр 5 сдвига в нулевое состояние, устанавливает триггер 8 в единичное состояние и , блокирует через элемент НЕ 25 элемент И 12. Таким образом, устройство 45 возвращается в исходное состояние и начинается новый цикл опроса информационного входа 27 без затрат времени на измерение количественной оценки превышения контролируемого параметра верхней границы поля допуска.На фиг.З приведена временная диаграмма работы устройства при выходе контролируемого параметра за пределы верхней границы поля допуска в режиме качественного контроля, когда ключ 26 подключает через элемент ИЛИ 20 управляющий вход одновибратора 7 к прямому выходу второго разряда регистра 5 сдвига. Временная диаграмма построена для импульсов положительной полярности, сигнал логической единицы соответствует верхнему уровню, сигнал логического нуля - нижнему уровню. Выходы суммы и переноса сумматора б обозначены на фиг,З соответственно Б см 6 и РСМ 6.Для представления уставак выбран адин десятлчньй разряд (ш=1), и значения уставак О" -Х =7 при ХН=З и 10 - (Х - Х,)=8 при Х =5, Х=З,Распределитель 31 импульсов блока 2 синхронизации имеет четыре разряда, а выходной сигнал элемента ИЛИ 32 при ш=1 совпадает с сигналом 4-га разряда распределителя 31 импульсов. На выходах 41 и 42 постоянно генерируются последовательные коды уставак 0111 (семь) и 1110 (восемь) соответственна. Как следует из временной диаграммы-, после превышения контролируемым параметром верхней границы поля допуска на прямом выходе второго разряда регистра 5 сдвига ("1 " 2 р.РС 5) формируется сигнал логической единицы, Следующий цикл опроса контролируемого параметра объекта начинается автоматически, так как сигнал логической единицы второго разряда регистра 5 сдвига через ключ 26 элемента ИЛИ 20 запускает однавибратар 7, и цикл опроса кантралирусмага параметра повторяется аналогичным образом, На временной диаграмме выхода преобразователя 1 аналог-длительность импульса (ПА - ДИ 1) атмече,ы интервалы времени, соответствующие нижней границе Х,. и полю допуска (Хв - Х )хН х , где=4/Г, Х . - частота тактовых импульсов генератора 30 импульсов.Формула н з о б р е т е н и яУстройство для дапускавага контррля объекта, содержащее преобразователь аналаг-дл ьгельнасть импульса, первык регистр сдвига, сумматор два триггера, блок синхронизации, блок уставак, шесть элементов И, три элемента задержки, три элемента ИЛИ, первый элемент НЕ, причем информационный вход преобразователя аналог- длительность импульса является инфармаь 1 ионным входом устройства, вход3первого элемента НЕ соединен с выходам преобразователя аналог-длительность импульса, а выход - с первым входом пятого элемента И, выход которого является первым выходом устройства, второй выход блока синхронизации соединен с вторым входом четвертого элемента И, группы выходов - с группами нходсн блока установок, первый и второй выходы которого соединены с первыми входами первого и второго элементов И соответственно, выходы которых соединены соответственно с первым и вторым входами первого элемента ИЛИ, выход которого соединен с первым входом сумматора, выход переполнения которого соединен с вторым входом третьего элемента И, выход суммы - с первым входом четвертого элемента И и входом первого элемента задержки, выход которого соединен с вторым входом третьего элемента ИЛИ,первый вход которого соединен с выходом четвертого элемента И, выход - с входом второго элемента задержки, выход которого соединен с вторым входом нторого элемента ИЛ первый вход которого соединен с выходом четвертого элемента И, а ныход - с информационным входом первого регистра сдвига, вторые входы первого и второго элементов И соединены соответственно с прямыми выходами первого и второго триггеров, входы установки в нулевое состояние которых соединены между собой, с первым входом третьего элемента И и выходом старшего разряда последней группы выходов блока синхронизации, о т л ич а ю щ е е с я тем, что с целью повышения достоверности контроля, н устройство введены ключ, однонибра 2460 б 0тор, второй элемент НЕ, седьмой элемент Р 1 и нторой регистр сдвига, инверсный выход первого разряда которого сое.динен с первым входом шестого элемента И и вторым входом пятогоэлемента И, прямой выход второгоразряда - с информационным входомключа и является вторым выходом устройства а вход сброса - с упранля 10 ющим входом преобразователя акалогдлительность импульса, с входом установки в единичное состояние первого триггера с входом второго элемента НЕ и выходом одновибратора,15 информационный вход которого соединен с первым входом третьего элемента И, управляющий вход - с выходом четвертого элемента ИЛИ, второй вход которого соединен с инфор 20 мационным выходом ключа, первый входс ньгодом первого элемента НЕ. выходвторого элемента НЕ соединен с третьим входом третьего элемента И, выходкоторого соединен с входом третьегоэлемента задержки, выход которогосоединен с информационным и управляющим входами второго регистрасдвига, вход - с нторым нходом шестого элемента И, выход которого сое 30 динен с. входом установки н единичное состояние второго триггера, инверсный выход первого триггера соединен с вторым входом седьмого элемента И, выход которого соединен стре .ьим входом первого элементаИЛИ, первый вход - с выходом первогорегистра сдвига, вход синхронизациикоторого соединен с первым выходомблока синхронизации, выход младшего4) разряда первой группы выходов которого соединен с вторым входом сумматора, 1246060