Устройство для сжатия и накопления графической информации

СОЮЗ СОВЕТСНИХсйииямесиииРЕСПУБЛИН 6; зса С 08 С ОСУДАРСТВЕНН ДЕЛАМ ИЗОБ ОМИТЕТ ССС Ретений и ОткРытийр У 1Я ОПИСАНИЕ ИЗОБРЕТЕНИ К АВТОРСКОЮ СТВ ЯБЙН 0)ь ле-. входу ервоего(56) 1. Авторское свидетельство СССРВ .732941, кл. б 06 К 15/20, 1980.2. Коган Б.М. Электронные и вычислительные системы и машины. "Энергия",1979, с. 109 (прототип).3. Друзин Я.В Когатер С,Э, Тевизионные системы отображения информации. "Энергия", 1975, с. 784. Кунт И., Джонсен О. Блочное кодирование графических материалов,т. 68 ТИИЭР, 1980, В 7, с. 21-40.(54)(57) 1. УСТРОЙСТВО ДЛЯ СЖАТИЯ ИНАКОПЛЕНИЯ ГРАФИЧЕСКОЙ ИНФОРМАЦИИ,содержащее первый регистр, выходы которого подключены к информационнымвходам дешифратора адреса, выходыкоторого подключены к первым входамблока памяти, выходы которого подключены к информационным входам первогоблока усилителей, выходы которогоподключены к первым входам второгорегистра, первые выходы которогоподключены к первым выходам устройства, вторые выходы второго регистраподключены к первым информационнымвходам второго блока усилителей, выходы которого подключены к вторымвходам блока памяти, блок управленияпервый, второй, третий, четвертый,пятый и шестой выходы которого подключены соответственно к управляющимвходам первого регистра, дешифратораадреса, второго и первого блока усилтелей и ворого регистра, первый вход блока управления подключен кпервому входу устройства, о т л и -ч а ю щ е е с я тем, что, с цельюупрощения устройства, в него введеныэлементы И, элементы ИЛИ, элемент НЕ,элементы задержки, счетчики, блокй,элементов И, блок элементов ИЛИ, третий регистр, входы которого являютсявходами устройства, выходы третьегорегистра подключены к вторым информационным входам второго регистра ипервым входам первого элемента ИЛИ,выход которого подключен к первомувходу первого элемента И и через элемент НЕ к первому входу второго эле-мента И, выход первого элемента Иподключен через первый элемент задержки к третьему управляющему входу второго регистра, первому входу первого счетчика, управляющему входу третьего регистра и первому входу второго элемента ИЛИ и через второй счетчик к информационным входам перого блока элементов И и через второйэлемент задержки к второму входу бло-ка управления и стробирующему входу первого блока элементов И, выходы первого и второго блоков элементов И через блок элементов ИЛИ подключены, к информационным входам первого регистра, стробирующий иинформационные входы второго блока элементов И подключены соответственно к первому и третьему входам устройства, первые фВ выходы первого и третьего счетчика подключены соответственно к третьим и четвертым информационным входам второго регистра, второй выход третье- го счетчика подключен к второму первого счетчика, второй выход п го счетчика и третий вход треть1 Й 9 бб 15 счетчика подключены соответственнок первому и второму входам третьего элемента И, выход которого подключен к второму входу первого элемента ИЛИ, вторые входы первого ивторого элементов И объединены иподключены к выходу третьего элемента задержки, вход которого объединене входом третьего счетчика и подключен к четвертому входу устройства,выход второго элемента И подключенк второму входу второго элементаИЛИ, выход которого является вторымвыходом устройства. 2. Устройство по и, 1, о т л и - ч а ю щ е е с я тем, что блок управления содержит триггер, элементы задержки, элементы И и элементы ИЛИ, выход первого элемента ИЛИ через пос. ледовательно соединенные пврвый, вто. Изобретение относится к автомати"ке и вычислительной технике и может быть использовано в системах отображения информации.Известно устройство для отображе ния графической информации на экране электроннолучевой трубки, содержащее три блока памяти, четыре многоразрядных сдвигающих регистра, три элемента И, три счетчика и тактовый генератор.10 Устройство воспроизводит графическую информацию, сжатую" предварительно с помощью четырехкаскадного самоадаптирующего одномерного блочного кодирования 1 11.15Недостатком устройства является слабая защита от ошибок, обусловленная применяемым методом сжатия графической информации. Так при случайном искажении даже одного бита, эа писанного в четвертом, третьем, вто-, ром регистрах или третьем, втором блоках памяти, все графическое изображение может неузнаваемо исказиться.Кроме того, недостатком устройства является его сложность, обусловлен ная необходимостью использования для запоминания графической информации трех блоков памяти и четырех многоразрядных сдвигающих регистров. 30 рой и третий элементы задержки подключены к первым входам первого н второго элементов И, выход первого элемента И непосредственно, а выход второго элемента И через четвертый элемент задержки подключены соответственно к первому и второму входам второго элемента ИЛИ, выходы триггера подключены к вторым входам первого и второго элементов И, первые и вторые входы первого элемента ИЛИ и триггера объединены и подключены соответственно к первому и второму входам блбка управления, выход перво. го элемента задержки, выход второго элемента задержки, выход второго элемента ИЛИ, выход второго элемента И, первый выход триггера и второй вход первого элемента ИЛИ являются соответственно первым - шестым выходами блока управления. Наиболее близким к изобретению по технической сущности является уетройство для хранения информации, содержащее последовательно соединенные регистр адреса, блок адресной выборки с дешифратором кода адреса, запоминаю щий массив, блок усилителей считывания (БУС), информационный регистр, блок усилителей записи (БУЗ), соединенный с вторым входом запоминающего массива, блок управления памятью 2 3Каждому элементу разложения графического изображения на экране ЭЛТ в оперативном запоминающем устройстве (ОЗУ) однозначно соответствует одна ячейка для хранения одного бита 3 ,В то же время известно из статистических измерений, что в любом графическом изображении фон, кодируемый одними нулями и не несущий никакой информации, составляет обычно не менее 907, а элементы изображений имеют корреляционную зависимость, т,е. сгруппированы обычно, а не разбросаны хаотично 1 4,1.Недостатком известного устройства является большой объем ОЗУ, необходимый для записи "информационного рельефа" экрана ЭЛТ, имеющего большую избыточность.Цель изобретения - упрощение уст-ройства путем сокращения объема памяти,Поставленная цель достигаетсятем, что. в устройство для сжатия и 5накоплейия графической информации,содержащее первый регистр, выходыкоторого подключены к информационнымвходам дешифратора адреса, выходы ко.торого подключены к первым входам 10блока памяти, выходы которого подклю.чены к информационным входам первогоблока усилителей, выходы которогоподключены к первым входам второгорегистра, первые выходы которого подключены к первым выходам устройства,вторые выходы второго регистра подключены к первым информационным входам второго блока усилителей, выходы которого подключены к вторым входам блока памяти, блок управления,первый, второй, третий, четвертый,пятый и шестой выходы которого подключены соответственно к управляющимвходам первого регистра, дешифратора 5адреса, второго и первого блока усилителей и второго регистра, первыйвход блока управления подключен кпервому входу устройства, введеныэлементы И, элементы ИЛИ, элемент НЕ, 30элементы задержки, счетчики, блокиэлементов И, блок элементов ИЛИ, третий регистр, входы которого являютсявходами устройства, выходы третьегорегистра подключены к вторым информационным входам второго регистра ипервым входам первого элемента ИЛИ,выход которого подключен к первомувходу первого элемента И и через элемент НЕ к первому входу второго элемента И, выход первого элемента Иподключен через первый элемент задержки к третьему управляющему входуевторого регистра, первому входу первого счетчика, управляющему входутретьего регистра и первому входувторого элемента ИЛИ и через второйсчетчик к информационным входам первого блока элементов И и через второй элемент задержки к второму входублока управления и стробирующему входу первого блока элементов И, выходыюпервого и второго блоков элементов Ичерез блок элементов ИЛИ подключены,к информационным входам первого ре- .угистра, стробирующий и информационныевходы второго блока элементов И подключены соответственно к первому и третьему входам устройства, первые выходы первого и третьего счетчика подключены соответственно к третьим и четвертым информационным входам вто рого регистра, Второй выход третьего счетчика подключен к второму входу первого счетчика, второй выход первого счетчика и третий выход третьего счетчика подключены соответственно к первому и второму входам третьего элемента И, выход которого подключен к второму входу первого элемента ИЛИ, вторые входы первого и второго элементов И объединены и подключены к выходу третьего элемента задержки, вход которого объединен с входом третьего счетчика и подключен к четвертому входу устройства, выход второ го элемента И подключен к второму входу второго элемента ИЛИ, вьмод которого является .вторым выходом устройства.Кроме того, блок управления содержит триггер, элементы задержки, элементы И и элементы ИЛИ, выход первого элемента ИЛИ через последовательно соединенные первый, второй и третий элементы задержки подключены к первым входам первого и второго элементов И, выход первого элемента И непосредственно, а выход второго элемента И через четвертый элемент задержки подключены соответственно к первому и второму входам второго элемента ИЛИ, выходы триггера подключены к вторым входам первого и второго элементов И, первые и вторые входы первого элемента ИЛИ и триггера объединены и под-, ключены соответственно к первому и второму входам блока управления, выход первого элемента задержки, выход второго элемента задержки, выход второго элемента ИЛИ, выход второго элемента И, первый выход триггера и второй вход первого элемента ИЛИ являются соответственно первым - шестым выходами блока управления.За счет введения указанньм элементов и связей между ними устройство позволяет уменьшить в среднеи в 3 раза требуемьй объем ОЗУ. Информация формируется и хранится в ОЗУ по каждому адресу в виде 16-разрядных кодо- грамм. Их этих 16 разрядов 8 разрядов несут информацию о коде подсвета ненулевых (нефоновых) участков строк длиной в 8 элементов разложения изображения. В каждой телевизионной стро1096675 Ьразрядный блок информации в 5"й стро" ке относительно 4-й. В этом случае 5-я строка будет второй относительно четвертой и адресация следовательно, ее возможна. Вероятность того, что к 8-разрядный блок графической информао ции будет состоять из одних нулей,равна ке при растровом методе разввертки обычно можно получить 400-500 элемен тов разложения изображения. Для удоб ства выберем число элементов разложения равным 448. В этом случае на одной строке уместится 56,8-разряднь кодов подсвета. Для того, чтобы можн было адресовать любой из этих 56 участков, необходимо минимум 6 двоичных разрядов, поскольку число различ ных комбинаций из 6 двоичных разрядов равно 2 = 64. Поэтому 6 разрядов в 16-разрядных кодограммах отводится на адресацию ненулевого 8-разрядного кода подсвета в строке. Два оставших ся разряда кодограммы предназначены для адресации строки, в которой находится отображаемый 8-разрядный ненулевой блок информации, относительно текущей отображаемой строки. С по мощью "-х разрядов возможно адресовать 2 = 4 строки относительно текущей строки, Для определенности в устройстве принята следующая адресация строк относительно текущей стро ки; комбинация 00 означает, что соответствующий 8 разрядный код подсве. та находится в текущей строке, комбинация 01 означает, что ненулевой 8-разрядный блок информации находится в следующей строке, комбинация 10 означает, что соответствующий 8-разрядный.блок информации находится во второй относительно текущей строке, комбинация 11 означает, что соответствующий 8-разрядный ненулевой блок информации находится в последующей третьей по счету строке отноСительно текущей строки.Таким образом, по каждому адресу 40 в ОЗУ хранится 8-битовой ненулевой информационный код подсвета и 8-разрядный адрес этого кода подсвета в любом из 56 х 4 мест очередных 4-х строк. При этом 6 разрядов из 8 раэря. дов адреса указывает положение 8- разрядного блока в строке, а 2 разряда адресуют одну из 4-х очередных строк относительно строки, которая адресовалась предыдущей 16-разрядной кодограммой. Допустим, в первых 4-х строках одна нулевая информация (Фон), а ненулевая информация только в 5-й строке. В этом случае в виде исключения адресуется и записываетс в па55 мять в 4-й строке последний нулевой 8-разрядный блок информации, а следующая 16-разрядная кодограмма будет уже адресовать первый ненулевой 8 Р (Оэ 811) = Р (0) Р (О/0)7 у (1) где Р (0) - вероятность того, первыйэлемент 8-разрядного блока нулевой;Р(0/0) - условная вероятность того, что текущий элемент 8-разрядного блока графической информации является нулевым при предыдущем нулевом элементе.Тогда вероятность того, что 8-разрядный блок. графической информации является. ненулевым равнаР (О; 8, 1) 1 - Р (О) Р (О/0) (2,Если эта вероятность равна к примеру 1/ 10, то это означает, что 9/10 графического изображения составляет Фон, который в ОЗУ в предлагаемом устройстве не записывается, Следовательно, требуемый объем ОЗУ для записи ненулевых блоков будет в этом случае в 10 раз меньше, т.е, коэффициент выигрыша в объеме памяти .вычисляется по следующей формуле: Сомножитель 2 добавлен вследствие того, что на каждые 8 информационных разрядов в устройстве приходится 8 адресных разрядов. Для типичных графи ческих изображений, приееденных в 1.41 приведены вероятности Р (О) и Р (О/0) Несмотря на то, что в41 на с. 22 ;изображен печатный и прописной текст, а также довольно насыщенные различного рода линиями географические ландшафты, средние значения вероятностей получились Р (0)0,933; Р (ОЮ)0,983 и, соответственно, средний коэффициент выигрыша в объеме памяти, полученный дляэтих изображений по формуле (3), равен 3. Путем машинного моделирования были опробованы различные длины информационных блоков с адресами и опре)делено, что наибольший коэффициент= 0,933 и Р (О/О) = 0,983 эта вероятность к примеру равна 0,2 10-"З,т.е. пренебрежимо мала.На фиг. 1 представлена функциональ 20ная схема предлагаемого устройства;на фиг. 2 - функциональная схема блока управления,Устройство содержит регистры 1, 2и 3, счетчики 4-6, элементы задержки7-9, элементы И 10-12, элементы ИЛИ 13и 14, блоки 15 и 16 элементов И,элемент НЕ 17, .дешифратор 18 адреса,блок 19 памяти, блок 20 элементовИЛИ, блок 21 усилителей считывания.выходы 28 и 29.Блок управления содержит триггер30, элементы 31-34 задержки, элементы ИЛИ 35 и 36, элементы И 37 и 38.35Устройство работает следующим образом.Рецепторная матрица графическогоизображения в соответствии с растро 40вой разверткой последовательно записывается в виде 8-разрядных блоковчерез первую группу входов 24 устройства в регистр 2. Запись происходитпараллельно во все 8 ячеек регистра453. На входе 25 при этом появляетсяединичный сигнал, свидетельствующийо том, что очередной блок графической информации записан в регистр 3.Этот сигнал поступает на вход элемента 7 задержки и на счетный вход счетчика 6, который под воздействиемданного сигнала изменяет свое значение на единицу.Если устройство находится в начальном состоянии, при котором значение счетчика 5 равно 3, а значениесчетчика 6 равно 55, то под воздействием импульса с входа 25 обнуляется 7 10 выигрьппа в объеме памяти получается в случае, описанном вьппе, когда длинь, . информационного блока равна 8 разрядам и соответственно 8 разрядам равен адрес блока. При этом адресация 8-разрядного кода плдсвета в 4-х текущих строках вполне достаточна, поскольку вероятность того, что в очередных 4-х .текущих строках графической информации будут одни нули, равнаР(0, 448 Ф,1) =Р(0) Рф/о)(ф У 6675 .8счетчик 6 и на его втором одиночном выходе появляется импульс переноса, ,который обнуляет счетчик 5. Импульсный сигнал приема информации с входа 25 задерживается элементом 7 задержки на время, необходимое для изменения значений счетчика 5 и счетчика 6 и после этого поступает на второй вход элемента И 11 и второй вход второго 10 элемента И 12. Допустим первый же записанный блок графической информации в регистре 3 содержит ненулевую информацию. В этом случае на выходе элемента ИЛИ 14 будет единичный сигнал, поступающий на вход элемента НЕ 17 и на первый вход элемента И 11При наличии единичного потенциального сигнала на первом входе элемента И 11 и единичного импульсного сигнала на втором его входе (с выхода элемента 7 задержки) на выходе элемента И 11 будет единичный импульсный сигнал. В этом случае .на выходе элемента НЕ 17 единичный сигнал будет отсутствовать и импульс с выхода элемента 7 задержки не пройдет через элемент И 12 Единичный импульсный сигнал с выходаэлемента И 11 поступает на входы элемента 8 задержки и элемента 9 задержки, а также на счетный вход счетчика 4 адреса. По этому сигналу происходит увеличение значения счетчика 4 адреса на единицу. После этого, на выходе элемента 9 задержки появляется единичный импульсный сигнал, разрешаю щий прохождение сигналов кода адреса с выхода счетчика 4 через первый блок 15 элементов И на первую груйпувходов блока 20 элементов ИЛИ и инициирующий цикл обращения к памяти.По этому сигналу, поступающему на вход блока 22 управления (БУП), генерируется последовательность управляющих сигналов, подаваемых на отдельные узлы памяти. При этом, сигнал "Запись" с выхода элемента 9 задержки поступает на первый вход БУП 22, устанавливает к -5-триггер 30 в нулевое состояние, поступает на пятый выход БУП, соединенный с вторым одиночным входом регистра 2, через элемент ИЛИ 35 и элемент 31 задержки поступает на первый выход БУП, .соединенный с одиночным входом регистра 1, через элемент 32 задержки поступает на второй выход БУП, соединенный с одиночным входом дешифратора 18 адреса, че.рез элемент 33 задержки, первый элемент И 38 и элемент ИЛИ 36 поступает10 1096675 на третий выход БУП, соединенный содиночным входом БУЗ 23,По разрешающему сигналу с первоговьасода БУП 22 осуществляется приемкода адреса с группового выхода блока 20 элементов ИЛИ в регистр 1. Поразрешающему сигналу с пятого выходаБУП 22 осуществляется занесение 8 разрядного блока графической информации в старшие разряды 16-разрядного )орегистра 2 и значений (в данном случае нулевых) счетчика 5 и счетчика 6в младшие разряды регистра 2, чтосоответствует записи первого ненулевого блока в строке с адресом 00. При 15этом происходит выдача данной информации на первую группу выходов регистра 2. После этого по разрешающемусигналу с второго выхода БУП 22. дешифратор 18 адреса дешифрирует код 20адреса, поступающий с группового вы,хода регистра 1, формирует в соответствующей ячейке блока 19 памяти.сиг, нал считывания, по которому осуществляется считывание слова в ячейке и, 25следовательно, очистка данной ячейки,При этом на БУС 21 не выдается сигнал с четвертого выхода БУП 22, чтоблокирует усилители считывания, и врегистр 2 информация с БУС 21 не пос- зоотупает. По разрешающему сигналу стретьего выхода БУП 22 БУЗ 23 осуществляет запись информации с первойгруппы выходов регистра 2 в выбраннуюячейку запоминающего массива (ЗИ)блока 19 памятИ.После записи информации в ЗИ навыходе элемента 8 задержки появляется единичный импульсный сигнал, обнуляющии регистр 2, регистр 3, счетчик 5 и поступающий на первый входэлемента ИЛИ 13. На выходе данногоэлемента, являющемся выходом 29 устройства, единичный импульсный сигналвоспримется как сигнал готовности45устройства к приему следующего 8-разрядного блока графической информации.Если устройство находится в рабочем состоянии, при котором значениесчетчика 5 равно 3, а значение счет 50чика 6 равно 54, то с приходом навход 25 устройства импульсного сигнала, сигнализирующего о записи оче;редного байта графической информациив регистр 3, значение счетчика 655устанавливается равным 55 и на егоодиночном выходе появляется единичный потенциальный сигнал, поступающий на первый вход элемента И 10,Так как значение счетчика 5 равно 3, то на его одиночном выходе также ;будет единичный потенциальный сигнал В этом случае на выходе элемента И 10 появляется единичный потенциальный сигнал, коорый поступает на одиночный вход элемента ИЛИ 14, а с его выхода далее проходит по тем же цепям, как было рассмотрено выше, и инициирует запись байта графической информации, даже если он нулевой.В младшие 8 разрядов регистра 2 будут записаны значения счетчика 5 и счетчика 6, соответствующие адресу последнего 56-го блока в четвертой строке относительно предьдущей ненулевой строки. После этого текущей .строке присваивается адрес 00 и адресация последующих блоков графической информации будет осуществляться относительно ее. Если устройство находится в рабочем состоянии, при котором значение счетчика 5 не равно 3 одновременно с любым значением счетчика 6, либо значение счетчика 5 равно 3, а значение счетчика 6 равно от нуля до 53-х включительно, то с приходом единичного импульсного сигнала с входа 25 устройства на счетный вход счетчика 6, на выходе элемента И 10 отсутствует единичный потенциальный сигнал. В ЗМ блока 19 памяти записываются в этом случае только ненулевые блоки графической информации с адресом, равным значению счетчика 5и счетчика 6, либо если в течение4-х последующих относительно предыдущей ненулевой строки (включая ее)следуют одни нулевые байты, то записывается последний байт четвертойстроки независимо от того нулевой онили нет, Запись в этом случае необходима для сохранения возможностиадресации последующих строк. При записи нулевого 8-разрядного рецепторного блока графической информации в регистр 3 с группы входов 24 устройства, на выходе регистра 3 останутся нулевые сигналы, поступающие на входы элемента ИЛИ 14 и на первую группу входов регистра 2. Если устройство находится в начальном состоянии, при котором значение счетчика 5 равно 3, а значение счетчика 6 равно 55, то с появлением импульсного сигнала приема информации на входе 25 устройства обнуляется счетчика 5 и б. Единичный потенциальный сигнална выходе элемента И 10 исчезает. Так как ца входах элемента ИЛИ 14 находятся все нули, то ца выходе данного элемента - нулевой сигнал, который поступает на вход элемента НЕ 17, ин .вертируется в единичный потенциальный сигнал на его выходе и поступает на первый вход элемента И 12. Единичный импульсный сигнал с выхода элемента 7 задержки, поступая на второй вход элемента И 11, не проходит через данный элемент из-за наличия на первом его входе нулевого сигнала, а, поступая на второй вход элемента И 12, проходит через этот элемент и 15 далее проходит через элемент ИЛИ 13 на выход 29 устройства. Появление единичного импульсного сигнала на выходе 29 устройства свидетельствует о готовности устройства к приему сле дующей очередной графической информации. В этом случае запись нулевого блока графической информации в ЗМ в качестве элемента кодограммы не происходит. Если устройство находится 25 при этом в рабочем состоянии, при котором значение счетчика 5 не равно 3 одновременно с любым значением счет. чика 6 либо значение счетчика 5 равно 3, а значение счетчика 6 равно от зО нуля до 53 включительно, то с приходом единичного импульсного сигнала с входа 25 устройства на счетный вход счетчика 6, данный счетчик изменяет свое состояние на единицу, но значения счетчика 5, счетчика 6 и регистра 3 не заносятся в регистр 2 и не записываются в ЗМ, поскольку за. писанный в регистр 3 байт графической информации является нулевым. В этом случае на выходе элемента И 12, как было показано выше, появляется единичными импульсный сигнал, проходящий через элемент ИЛИ 13 на выход 23 устройства и свидетельствующий о готовности устройства к приему следующего байта графической информации, Во время записи ненулевых байтов графической информации в ЗМ сиг- нал "Считывание" на одиночный вход 27 устройства це поступает. Только после записи всей графической информации в ЗМ может прийти сигнал "Считывание", поступающий ца одиночный вход 27 одновременно с поступлением55 параллельного кода адреса ячеек ЗМ на группу вх дон 26 устройства. Сигнал с входа 27 устройства разрешает . прохождециг ццформациц с входа 26 устройства через второй блок элемецтов И 16 цл второй групповой вход блока 20 элементов ИЛИ.Кроме гого, сит нал "Считывание с входа 27 поступает на второй вход БУП 22 и инициирует цикл обращения к памяти. БУП 22 генерирует последовательность управляющих сигналов, ини циирующих считывание информации из ячейки ЗМ по коду адреса, пришедшему на вход 26 устройства. При. этом, сигнал "Считываниец устанавливает Р -5- триггер 30 в единичное состояние, через элемент ИЛИ 35 и элемент 31 задержки поступает на первый выход БУП, соединенный с одиночным входом регист. ра 1, через элемент 32 задержки поступает на второй выход БУП, соединенный с одиночным входом дешифратора 18 адреса, через элемент 33 задержки и элемент И 37 поступает на четвертый выход БУП, соединенный с одиночным входом БУС 2 1, через элемент 34 задержки и элемент ИПИ 36 поступает на третий выход БУП, соединенный с одиночным входом БУЗ 23. С прямого выхода Р в 5 в триг потенциальный единичный сигнал поступает на шестой выход БУП, соединенный с третьим одиночным входом регистра 2, и разрешает прохождение импульсного сигнала через элемент И 37. По разрушающему сигналу с первого выхода БУП 22 происходит запись кода адреса с группового выхода блока 20 элементов ИЛИ в регистр 1. После этого, по сигналу с второго выхода БУП 22, дешифратор 18 адреса дешифрирует адрес, посылает сигналы, разрешающие считывание в заданные адресом ячейки ЗМ. При этом код записанного в ячейки слова считывается, а затем усиливается усилителями считывания БУС 21, по разрешаю щему сигналу с четвертого выхода БУП 22, и передается в регистр 2. Информацию с БУС 2 1 записывается в регистр 2 и постоянно выдается на первую группу выходов регистра 2, а также на группу выходов, являющуюся группой выходов 28 устройства, по разрешающему сигналу с шестого выхода БУП 22. После этого, в случае памяти с разрушающим считыванием ( при считывании все запоминающие элементы ячеек, хранящих код слова, устанавливаются в нулевое состояние), производится регенерация информации в ячей. ках путем записи в них цз регистра 21096675 13 считанного слова, При этом на одиночный вход БУЗ 23 подается сигнал с третьего выхода БУП 22, разрешающий запись информации в выбранную ранее ячейку ЗИ. После считывания всей информации из ЗМ устройство считывания видеосигналов посылает сигнал установки в начальное состояние счетчиков 5 и 6, а также обнуления счетчика 4 (сигнал обнуления не показан для упрощения схемы), и вццает сигнал "Конец считывания" в устройство пода чи рецепторной матрицы графической информации в регистр 3. После приема этого сигнала устройство подачи рецепторной матрицы. графической информации при наличии новой графической информации подает ее по-байтно в регистр 3,Таким образом, в устройстве запоминаются только ненулевые байты графической информации. Зти байты запоминаются вместе с адресом. Адресация блоков абсолютно-относительная, т,е. шесть разрядов.адресуют абсолютный адрес 8-разрядного блока в строке, а два разряда адресуют адрес строки относительно строки, в которой был пре 14дыдущий (ненулевой) блок графическойинформации, запомненной в устройстве.Таким образом, связь между последовательными 16-разрядными кодограммами в устройстве минимальна. При искажении любых битов графической информации искажения минимальны посравнению с блочным кодированием иобщая конфигурация иэображения сохО раняется, Возможны искажения отдельных битов в отдельных строках, чтойа общем фоне обычно из несколькихсот строк, будет сказываться незначительно. При искажении 2-х битов из 15 16-ти с относительным адресом строкивозможен лишь одновременный незначительный сдвиг части изображения по ., вертикали, что также не нарушит возможность распознавания изображения.20Эффект от использования изобретения по сравнению с базовым объектомсостоит в том, что в среднем в трираза экономится объем памяти для 25 хранения графической информации ивремя загрузки информационных магист.ралей под пересылку графической информации,