Интегральный формирователь фазовых импульсов

1. Интегральный формирователь фазовых импульсов, содержащий три триггера, три элемента И НЕ, шины установки, выходные шины и шину тактовых импульсов, соединенную с тактовыми входами триггеров, прямые выходы которых подключены к первым входам соответствующих элементов И НЕ, при этом первый I-вход и прямой выход первого триггера соединены соответственно с инверсным выходом и первым I-входом второго триггера, отличающийся тем, что, с целью повышения быстродействия и надежности, в него введены элемент НЕ, три блока задания перекрытия импульсов и дешифратор, входы которого соединены с шинами установки, а выходы подключены раздельно к вторым I-входам и первым К-входам триггеров, причем инверсный выход первого триггера соединен с первым I-входом третьего триггера, инверсный выход которого подключен к третьему I-входу второго триггера, при этом второй К-вход каждого из триггеров соединен с вторым I-входом последующего триггера, а третий К-вход каждого из триггеров подключен к выходу элемента И НЕ, второй вход которого соединен с инверсным выходом последующего триггера и первым входом соответствующего блока задания перекрытия импульсов, выходы которых подключены к выходным шинам, а вторые входы соединены через элемент НЕ с шиной тактовых импульсов.
2. Формирователь по п. 1, отличающийся тем, что блок задания перекрытия импульсов содержит элемент И НЕ и триггер, S-вход которого соединен с одним из входов элемента И НЕ и первым входом блока задания перекрытия импульсов, выход которого подключен к выходу триггера, а второй вход соединен с другим входом элемента И НЕ, выход которого подключен к R-входу триггера.
3. Формирователь по п. 1, отличающийся тем, что каждый триггер содержит пять элементов И НЕ и элемент И ИЛИ НЕ, первые входы элементов И которого соединены с первым входом первого элемента И НЕ и выходом второго элемента И НЕ, первый вход которого подключен к тактовому входу триггера и первому входу третьего элемента И НЕ, второй вход которого соединен с выходом четвертого элемента И НЕ, первый вход которого подключен к выходу элемента И ИЛИ НЕ и второму входу второго элемента И НЕ, третий вход которого соединен с вторым входом четвертого элемента И НЕ, выходом третьего элемента И НЕ и первым входом пятого элемента И НЕ, второй вход которого подключен к инверсному выходу триггера, второму входу первого элемента И элемента И ИЛИ НЕ и выходу первого элемента И НЕ, второй вход которого соединен с прямым выходом триггера, выходом пятого элемента И НЕ и вторым входом второго элемента И элемента И ИЛИ НЕ, при этом третьи, четвертые и пятые входы первого и второго элементов И элемента И ИЛИ НЕ подключены соответственно к I- и К-входам триггера.

Изобретение относится к импульсной технике, в частности к интегральным формирователям фазовых импульсов для управления интегральными микросхемами с зарядовой связью.
Целью изобретения является повышение быстродействия и надежности формирователя за счет расширения диапазона регулировки времени перекрытия фазовых импульсов.
На фиг. 1 приведена функциональная схема интегрального формирователя фазовых импульсов, на фиг. 2 функциональная схема триггера; на фиг. 3 - временные диаграммы работы интегрального формирователя фазовых импульсов.
Формирователь (фиг. 1) содержит триггеры 1, 2, 3, элементы Н-НЕ 4, 5, 6, элемент НЕ 7, блоки 8, 9, 10 задания перекрытия импульсов, дешифратор 11, шину 12 тактовых импульсов, шины 13, 14, 15, 16 установки, выходные шины 7, 18, 19.
Шина 12 тактовых импульсов соединена с тактовыми входами триггеров 1, 2, 3 и через элемент НЕ 7 с вторыми входами блоков 8, 9, 10, выходы которых подключены к выходным шинам 17, 18, 19, а первые входы соединены соответственно с инверсными выходами триггеров 1, 2, 3, первыми I-входами триггеров 3, 1 и третьим I-входом триггера 2 и вторыми входами элементов И-НЕ 6, 4, 5. Выходы и первые входы элементов И-НЕ 4, 5, 6 соединены соответственно с третьими К-входами триггеров 1, 2, 3 и прямыми выходами триггеров 3, 1, 2. Прямой выход триггера 1 соединен также с первым I-входом триггера 2, инверсный выход которого подключен к первому I-входу триггера 1. Выходы дешифратора 11 соединены с первыми К-входами и вторыми I-входами триггеров 1, 2, 3. Последние соединены также с вторыми К-входами соответственно триггеров 3, 1, 2. Входы дешифратора соединены с шинами 13, 14, 15, 16 установки.
Каждый из блоков 8, 9, 10 состоит из элемента И-НЕ 20 и триггера, выполненного на элементах И-НЕ 21, 22. Первый вход блока 8 (9, 10) соединен с S-входом триггера (вход элемента И-НЕ 21) и одним из входов элемента И-НЕ 20, выход которого подключен к R-входу триггера (вход элемента И-НЕ 22), а другой вход соединен с вторым входом блока 8 (9, 10), выход которого подключен к выходу триггера (выход элемента И-НЕ 21).
Каждый из триггеров 1, 2, 3 (фиг. 2) состоит из элементов И-НЕ 23, 24, 25, 26, 27 и элемента И-ИЛИ-НЕ 28. Первые входы элементов И элемента И-ИЛИ-НЕ 28 соединены с первым входом элемента И-НЕ 27 м выходом элемента И-НЕ 25, первый вход которого подключен к тактовому входу триггера 1 (2,3) и первому входу элемента И-НЕ 24, второй вход которого соединен с выходом элемента И-НЕ 23. Первый вход элемента И-НЕ 23 подключен к выходу элемента И-ИЛИ-НЕ 28 и второму входу элемента И-НЕ 25, третий вход которого соединен с вторым входом элемента И-НЕ 23, выходом элемента И-НЕ 24 и первым входом элемента И-НЕ 26. Второй вход последнего подключен к инверсному выходу триггера 1 (2, 3), второму входу первого элемента И элемента И-ИЛИ-НЕ 28 и выходу элемента И-НЕ 27, второй вход которого соединен с прямым выходом триггера 1 (2, 3), выходом элемента И-НЕ 26 и вторым ходом второго элемента И элемента И-ИЛИ-НЕ 28. Третьи, четвертые и пятые входы первого и второго элементов И элемента И-ИЛИ-НЕ 28 подключены соответственно к I- и К-входам триггера 1 (2,3).
Интегральный формирователь фазовых импульсов работает следующим образом.
Допустим, что на выходных шинах 17, 18, 19 установлена комбинация уровней U₁₇=1, U₁₈=0, U₁₉=0, что соответствует выходным уровням триггеров 1, 2, 3: Q₁=1, Q₂=0, Q₃=0. Соответственно входные состояния триггеров 1, 2, 3:
I₁=1, I₂=1,I₃=0
K₁=1, K₂=0, K₃=1
В момент прихода фронта тактового импульса U₁₂ (фиг. 3а) триггеры переключаются в соответствии с логикой работы IK-триггера и устанавливается следующая комбинация уровней: Q₁=0, Q₂=1, Q₃=0. При этом Q₂ 0 и, следовательно, U₁₈= 1, но выключение фазы U₁₇ блокируется уровнем U₁₂=1. И только после окончания тактового импульса блок 8, с выхода которого снимается выходной импульс первой фазы U₁₇, переключается в состояние U₁₇=0.
Таким образом, обеспечивается перекрытие фазовых импульсов на смежных выходах на величину длительности входного тактового импульса.
Аналогично при подаче тактовых импульсов отрабатывается каждый из фазовых импульсов, обеспечивается выход из запрещенных состояний и динамическая установка требуемых статических состояний.
Для установки требуемого статического состояния формирователь содержит шины 13, 14, 15, 16 установки. Логическими сигналами на шинах 14, 15, 16 задаются необходимые выходные фазовые уровни U₁₇-U₁₉ в статическом состоянии, а на шину 13 подается сигнал разрешения установки. Низкий уровень на одном из выходов дешифратора 11 в зависимости от комбинации сигналов на шинах 14, 15, 16 устанавливается в соответствии с таблицей.
Каждая из приведенных в таблице комбинация сигналов встречается в динамике формирования фазных импульсов. При этом за счет связей между триггерами 1, 2, 3 обеспечивается динамическая установка требуемого статического состояния. Все прочие комбинации уровней не встречаются в процессе формирования фазных импульсов при управлении регистрами на интегральных схемах с зарядовой связью, поскольку установка одного из таких статических состояний приводит к нарушению естественного хода фаз, поэтому такие состояния считаются запрещенными. Однако, если в процессе работы происходит сбой (например, из-за кратковременного отключения питания) и на выходных шинах устанавливается запрещенная комбинация уровней, то формирователь осуществляет выход на разрешенную комбинацию, что следует из алгоритма его работы, заданного связями между триггерами 1, 2,3. При высоком логическом уровне на шине 13 (фиг. 36) формирователь работает в динамическом режиме, формируя последовательности импульсов на выходных шинах 17, 18, 19 (фиг. 3е, ж, и). Состояние формирователя в этот период времени не зависит от комбинации логических уровней на шинах 14, 15, 16 установки. При подаче низкого логического уровня на шину 13 формирователь продолжает вырабатывать фазовые импульсы до того момента времени, пока на выходных шинах не установится требуемая комбинация выходных уровней, совпадающая с комбинацией логических уровней на шинах 14, 15, 16 (фиг. 3в, г, д). После этого дальнейшее формирование фазовых импульсов прекращается, а статическое состояние на выходных шинах поддерживается в течение времени действия низкого логического уровня на шине 13. Таким образом исключается образование укороченных фазовых импульсов при установке статического состояния. Выход из статического состояния и возобновление формирования импульсов на выходных шинах осуществляется при подаче высокого логического уровня на шину 13. После установки высокого логического уровня на шине 13 логические уровни на шинах 14, 15, 16 могут быть изменены для последующей установки другого статического состояния.
В данном формирователе минимальная длительность тактового импульса определяется срабатыванием каждого триггера (1-3) по тактовому входу. Для интегральных триггеров и, в частности, для триггера, схема которого приведена на фиг. 2, справедливо следующее выражение для минимальной длительности тактового импульса:
t_и.мин= 2t¹⁰_зд.р,
где t¹⁰_зд.р задержка распространения сигнала при включении элемента И-НЕ функциональной схемы триггера.
Минимальная величина периода тактовых импульсов Т_мин определяется временем, необходимым для подготовки триггера к следующему срабатыванию, т.е. временем, необходимым для срабатывания и записи новой информации в первую ступень триггера. Для данного формирователя с учетом конкретной схемы триггера.
T_мин=6t_зд.ср,
где t_зд.ср средняя задержка распространения сигнала в логических элементах функциональной схемы формирователя и триггера.
Время перекрытия импульсов на смежных выходах t_пep определяется как разность между моментом начала выходного фазового импульса на некотором выходе t_нi м моментом окончания фазового импульса на предшествующем выходе t_окi-1.
t_пер=t_окi-1-t_нi.
Момент начала выходного фазового импульса определяется относительно начла тактового импульса, используемого как точка отсчета времени, временем задержки начала выходного фазового импульса t_зд.н
t_н=t_зд.н,
а момент окончания выходного фазового импульса определяется относительно начала тактового импульса и зависит от длительности тактового импульса t_и и времени задержки окончания выходного фазового импульса t_зд.ок относительно момента окончания тактового импульса:
t_ок=t_и+t_зд.ок
Таким образом, время перекрытия описывается формулой
t_пер=t_и+t_зд.ок-t_зд.н
Для данного формирователя с учетом последовательности срабатывания элементов в цепях распространения управляющих сигналов справедливы следующие выражения для времен задержек:

где задержка распространения сигнала при переключении триггера по его тактовому входу;
t⁰¹_зд.p, t¹⁰_зд.p задержки распространения при переключении элементов 7, 20, 21, 22.
Величина с учетом конкретной схемы триггера (фиг. 2), управляемого по переднему фронту тактового импульса, описывается следующим выражением:

С учетом этого выражения время задержки начала фазового импульса на выходной шине относительно фронта тактового импульса записывается в виде
t_зд.н= 2(t¹⁰_зд.p+t⁰¹_зд.p). (2)
При изготовлении формирователя в виде монолитной интегральной схемы задержки распространения сигналов в отдельных логических элементах И-НЕ на одинаковых стадиях могут быть выдержаны с большой степенью точности. При этом, как следует из формул (1) и (2), при формировании перекрытия фазовых импульсов происходит компенсация задержек начала и окончания фазовых импульсов на смежных выходах за счет попарной компенсации задержек распространения отдельных элементов. В итоге, время перекрытия однозначно определяется длительностью тактового импульса
t_пер=t_и
Таким образом, компенсация позволяет обеспечить стабильное перекрытие при синхронном изменении задержек распространения отдельных элементов, например, в широком диапазоне температур.
Изобретение относится к интегральным формирователям фазовых импульсов для управления интегральными микросхемами с зарядовой связью. Цель изобретения - повышение быстродействия и надежности формирователя. 0формирователь содержит триггеры 1, 2 и 3, элементы И-НЕ 4,5 и 6 и шины 12-19 тактовых импульсов, установки и выходные. Введение элемента НЕ 7, дешифратора 11, блоков 8, 9 и 10 задания перекрытия импульсов, конкретное выполнение этих блоков и образование новых функциональных связей расширяют диапазон регулировки времени перекрытия фазовых импульсов. 2 з.п. ф-лы, 1 табл., 3 ил.