Дражан

Номер патента: 1718213

Опубликовано: 07.03.1992

Авторы: Дражан, Калиновский, Синьков, Тарасенко, Швец

МПК: G06F 7/49

Метки: векторов, умножения

...состоянии по сигналу 4 сброса (логическая "1") счетчик 29 и триггеры 32, Зб обнуляются, соответственно на выходах 5, 12, 13, 18 будет логический "0", а на выходах 16. 17 - логическая "1". При снятии сигнала сброса и при отсутствии сигнала 3 запуска устройство остается в исходном состоянии, Выдача сигнала 3 запуска по отрицательному фронту синхросигнала (логический "О") разрешает прохождение тактового импульса через элемент ИЛИ 28. По отрицательномуфронту этого импульса устанавливается в единицу второй триггер 36, записывая в регистр 6 множителя компоненты вектора (кватерниона) а 2, Ьг, сг, бг, установленные на входах 27, 26, 25, 24. По переднему фронту сигнала с выхода элемента ИЛИ 28 триггер 32 перебрасывается в единичное состояние, и...

Номер патента: 1524049

Опубликовано: 23.11.1989

Авторы: Галаган, Дражан, Минаев

МПК: G06F 9/22

Метки: микропрограммного

...7. Прилогической "1" выполняется режим ветвления, а при логическом "0" - режиможидания условия.Рассмотрим режим ветвления по условию,При значении условия, равном 1,реализуется переход по адрес) А, каки при безусловном переходе, При знаФормула изобретения 1, Устройство микропрограммного управления, содержащее блок местного управления, блок памяти микрокоманд, коммутатор адреса, коммутатор условий и реГистр микрокоманд, причем входы логических условий устройства соединены с информационными входами коммутатора условий, управляющий вход которого соединен с выходом кода логи 50 55 5 152404чении условия, равном О, реализуетсяпереход по адресу А . Блок 5 местного управления в этом случае работает следующим образом. После снятия"блокировки" с...