Устройство аналого-цифрового преобразования

(я)5 Н 03 М 1/38 ОСУДАРСТВЕННОЕ ПАТЕНТВЕДОМСТВО СССРГОСПАТЕНТ СССР) АНИЕ РЕ АВТОР Овввв ереключат ройства, с У СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР М 839046, кл. Н 03 М 1/46, 1979.Авторское свидетельство СССР 3 Ф 1249704, кл. Н 03 М 1/38, 1983.(57) Изобретение относится к измерительной технике и может быть использовано в информационно-измерительных системах, гибридных вычислительных комплексах, системах автоматики, регулирования и контроля. Цель изобретения - повышение точности устройства. Поставленная цель достигается тем, что в устройство, содержа- щее первый и второй усилители, первый и Изобретение относится к измерительной технике и может быть использовано винформационно-измерительных системах,гибридных вычислительных комплексах, системах автоматики, регулирования и контроля.Цель изобретения - повышение точности устройства,На фиг, 1 представлена структуриая схема заявляемого устройства; на фиг. 2 - вре-менная диаграмма, поясняющая алгоритмего работы; на фиг, 3 - блок управления; нафиг, 4 - блок суммирования; на фиг. 5 -аналоговый вычитатель; на фиг, 6 - графикраспределения плотности вероятности знавторой переключатели, аналоговый вычитатель, блок управления, малоразрядный аналого-цифровой преобразователь, блок суммирования и первый цифро-аналоговый преобразователь, дополнительно введены реверсивный счетчик и второй цифроаналоговый преобразователь. Повышение точности параллельно-последовательного аналого-цифрового преобразователя достигается за счет компенсации дрейфа смещения нулевого уровня цепи обратной связи формирования разностного сигнала второго такта преобразования, Метод компенсации основывается на свойстве равномерного распределения погрешности квантования с нулевым значением математического ожидания функции распределения, Используемый метод компенсации погрешности Я позволяет в 2-3 раза повысить точностьпреобразования без снижения быстродействия, 6 ил,чения остаточного нескомпенсированного сигнала после первого такта работы аналого-цифрового преобразователя параллельно-последовательного типа,В состав устройства входят первый переключатель 1, второй переключатель 2, аналоговый вычитатель 3, блок управления 4, малоразрядный аналого-цифровой преобразователь 5. блок суммирования 6, первый цифроаналоговый преобразователь 7, первый усилитель 8, второйусилитель 9, реверсивный счетчик 10 и второй цифроаналоговый преобразователь 11.Первый вход первого п еля 1 является входной шиной уст одержащего второй переключатель 2 и аналого- управления 4, который сигналом с третьего вый вычитатель 3, первый вход которого сое- выхода осуществляет первый в цикле кодидинен с первым входом первого переключателя рования запуск малоразрядного аналого, управляющий вход которого соединен с цифрового преобразователя 5, Результат первым выходом блока управления 4, второй 5 первого цикла кодирования заносится в вход которого подключен к управляющемублок суммирования 6 по сигналу "Конец ковходу второго переключателя 2, а третий - к дирования" с выхода малораэрядного анауправляющему входу малоразрядного ана- лого-цифрового преобразователя 5, лого-цифрового преобразователя 5, инфор- Одновременно полученные данные через мационные выходы которого подключены к 10 второй выход блока суммирования 6 посту- первому входу блока суммирования 6, а вы- пают на вход первого цифроаналогового ход "Конец преобразования" - ко второму преобразователя 7, на выходе которого навходу блокасуммирования 6, первый ин- чинаетустанавливаться эквивалентный анаформационный выход которого является вы- логовый сигнал, а второй переключатель 2 ходной шиной, а второй информационный 15 сигналом со второго выхода блока управлевыходчереэпервыйцифро-аналоговыйпре- ния 4 переводится в состояние замыкания обраэователь 7 подключен ко второму входу выхода второго усилителя 9 на вход мало- ,первого переключателя 1, первый вход ко- разрядного аналого-цифрового преобразоторого соединен через первый усилитель 8 вателя 5.с первым входом второго переключателя 2, 20второй вход которого подключен через вто- Через интервал времени, достаточный рой усилитель 9 к выходу аналогового вычи- для установления амплитуды сигнала на вытателя 3, второй вход которого йодключен к ходе первого цифроаналогового преобразовыходу первого переключателя 1, а третий - вателя 7 на уровне 50-60; от максимального к выходам старших разрядов реверсивного 25 значения, сигналом с первого выхода блока счетчика 10 через второй цифроаналоговый управления 4 первый переключатель 1 пере- преобразователь 11, выход второго пере- водится в положение замыкания выхода ключателя 2 подключен к информационному первого цифроаналогового преобразоватевходу малоразрядного аналого-цифровоголя 7 на второй вход аналогового вычитателя преобразователя 5, четвертый и пятый выхо 3. При этом в силу наличия погрешности и ды блока управления 4 соединены соответст- конечной разрешающей способности маловенно с третьим и четвертым управляющими разрядного аналого-цифрового преобразовходамиблокасуммированияб,ашестойвы- вателя 5 цепочка из последовательно ходблокауправления 4 подключен ксчетно- включенных аналогового вычитателя 3 и му входу реверсивного счетчика 10 и пятому 35 второго усилителя 9 начинает формировать .управляющему входу блока суммирования . и масштабировать разностный,сигнал пер, третий информационный выход которого вого цикла кодирования. Смасштабированподключен к управляющему входу ревер- ный сигнал разности между действительным сивного счетчика, а управляющий вход бло- значением аналогового сигнала на входе устка управления 4 является шиной ".Пуск" 40 ройстваиегоаналоговымотображениемпоустройства. сле первого цикла преобразованияРаботает устройство следующим обра- поступает через второй переключатель 2 на зом, вход малоразрядного аналого-цифровогоВ исходном положении аналоговый преобразователя 5. После окончательного вход устройства через первый усилитель,8 и 45 завершения переходных процессов в аналовторой переключатель 2 подключен к ана- говых цепях блоком управления 4 на его логовому входу малораэрядного аналого- третьем выходе вновь формируется сигнал цифрового преобразователя 5. запуска аналого-цифрового преобразоватеПервый переключатель 1 соединяетвто- ля 5. По истечении процедуры кодирования рой входаналогового вычитателя 3 также с 50 малоразрядным аналого-цифровым преобвходом устройства. В этом состоянии на- разователем 5 вновь вырабатывается сигпряжение на выходе аналогового вычитате- . нал "Конец кодирования" по совпадению ля 3 близко к нулю, т.к, его разнополярныекоторого с сигналом на пятом выходе блока . входы подключены к одной шине. Следова- управления 4 полученные данные второго тельно, и напряжение на выходе второго 55 такта кодирования заносятся в блок суммиусилителя 9 также незначительно по величи- рования 6, Блок суммирования 6 формирует не, что позволяет сохранять линейный ре- окончательный код результата кодирования жим работы усилителя, с учетом перекрытия шкал первого и второгоС поступлением сигнала по входу тактов кодирования, Полученный результат "Пуск" устройства начинает работать блок поступает на выходную шину даннь", уст1807559 6Выход комбинационного сумматора 2дклюцен к входу третьего регистра 2пись данных в третий регистр 20 осущляется по сигналу с шестого выхода блуправления 4 после формированимарного кода первого и второго регис, соответственно 18 и 19. Выходная шинных третьего регистра 20 является перм выходам блока суммирования 6 и выхоустройства.На фиг. 5 приведена схема возможнолизации аналогового вычислителя 2. Пртаточно качественном операционнолителе 22 напряжение на выходе аналоого вычитателя 3 определяетсявыражемЙ 4 Й 5 Й 5Овых = Й Овх Й Овх 2 Й Овхз . (1)Й ройства по строб-сигналу с шестого выхода1блока управления 4, по О.На этом заканчивается цикл кодирова- За ения параллельно-последовательно аналого- ствоцифрового преобразователя. При этом по, 5 кауправляющим сигналам с первого и второго сумтвыходов блока управления 4 переключатели ров а1 и 2 переводятся в исходное состояние, что данприводит вновь к подключению входа малб- выразрядногоаналого-цифровогопреобразова домтеля 5 к входу устройства и к закорачиваниюразнополярных входов аналогового вычита- реателя 3. дос мНа фиг, 2 приведена временная диаг- усирамма работы устройства, расчитанная на 15 гов16 рабочих тактов блока управления 4, при- ниемер реализации которого приведена фиг,3, Блок управления 4 содержит тактовыйгенератор 12, триггер 13, одновибратор 14,схему совпадения 15, двоичный счетчик 16 20и дешифратор 17. Принцип функционирова- Й 4 Й 5ния предлагаемой структуры блока управле- Если принять -= Л, то при Овх. =ЙЗ Й 2ния 9 не нуждается в пояснениях. =О,2, что реализуется с помощью первогоВозможная структура блока суммирова- переключателя 1, и Овх.з = 0 напряжение нания 6 приведена на фиг. 4, Блок содержит 25 выходе аналогового вычитателя 3 в такомпеРвый 18, втоРой 19 и ТРетий 20 РегистРы режиме будет равно ну ю, щ щрежиме удет равно нулю, что защищаети комбинационный с ммато 21, В пе выйу ор 21, В первый второй усилитель 9 от режима насыщения врегистр 18 по совпадению. сигналов "Конец момент работы устройс амомент ра оты устройства на первом тактекодиРованиЯ" с выхода малоРазРЯдного преобразоваияаналого-цифрового преобразователяР Р зова еля 5 и 30 Здесьнеобходимоотметить,чтооднимизстробирующего сигнала с четве того выхос четвеРтого выхо- основных препятствий вповышенииточностианада блока управления 4 осуществляется за- лого-цифровых рлого-ци ровых прео разователей паралпись результата первого такта кодирования лельно-последов елельно-последовательного типа являетсяпараллельно-последовательного аналого- высокий вес на рвысокий вес напряжений смещения нулягист .19 и ицифрового преобразователя, Во второй ре всей цепочки формироввсей цепочки формирования и масштабирования разностного сигнала в выходном сиггистр. по совпадению сигналов "Конец .кодирования" с выхода малоразрядного нале второго усилителя 9, Действительно,аналого-цифрового преоб аэователя 5 и-ц фр г прео раэователя 5 и если, например, коэффициент усиления втоблока и а н ястробирующего сигнала с пятого выхода рого усилителя 9 принять равным 64, т.е.масшта ировать сигнал для шести разрядлока управления 4 осуществляется запись 40 масштабировать сигн лного аналого-цвррового прео разователя,цифрового преобразователя,то суммарное напряжение смещения цироаналогового преобразователя 7, аналогоВыходы первого регистра 18 подклю- вого вычитателя 3 и с м 9амого усилителяршим разрядам входа комби возрастает на входе аналого-цифровогонационного сумматора 21 с учетом преобразователя 5 в 64 раза. Следовательраспространения знака на младшие сворой выход блока сумми ования лянуля всей цепочки формирования разностР д У РованиЯ 6 длЯ ного сигнала при единичном коэффициентеподключения к входу первого цифра-анало пере ач о бгового преобразователя 7 в ст кт е стпередачи должен ыть в 64 раза меньшеРУ УР Ус - величины младшего кванта преобразованияройства. Выходы вто ого егист а 19подключены к младшим аэ ядам вхо ад Р о Реистра "9 аналого-цифрового преобразователя 5, О -д Р зРЯдам входа В новременно следует помнить, что коэффив теля , дкомбинационного сумматора 21 с учетом циент усиления, равный 64, .второгораспространения знакового разряда вход усилител 9ного слова данных на старшие раз яды вхоусилителя во столько же раз сужает егоР Р ды вхо полосу пропускания и пропорциональноричем шина знакового разряда второго ре- выходе. Поэтому требования по быстродеймирования 6.од блока сум- ствию вынуждают использовать поод блока с м- ь всей цепочке обратной связи широкополосную элементную базу с низкими техническими характеристиками по стабильности и дрейфу напряжения смещения нуля. Необходимо искать пути стабилизации дрейфа нуля цепиобратной связи.Рассмотрим характер остатка нескомпенсированной части входной аналоговой величины после первого цикла кодирования, В ряде исследований показано, что погрешность квантования при достаточно разрешающей способности аналого-цифрового преобразования имеет равномерное распределение в пределах младшего кванта при уровне шумов значительно ниже величины кванта, С возрастанием уровня шума случайная составляющая погрешности аналого-цифрового преобразования имеет двойную физическуо природу, т,е. складывается из погрешности квантования и случайной погрешности по шумам. Однако и в этом случае закон распределения погрешности имеет симметричный характер, т,е.вероятность появления отрицательного, Не следует упускать из виду и наличие систематической составляющей погрешности первого цикла преобразования, Таким образом, для величины теоретического разностного сигнала после первого цикла преобразования можно записать:Ьт = Ьлст + Ьсл + Лсм, (2)где Лист - действительный остаточный сигнал, который мог быбыть получен при идеальном аналого-цифровом преобразовании первог о цикла кодирования;Ьсл - случайная составляющая разностного сигнала, обусловленная шумами;Лсм - систематическая составляющаяпогрешности формирования разностногосигнала, обусловленная напряжением смещения первого усилителя 8 и аналого-цифрового преобразователя 5Действительное значение разностногосигнала формируется на выходе второго усилителя 9 и может быть с учетом характера и физической природы возникающей погрешности описано выражениемЛд= К(Ь т) + Ьц.сл. + Лц.см, (3)где Лц,сл, - случайная составляющая погрешности цепи обратной связи, обусловленная шумами;Ьц.см. - систематическая составляющая погрешности цепи обратной связи, обусловленная напряжениями сдвига нулевого уровня цифроаналогового преобраэо.вателя 7, аналогового вычитателя 3 и второго усилителя 9;К - коэффициент передачи второго усилителя 9.В выражении (3) не учитываются составляющие погрешности, обусловленные изменением масштабных коэффициентов, нелинейностью схем и т.д,Подставляя (2) в (3), окончательно получим для смасштабированного раэностного сигнала: Анализируя (4), можно заметить,.что первые три слагаемых являются центрированными случайными величинами, т.е, математическое ожидание распределения величин Лист, Ьсл, и Лц,сл, равно нулю. Значение же слагаемых К(Лсм) и Лц.см смещает математическое ожидание величины Ьд на соответствующую величину. На фиг, 6 приведен график плотности распределения случайной величины Лд, где показан один иэ возможных вариантов смещения среднего значения Ьд.В схеме заявляемого устройства для выявления постоянной составляющей погрешности формирования Лд используется интегратор на базе реверсивного счетчика 10, На управляющий вход счетчика поступа-. ет сигнал с третьего выхода блока суммирования 6, т.е, знак выходного кода второго цикла кодирования, или, иными словами, полярность величины Ьд. Синхровход реверсивного счетчика 10 подключен к шестому выходу блока управления 4. Учитывая то, что сигналом по этому выходу в третий регистр 20 блока суммирования заносится окончательный результат преобразования, можно установить, что при этом в реверсивный счетчик 10 будет записываться или вычитаться единица в зависимости от полярности значения Лд на выходе малоразрядного аналого-цифрового преобразователя 5 во втором такте кодирования,Разрядность реверсивного счетчика 10 должна определяться значением дисперсии законов распределения Лист и (Л+ + Лц,сл). Поэтому число неиспользуемых на выходе выводов младших разрядов счетчика.определяет постоянную времени интегрирования, Старшие разряды реверсивного счетчика 10 подключены к входам второго цифроаналогового преобразователя 11, сигнал на выходе которого является результатом интегрирования выражения (4); 40 55 5 10 15 20 25 30 Ь=К Ь, +К(Ьсл)+Лц. л + + К(Ьсм ) + А см (4)Овых.цап фф К(Лсм)+ Лц.см. (5) пом сравним их по точности. Реализация первого усилителя 8 на микросхемеЭтот сигнал заводится на третий вход 140 УД 17, имеющей значение дрейфа напряаналогового вычитателя 3, с помощью кото- жения смещения нуля, равное 1 мкВ/"С, и рого при соответствующем выборе масш малоразрядного аналого-цифрового преобтабного коэффициента резисторами В 1 и ВБ разователя 5 на микросхеме 1107 ПВ 1, имепроизводится компенсация смещения пер- ющей значение дрейфа напряжения вого цикла преобразования и цепи обрат- смещения нуля,равное 5 мкВ/С, позволяет нойсвяэи второго цикла преобразования; определить максимальное значение Л,Необходимо отметить, что компенсация 10 первого такта преобразования в диапазоне величины Л, играет отрицательную роль, температур + 20 С, равное + 140 мкВ, т.к. эта погрешность первоготакта преобра- Приняв перекрытие шкал первого и второго . зования теперь не будет компенсироваться тактов преобразования на один младший вторым тактом и полностью войдет в окон- разряд, получаем необходимый коэффицичательный итог преобразования, причем на 15 ент усиления второго усилителя 9, равный уровне младших разрядов первого такта. 32. Используя в качестве второго усилителя Однаконеобходимопреждевсегоотметить, 9 широкополосную микросхему типа что величина Лс исходно может быть сде УД 2 и считая. что ее собственный дрейф лана достаточно малой, т,к. первый усили- . напряжения смещения в 100 мкВ/ОС сотель 8 и малоразрядный аналого-цифровой 20 ставляет подавляющую часть напряжения преобразователь 5 работают при коэффици- смещения цепи обратной связи, получаем ентах передачи, близких к единице, и могут возможное значение погрешности Лц,с в быть выбраны достаточностабильными,Ос- диапазоне температур + 20"С, равное 64 новным положительным фактором, допу- мВ, При динамическом диапазоне аналогоскающим некомпенсацию Лсм в связи с 25 вого сигнала в 2 В это составляет 2 кванта уничтожением Лц,м, является то, что в второго такта преобразования. В то же вреокончательном результате преобразования мя усиленное вторым усилителем 9 напрявеличина Лсм составит постоянное значе- жение смещения тракта - усилитель 6 - ние, сдвигающее всю передаточную харак- . аналого-циФровой преобразователь 5 сотеристику на определенную величину, что 30 ставляет всего 4,5 мВ, что значительно легко компенсируется первоначальной на- меньше весамладшегоквантапреобразовастройкой или методами периодической кор- ния, который составляет 31 мВ,рекции в системе, Присутствие же в. В заявляемом устройстве величины разностном сигнале величины Лц,см, кото- Лсм и Лц.см будутскомпенсированы. Слерая из-за нестабильности величины смеще довательно, действительная погрешность ния второго усилителя 9 быстро дрейфует и, от, смещения нулевого уровня не превысит главное, формируется в цепи обратной свя,5 мВ, в то время как была возможна ошибэи и, подавляя полезный сигнал, приводит к ка в 64 мВ.нелинейному характеру погрешности (для Приведенный сравнительный анализ замкнутой системы с отрицательной обрат составляющих погрешности показывает, ной связью коэффициент передачи цепи об- что, по сравнению с устройством-прототиратной связи находится в знаменателе пом, заявляемое устройство имеет при одипередаточной функции), приводит к значи- наковой элементной базе в 15 раэ более тельно более тяжелым последствиям, и по- низкую погрешность,давление Л ц.см имеет решающее значение 45 Ф о р м у л а и э о б р е т е н и я .для повышения точности параллельно-по- Устройство аналого-цифрового преобследовательноаналого-цифровогопреобра- разования, содержащее первый и второй зователя, Поэтому в целом использование переключатели, аналоговый вычитатель, интегратора на базе реверсивного счетчика блок управления, малоразрядный аналого совместно с вторым цифроаналоговым 50 цифровой преобраэователь, блок сумпреобразователем 11 позволяет повысить мирования, первый цифроаналоговый точность аналого-цифровых преобразовате- преобразователь и первый и второй усилилей параллельно-последовательного типа тели, вход первого из которых объединен с при условии использования широкополос- первыми входами аналогового вычитателя и ной элементной базы в цепи формирования 55 первого переключателя и является входной и масштабирования разностного сигнала шиной, а выход подключен к первому входу второго такта преобразования, второго переключателя, второй вход котороДля выявления преимущества заявляе- го через второй усилитель соединен с выхомого устройства по сравнению с прототи- дом аналогового вычитателя, а выход - синформационным входом малоразрядного аналого-цифрового преобразователя, информационные выходы которого и выход "Конец преобразования" подключены соответственно к первому и второму входам блока суммирования, первый информационный выход которого является выходной шиной, а второй информационный выход - через первый цифроаналоговый преобразователь подключен к второму входу первого переключателя, выход которого соединен с вторым входом аналогового вычитателя, управляющие входы первого и второго переключателя, а также малоразрядного аналого-цифрового преобразователя соединены соответственно с первым, вторым и третьим выходами блока управления, четвертый, пятый и шестой выходы которого подключены соответственно к третьему, четвертому и пятому входам блока суммирования, а управляющий вход блока управления является 5 шиной "Пуск",отличающеесятем,что,с целью повышения точности, в него введены реверсивный счетчик и второй цифроаналоговый преобразователь, причем счетный вход реверсивного счетчика соеди нен с шестым выходом блока управления, ауправляющий вход соединен с третьим информационным выходом блока суммирования, выходы старших разрядов соединены с соответствующими входами второго цифро аналогового преобразователя, выход которого подключен к третьему входу аналогового вычитателя.1807559 Уия Х Составитель Н,БобрицкаяТехред М,Моргентал Корр Редактор С.Ю роизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 Заказ 1384 ВНИИПИ Госуд Тиражвенного комитета по изобре 113035, Москва, Ж, Раущс Подписноениям и открытиям при ГКНТ СССР я наб 4/5