Устройство для поверки цифровых измерителей девиации фазы

)5 ИСАНИЕ ОБР Т И ТЕЛЬСТВУ К АВТО У ерительвано для девиации ОСУДАРСТВЕННОЕ ПАТЕНТНОЕДОМСТВО СССРОСПАТЕНТ СССР) 1(72) В,Г, Гладилович и В,И, Тютченко (56) Авторское свидетельство СССР 1 Ф 1337844, кл, 6 01 й 35/00, 1987.Авторское свидетельство СССР М 1437818, кл. 6 01 й 35/00, 1988.(54) УСТРОЙСТВО ДЛЯ ПОВЕРКИ ЦИФРОВЫХ ИЗМЕРИТЕЛЕЙ ДЕВИАЦИИ ФАЗЫ (57) Использование: для поверки цифровых измерителей девиации фазы, имеющих выходные кодовые сигналы, соответствующие результатам измерения. Сущность изобретения; с целью повышения точности воспроизведения максимального размаха переменной составляющей фазового сдвига Изобретение относится к измной технике и может быть использо поверки цифровых измерителейфазы,Известно устройство для поверки цифровых приборов, содержащее источник эталонного сигнала, модулятор, клеммы для подключения поверяемого прибора, блок вычитания кодов, блок регистрации, генератор тактовых импульсов, реверсивный счетчик импульсов, дешифратор, триггер реверса, первый и второй элементы И,.управляемый делитель частоты, синхронный делитель частоты, источник логического сигнала и три переключателя,Недостатком известного устройства является непроизвольное изменение постоянной составляющей параметра выходного сигнала при изменении оператором максив устроиство для поверки цифровых измерителей девиации фазы, содержащее иСточник эталонного сигнала, цифровой кодоуправляемый фазовращатель, клеммы для подключения поверяемого прибора, первый блок вычитания кодов, блок регистрации, генератор тактовых импульсов, реверсивный счетчик, дешифратор, триггер реверса, первый и второй элементы И, управляемый делитель частоты, синхронный делитель частоты, источник логического сигнала, четыре переключателя, второй блок вычитания кодов, введены регистр памяти, дополнительный цифровой кодоуправляемый фазовращатель, формирователь коротких импульсов, введенные блоки и соответствующие связи обеспечивают взаимную синхронизацию работы всех блоков, задающих модулированный по фазе сигнал с заданной величиной девиации фазы. 1 з,п.ф-лы, 2 ил. мального размаха переменной составляющей параметра сигнала в процессе поверки, а также невозможность целенаправленного воспроизведения любых необходимых значений этой постоянной составляющей, В результате оказывается затрудненным определение погрешностей измерения разных значений максимального размаха переменной составляющей при различных значениях постоянной составляющей парэ- метра сигнала, То есть, достоверность поверки измерителей максимального размаха переменной составляющей параметра сигнала снижается,Кроме того, в известном устройстве частота генератора тактовых импульсов не связана с частотой источника эталонного сигнала(то есть, эти сигнальные последовательности непрерывно смещаются относительно друг друга во времени) и отсутствует привязка момента изменения кода на входе управления модулятором к переходам через ноль его входного (эталонного) сигнала.В результате, устройство работает нормально только тогда, когда период изменения кода управления модулятором превышает период напряжения, вырабатываемого источником эталонного сигнала, В этом случае всегда обеспечивается воспроизведение заданного значения максимального размаха переменной составляющей (в нашем примере фазы) сигнала( Лр пх),то есть полное соответствие максимального отклонения параметра (фазы) сигнала установленному кодом управления значению.Когда же в устройстве, при определенных сочетаниях независимо задаваемых в процессе поверки цифровых приборов значений максимального размаха и частоты повторения переменной составляющей параметра выходного сигналамодулятора, период изменения кода управления модулятором оказывается меньше периода напряжения, вырабатываемого эталонного сигнала, возникает периодическое(с периодом биения частот источника эталонного сигнала и генератора тактовых импульсов) несоответствие фактического размаха отклонения переменной составляющей параметра (фазы) выходного сигнала ( Лр ) модулятора заданному кодом управления значению (на фиг. 2 Лу 7Лр п,). Тем самым снижена точность воспроизведения максимального размаха переменной составляющей фазового сдвига у данного устройства.Известно устройство, содержащее источник эталонного сигнала в виде преобразователя частоты, модулятор, клеммы для подключения поверяемого прибора, блок вычитания кодов, блок регистрации, генератор тактовых импульсов, реверсивный счетчик импульсов, дешифратор, триггер реверса, два элемента И, управляемый делитель частоты, синхронный делитель частоты, источник логического сигнала и три переключателя, блок коммутации и два формирователя коротких импульсов.У этого устройства повышена точность воспроизведения максимального размаха переменной составляющей фазового сдвига, однако недостатком устройства, как и устройства, является низкая достоверность поверки.Наиболее близким по технической сущности к изобретению является устройство для поверки цифровых приборов, которое содержитисточник эталонного сигнала, вы 1015 20 25303540 4550 55 единен с выходом основного блока вычитания кодов, реверсивный счетчик импульсов и дешифратор, выход и вход которых поразрядно объединены, триггер реверса, у которого первый вход соединен с выходомдешифратора, второй вход через первый переключатель соединен с выходом реверсивного счетчика импульсов, прямой выход через первый элемент И подключен к входу суммирования, а инверсный выход через второй элемент И - к входу вычитания реверсивного счетчика, управляемый делитель частоты, вход которого соединен с выходом генератора тактовых импульсов, синхронный делитель частоты, вход которого соединен с выходом управляемого делителя частоты, а выход через второй переключатель подключен ко вторым входам обоих элементов И, и источник логического сигнала, выход которого через третий переключатель подключен ко второму входу основного блока вычитания кодов. А такжесодержит дополнительный блок вычитания кодов, четвертый переключатель и блок сложения кодов, выход которого подключен к управляющему входу модулятора, первыйвход поразрядно соединен с выходом реверсивного счетчика импульсов, а второй вход соединен с выходом дополнительного блока вычитания кодов, у которого первый вход поразрядно объединен со вторым входом основного блока вычитания кодов, авторой вход через четвертый переключательсоединен с выходом источника логического сигнала, к которому через третий переключатель подключен установочный вход реверсивного счетчика.Данное устройство, как и известное устройство, за счет того, что частота генератора тактовых импульсов не связана счастотой источника эталонного сигнала (то есть эти сигнальные последовательности непрерывно смещаются относительно другдруга во времени), и отсутствует привязка момента изменения кода на входе управления модулятором к переходам через ноль его входного(эталонного) сигнала, оказывается нормально работающим только в ограниченном диапазоне возможных сочетаний одновременно воспроизводимых значений максимального размаха и частоты повторения (изменения) переменной составляющей параметра (фазы) выходного сигнала модулятора А именно, лишь тогда, когда величиход которого подключен к входу модулятора, клеммы для подключения поверяемого прибора, соединенные с выходом модулятора, кодовый выход которого подключен к 5 первому входу основного блока вычитаниякодов, блок регистрации, вход которого сона периода изменения кода управления мо ляемого фазовращателя 2 постоянно увелидулятором превышает(чем больше, тем луч- чивается до своего максимального значеше) величину периода напряжения ния, а затем скачком принимает нулевое источника эталонного сигнала, значение, В результате, в задержанной пеВ данном устройстве, при использова- риодической импульсной последовательнонии его для поверки измерителей макси сти на выходе цифрового кодоуправляемого мального размаха переменной фаэовращателя 2 возникает в этот момент составляющей фазы сигнала (девиации фа- наложение импульсов, Такая ситуация еще зы), в качестве модулятора могут быть ис- не приводит к сбою в работе измерителя 3 пользованы дискретные или цифровые девиации фазы,кодоуправляемые фазовращатели, . 20 В том случае, когда суммарный код (отПрименение дискретных кодоуправляе- носительно какой-то постоянной величины, мыхфаэовращателейвустройстве-прототи- определяемой выходным кодом блока 19 пе не нарушает работоспособности вычитания и кодом реверсивногосчетчика 7) поверяемых измерителей девиации фазы, в уменьшается и переходит через нулевое частности и при переходе воспроизводимо значение, задержка цифрового кодоуправго фазового сдвига через 0 или 360, Однако ляемого фазовращателя 2 постепенно использование дискретных кодоуправляе- уменьшается до нуля, а затем скачком примых фазовращателей затрудняет получение нимает максимальное значение. В результавоспроиэводимого фазового сдвига с высо- те, в задержанной периодической кой точностью и стабильностью, так как для 30 импульсной последовательности на выходе указанных фазовращателей требуется до- цифрового кодоуправляемого фазовращастаточно сложная реализация блоков задер- теля 2 возникает в этот момент пауза больжки на л /2 и инвертора ( л ), которые шая периода сигнала, Эта пауза приводит к должны обеспечить стабильность фазового сбою в работе измерителя 3 девиации фазы, сдвига на л/2 л, а для блока задержки на 35 структурная схема которого приведена за л/2, кроме того, необходимо поддержание счет того, что в этом случае формирователь равенства амплитуды выходного сигнала временных интервалов поверяемого фазоамплитуде входного сигнала с высокой точ- метра вместо нулевого сформирует временностью, для широкого диапазона частот ной интервал, пропорциональный 180. аналогового сигнала. 40 Кроме того, устройству-прототипу присущаБолеевысокуюточностьистабильность нелинейность фазовой характеристики за обеспечивают цифровые кодоуправляемые счет получающейся разной длины у формифазовращатели, основанные на триггерных руемых ступенек.делителях частоты, вследствие чего их при- Все этого вместе взятое снижает точменение является более предпочтитель ность воспроизведения максимальногоразным. маха переменной составляющей фазовогоОднако его применение в устройстве- сдвига.прототипе приводит к нарушению работо- Цель изобретения - повышение точно- способности поверяемого цифрового сти воспроизведения максимального разизмерителя девиации фазы при переходе 50 маха переменной составляющей фазового значения воспроизводимого фазового сдви- сдвига, соответствующего заданной величиога через 0 или 360, не девиации фазы во всем диапазоне возНарушение работоспособности проис- можных сочетаний одновременно ходит из-за того, что цифровые кодоуправ-, воспроизводимых постоянных фазовых ляемые фазовращатели обладают конечной 55 сдвигов, а также значений максимального величиной задержки сигнала, При этом в. размаха и частоты повторения переменной процессе работы устройства при нараста- составляющей фазового сдвига,нии значения кода управления происходит Указанная цель достигается тем, что в . увеличение величины задержки цифрового . устройстве, содержащее источник эталонкодоуправляемого фазовращателя, а при ного сигнала, выход которого подключен к убывании кода управления величина задер- входу основного цифрового кодоуправляежки уменьшается, мого фазовращателя и клемме опорного каПри этом, если суммарный код(относи- нала поверяемого фазометра, блок тельно какой-то постоянной величины, оп- регистрации, вход которогосоединен с выределяемой входным кодом блока 19 ходом первого блока вычитания кодов, ревычитания и кодом реверсивногосчетчика версивный счетчик импульсов и 7) увеличивается и переходит через нулевое дешифратор, выход и вход которых пораззначение, задержка цифрового кодоуправ- рядно обьединены. триггер реверса, у которого первый вход соединен с выходом40 45 50 дешифратора, второй вход через первый переключатель соединен с выходом реверсивного счетчика импульсов, прямой выход через первый элемент И подключен к входу суммирования, а инверсный выход через второй элемент И - к входу вычитания реверсивного счетчика, управляемый делитель частоты, вход которого соединен с выходом генератора тактовых импульсов, синхронный делитель частоты, вход которого соединен с выходом управляемого делителя частоты, а выход через второй переключатель подключен ко вторым входам обоих элементов И, второй блок вычитания. у которого первый вход поразрядно объединен со вторым входом первого блока вычитания кодов и через третий переключатель подключен к выходу источника логического сигнала, который через четвертый переключатель соединен со вторым входом второго блока вычитания кодов, а через третий переключатель подключен к установочному входу реверсивного счетчика импульсов, введены дополнительный цифровой кодоуправляемый фазовращатель, регистр памяти и формирователь коротких импульсов, причем вход дополнительного цифрового кодоуправляемого фазовращателя соединен с выходом основного цифрового кодоуправляемого фазовращателя, вход управления подключен к выходу второго блока вычитания кодов, тактовый вход обьединен с тактовым входом основного цифрового кодоуправляемого фазовращателя и подключен к выходу генератора тактовых импульсов, а выход соединен с клеммой фазопеременного канала поверяемого фазометра, вход регистра памяти соединен с выходом реверсивного счетчика импульсов, выход соединен с управляющим входом основного цифрового кодоуправляемого фазовращателя, а вход управления подключен к выходу источника эталонного сигнала, выполненного в виде преобразователя частоты, вход которого соединен с выходом генератора тактовых импульсов, вход формирователя коротких импульсов соединен с выходом дешифратора, а выход подключен к установочным входам источника эталонного сигнала, управляемого делителя частоты и синхронного делителя частоты.Преобразователь частоты выполнен. в виде делителя или умножителя частоты, счетный вход которого является входом, выход старшего разряда - выходом, а установочный вход - установочным входом преобразователя частоты.Для получения синусоидального опорного и фазопеременного сигналов на выходе устройства к выходам преобразователя 5 10 15 20 25 30 35 частоты и дополнительного цифрового кодо- управляемого фазовращателя могут быть подключены фильтры,Авторами не обнаружено технических решений, имеющих признаки, сходные с признаками, отличающими заявляемое решение от прототипа, что позволяет сделать вывод о соответствии заявляемого решения критерию "существенные отличия",На фиг. 1 представлена структурная схема устройства для поверки цифровых измерителей девиации фазы, на фиг. 2 временные диаграммы, поясняющие работу устройства.Устройство содержит преобразователь 1 частоты, цифровой кодоуправляемый фазовращатель 2, клеммы для подключения поверяемого прибора 3, первый блок 4 вычитания кодов, блок 5 регистрации, генератор 6 тактовых импульсов, реверсивный счетчик 7 импульсов, дешифратор 8, триггер 9 реверса, первый 10 и второй 11 элементы И, управляемый делитель 12 частоты, синхронный делитель 13 частоты. источник 14 логического сигнала, четыре переключателя 15-18, второй блок 19 вычитания кодов, регистр 20 памяти, дополнительный цифровой кодоуправляемый фазовращатель 21, формирователь 22 коротких импульсов, фильтры 23, 24, причем выход преобразователя 1 частоты подключен к входу цифрового кодо- управляемого фазовращателя 2. выход которого соединен с входом цифрового кодоуправляемого фазовращателя 21, кодовый вход которого подключен к выходу блока 19 вычитания кодов, выход цифрового кодоуправляемого фазовращателя 21 соединен с входом поверяемого прибора 3, кодовый выход которого подключен к первому входу блока 4 вычитания кодов, вход блока 5 регистрации соединен с выходом блока 4 вычитания кодов, выход реверсивного счетчика 7 импульсов поразрядно обьединен с входом дешифратора 8 и через триггер 20 памяти подключен к управляющему входу цифрового кодоуправляемого фазовращателя 2, первый вход триггера 9 реверса соединен с выходом дешифратора 8, второй вход через первый переключатель 15 соединен с выходом реверсивного счетчика 7 импульсов, прямой выход через первый элемент 10 И подключен к входу суммирования, а инверсный выход через второй элемент 11 И - к входу вычитания реверсивного счетчика 7 импульсов, вход управляемого делителя 12 частоты соединен с выходом генератора 6 тактовых импульсов, вход синхронного делителя 13 частоты соединен с выходом управляемого делителя 12 частоты, а выход через второй переключатель 16 подключен ко вторым входам первого 10 и второго 11 элементов И соответственно, выход источника 14 логического сигнала через третий переключатель 17 подключен к установочному входу реверсивного счетчика 7 импульсов и ко второму входу блока 4 вычи. тания кодов и через четвертый переключатель 18 подключен к йервому входу блока 19 вычитания кодов, у которого второй вход поразрядно объединен со вторым входом блока 4 вычитания кодов, тактовые входы преобразователя 1 частоты, цифровых кодо- управляемых фазовращателей 2 и 21 объединенй и подключены к выходу генератора тактовых импульсов, вход формирователя 22 коротких импульсов подключен к выходу дешифратора 8, а выход - к установочным входам управляемого делителя 12 частоты, синхронного делителя 13 частоты и преобразователя 1 частоты, выход которого в свою очередь подключен к управляющему входу регистра 20 памяти,Преобразователь 1 частоты выполнен в виде делителя или умножителя частоты, счетный вход которого является входом, выход старшего разряда - выходом, а установочный вход - установочным входом преобразователя частоты,Для получения синусоидального опорного и фазопеременного сигналов на выходе устройства к выходам преобразователя 1 частоты идополнительного цифрового кодо- управляемого фазовращателя 21 могут быть подключены фильтры 23, 24,Преобразователь 1 частоты предназначен для формирования опорного сигнала из импульсного напряжения на выходе генератора 6 и, в зависимости от соотношения требуемых частот на выходе генератора 6 и преобразователя 1, содержит либо делитель, либо умножитель частоты, Если в качестве преобразователя 1 частоты используется делитель частоты, то он, как и делитель 13 может быть выполнен на микросхемах 155 ИЕ 5, 155 ИЕ 2, 155 ИЕ 8 с переключателем (в случае необходимости изменения частоты опорного напряжения), Если же в качестве преобразователя 1 частоты используется умножитель частоты, то он может представлять собой управляемый напряжением мультивибратор, выход которого, являющийся выходом умножителя, соединен со счетным входом делителя частоты, выход которого соединен со входом импульсного детектора, второй вход которого соединен с выходом генератора 6 тактовых импульсов, а выход через интегрирующую ЙБ-цепочку подключен ко входу управления мультивибратора,В качестве цифрового кодоуправляемого фазовращателя 2 может быть использова но устройство управляемой задержкиимпульсов 7, Для этого достаточно подать5 на управляющие входы реверсивного счетчика 7 устройства управляемой. задержкиимпульсов код соответствующий величинетребуемой задержки сигнала, а на управляющие входы реверсивного счетчика 6 уст 10 ройства управляемой задержки импульсов -код, соответствующий величине полупериода задерживаемого сигнала и исключитьвентили 2, 4 устройства управляемой задержки импульсов со своими связями,15 Блок 4 вычитания кодов предназначендля вычисления кода, соответствующего величине погрешности поверяемого прибора3, и может быть реализован на логическихэлементах 155 ИМЗ, 155 ЛА 36, 155 ЛЕ 1 и др.20 Блок 5 регистрации содержитдешифратор и цифровые индикаторы, Блок регистрации может представлять собойцифропечатающее устройство или блок сопряжения с ЭВМ.25 В качестве генератора 6 тактовых импульсов может быть применен генераторпрямоугольных импульсов, частота которого стабилизирована с помощью кварцевогорезонатора.30 Реверсивный счетчик 7 импульсов может быть выполнен на микросхемах, например 155 ИЕ 7 или 155 ИЕ 6,Дешифратор 8 выдает сигнал для опрокидывания триггера 9 реверса в момент об 35 нуления реверсивного счетчика 7 импульсови представляет собой многовходной элемент И (И-НЕ),В качестве триггера 9 реверса используется йЯ-триггер.40 Управляемый делитель 12 частоты может быть реализован на микросхемах, например, 155 ИЕ 8, коэффициент делениякоторых изменяется по внешним командамуправления, вырабатываемым, например, с45 помощью переключателя,Синхронный делитель 13 частоты можетбыть выполнен на микросхемах, например,155 ИЕ 5 или 155 ИЕ 2.Источник 14 логического сигнала выда 50 ет на.своем выходе постоянные напряженияс уровнями лог.0 или лог.1,В качестве переключателей 15-17 может быть использован один общий переключатель на й положений и 3 направления,55 В качестве переключателя 18 можетбыть использован переключатель на й поло-жений и одно направление,Блок 19 вычитания кодов может бытьреализован на логических элементах 155входом, а тактовые входы объединены и являются входом управления регистра памя ти. При этом, код управления не только 10 15 20 25 30 55 Регистр 20 памяти представляет собой набор О-триггеров, выходы которых также являются выходом блока 20, О-входы - его пропускается на вход цифрового кодоуправляемого фазовращателя 2, но и сохраняется на выходе регистра 20 памяти до прихода следующего импульса с преобразователя 1 частоты,Цифровой кодоуправляемый фазовращатель 21 выполняется аналогично фазовращателю 2.Формирователь 22 коротких импульсов обеспечивает обнуление преобразователя 1 частоты, управляемого двигателя 12 частоты и синхронного делителя 13 частоты по сигналу дешифратора 8, появляющемуся в момент обнуления реверсивного счетчика 7. Такая синхронизация делителей 12, 13 и преобразователя 1 частоты между собой исключает возможность фазового рассогласования канала формирования кода управления цифровым кодоуправляемым фазовращателем 2 относительно канала формирования эталонного напряжения на входе фазовращателя 2, Формирователь 22 коротких импульсов также может быть выполнен в виде одновибратора 10,Фильтры 23, 24 могут быть выполнены в виде активных фильтров нижних частот.Устройство для поверки цифровых измерителей девиации фазы работает следующим образом.Генератор 6 тактовых импульсов вырабатывает непрерывную последовательность прямоугольных импульсов (фиг. 2. а), которая через преобразователь 1 частоты (фиг. 2, м) йоступает на вход цифрового кодоуправляемого фазовращателя 2, э также через делители 12, 13 и переключатель 16 (фиг. 2, б) - на входы элементов 10 и 11. В зависимости от состояния триггера 9 реверса (фиг, 2, к) эта последовательность подается либо на вход суммирования (фиг. 2, в), либо на вход вычитания (фиг, 2, г) реверсивного счетчика 7 импульсов. Предположим, что на прямом выходе триггера 9 присутствует лог.1 (фиг, 2, к) и реверсивный счетчик 7 работает в режиме сложения. По мере заполнения емкости счетчика 7 на его параллельных выходах (первом - фиг, 2, д,втором - фиг, 2, е, третьем - фиг, 2, ж) последовательно появляются сигналы в виде перепадов уровней напряжения один из которых через переключатель 15 (фиг. 2, и) опрокидывает триггер 9 (фиг, 2, к), При этом, лог.1 устанавливается на инверсном 35 40 45 50 выходе триггера 9 реверса и реверсивныйсчетчик 7 импульсов начинает работать врежиме вычитания, В момент обнулениясчетчика 7 на выходе дешифратора 8 появляется сигнал (фиг, 2, з), снова опрокидывающий триггер 9 (фиг, 2, к) и переводящийреверсивный.счетчик 7 в режим сложения.В результате, с помощью реверсивногосчетчика 7 импульсов вырабатывается циклическая последовательность кодов управления цифровым кодоуправляемымфазовращателем 2, изменяющихся от нулядо некоторого максимального значения, задаваемого с помощью переключателя 15 исоответствующего заданной величине переменной составляющей фазы сигнала, а затем снова до нуля,Управляемый делитель 12 частоты предназначен для измерения периода повторения кода управления, вырабатываемого спомощью реверсивного счетчика 7 импульсов,Синхронный делитель 13 частоты обеспечивает неизменность периода повторения вырабатываемого кода управления во.время изменения оператором величиныразмаха переменной составляющей сигнала. При этом, с помощью переключателя 16,синхронно с изменением задаваемой величины переменной составляющей фазы сигнала изменяется коэффициент деления уделителя 13. Так, если величина переменной составляющей фазы сигнала.уменьшается, например, в два раза (движокпереключателя 15 перемещается влево наодно деление), то коэффициент деления усинхронного делителя 13 частоты долженбыть увеличен в два раза (движок переключатель 16 одновременно перемещаетсявправо на одно деление),Код управления передается на вход цифрового кодоуправляемого фазовращателя 2через регистр 20 памяти только по переднемуфронту импульсов, поступающих с выходапреобразователя 1 частоты (фиг, 1, н, о, и).Выходной сигнал с цифрового кодоуправляемого фазовращателя 2 (фиг, 2, р) сциклически изменяющейся в заданных пределах фазой сигнала поступает на вход цифрового кодоуправляемого фазовращателя21, кодом управления, для которого служитвыходной сигнал блока 19 вычитания кодов,На выходе блока 19 вычитания кодов формируется результирующий код управленияцифровым кодоуправляемым фазовращателем 21, значение которого равно разностипостоянной (задаваемой переключателем18) и половины переменной (задаваемой переключателем 17) составляющих выходногосигнала устройства.50 55 Подача кода, соответствующего половине заданной с помощью переключателей 15и одновременно 17 величины максимального размаха переменной составляющей фазового сдвига выходного сигналаустройства на второй вход блока 19 вычитания кодов может быть осуществлена путем смещения соединительныхсвязей междувторым входом блока 4 и первым входомблока 19 вычитания кодов на один двоичныйразряд, При этом последний, самый старший, (К)-й двоичный разряд второго входаблока 4 обьединяется с (К)-м двоичным разрядом первого входа блока 19, предпоследний (К)-й разряд блока 4 обьединяется с(К)-м разрядом блока 19 вычитания кодов и т.д,Выходной сигнал цифрового кодоуправляемого фазовращателя 21 (фиг, 2, с) с циклически изменяющейся фазой подается на клемму фазопеременного канала поверяемого измерителя девиации фазы 3, На кодовом выходе измерителя 3 получается результат измерения величины размаха переменной составляющей фазы сигнала, который поступает на первый вход блока 4 вычитания кодов, На другой вход блока 4 с выхода источника 14 логического сигнала. через переключатель 17 подается код, значение которого соответствует заданной величине размаха переменной составляющей фазы сигнала, Разность между измеренными и действительными значениями величины переменной фазы, соответствующаяпогрешности поверяемого прибора 3, с выхода блока 4 вычитания кодов поступает в блок 5 регистрации,С помощью сигнала, появляющегося на выходе формирователя 22 коротких импульсов (фиг. 2, л) в момент полного обнуления реверсивного счетчика 7 импульсов, осуществляется дополнительная синхронизация каналов формирования кода управления (делители 12, 13 частоты и реверсивныйсчетчик 7) и эталонного сигнала (преобразователь 1 частоты) между собой,С помощью фильтров 23, 24 формируются синусоидальные сигналы на выходе фазоэадающего устройства, Для подачи на входы поверяемого измерителя девиации фазы синусоидальных сигналов необходимо выход фильтра 23 подключить к клемме фазопеременного канала, а выход фильтра 24 - к клемме опорного канала поверяемогоизмерителя. Компенсацию разности фазовых набегов в фильтрах 23, 24 можно осуществить при этом путем введения компенсирующего узла задержки в один из каналов устройства, или путем соответствующей коррекции кода, подаваемого от пере 1015 2025303540 ключателя 18 ко второму входу блока 19 вычитания кода,Устройство позволяет воспроизводить и какую-нибудь одну (либо постоянную, либо переменную) фазу выходного сигнала, Для этого нужно переключатель 17 или 18 установить в крайнее левое положение. Для того, чтобы (когда переключатель 17 установлен в крайнее левое положение и воспроизводится только постоянная фаза выходного сигнала устройства) с выхода реверсивного счетчика 7 на вход регистра 20 памяти надежно подавался нулевой код, можно через крайний левый контакт переключателя 17 подать соответствующий потенциал на установочный вход реверсивного счетчика 7,Таким образом, преимущество предлагаемого устройства для поверки цифровых измерителей девиации фазы перед прототипом заключается в том, что благодаря введению регистра памяти и выполнению эталонного генератора в виде преобразователя частоты, вход которого соединен с выходом генератора тактовых импульсов, за счет синхронизации каналов формирования эталонного сигнала и формирования кода управления цифровым кодоуправляемым фазовращателем, обеспечивается нормальная работа устройства во всем диапазоне возможных сочетаний одновременно воспроизводимых значений максимального размаха и частоты повторения переменной составляющей фазы выходного сигнала устройства:При этом, дополнительная синхронизация каналов формирования эталонного сигнала и кода управления цифровым кодоуправлением фазовращателем между собой с помощью формирователя коротких импульсов позволяет полностью исключить возможность их фазового рассогласования, которое могло бы появляться в результате сбоя любого из делителей частоты.Кроме того, благодаря введению дополнительного цифрового кодоуправляемого фазовращателя устраняется нарушение работоспособности (сбой) поверяемых цифровых фазометров при переходе значения воспроизводимого фазового сдвига через 0 или ЗбО,8 результате повышается точность воспроизведения максимального размаха переменной составляющей фазового сдвига устройства для поверки цифровых измерителей девиации фазы,Дополнительным достоинством предлагаемого устройства является возможность использования его для поверки серийных фазометров, типа Ф 2-34, измеряющих постоянные фазовые сдвиги, в случае необходимости определения их погрешностей при наличии фазового шума во входных сигналах фазометра. Для этого достаточно на второй вход блока 4 вычитание кодов вместо кода, соответствующего размаху переменной составляющей фазового сдвига, с переключателя 17 подать код, соответствующий постоянному фазовому сдвигу, с переключателя 18.Формула изобретения 1. Устройство для поверки цифровых измерителей девиации фазы, содержащее источник Эталонного сигнала, выход которого подсоединен к входу основного цифрового кодоуправляемого фазовращателя, а также к клемме опорного сигнала поверяемого измерителя, блок регистрации, выходы которого соединены с соответствующими выходами первого блока вычитания кодов, первые входы которого соединены с соответствующими выходными клеммами поверяемого цифрового измерителя девиации фазы, дешифратор и реверсивный счетчик, у которых соответственно входы и выходы поразрядно соединены, а один из разрядов через первый переключатель подсоединен к второму входу триггера реверса, первый вход которого соединен с выходом дешифратора, прямой выход триггера реверса соединен через первый элемент И с входом суммирования реверсивного счетчика, а инверсный выход - через второй элемент И с входом вычитания реверсивного счетчика, последовательно соединенные генератор тактовых импульсов, управляемый делитель частоты и синхронный делитель частоты, один из выходных разрядов которого через второй переключатель соединен с вторыми входами обоих элементов И, источник логического сигнала выходом соединен через третий переключатель с одним из разрядов второго вхбда первого блока вычитания кодов, соединенным в свою очередь с соответствующим разрядом первого входа второго блока вычитания кодов, а также через крайнее положение третьего переключателя - с установочным входом реверсивного счетчи ка, выход источника логического сигнала соединен через четвертый переключатель с соответствующим разрядом второго входа второго блока вычитания кодов, о т л и ч а ющ е е с я тем, что, с целью повышения 10 точности воспроизведения максимальногоразмаха переменной составляющей фазового сдвига, в него введены дополнительный цифровой кодоуправляемый фазовращатель, регистр памяти и формиро ватель коротких импульсов, причем дополнительный цифровой кодоуправляемый фазовращатель соединен входом с выходом основного цифрового кодоуправляемого фазовращателя, выходом - с измерительной 20 клеммой поверяемого измерителя, входомуправления - с выходом второго блока вычитания кодов, выходы реверсивного счетчика соединены с соответствующими входами регистра памяти, выходы которого.25 соединены с соответствующими управляющими входами основного цифрового кодо- управляемого фазовращателя, тактовый вход которого, соединенный с тактовыми входами источника эталонного сигнала и до полнительного цифрового кодоуправляемого фазовращателя, соединены с выходом генератора тактовых импульсов, тактовых вход регистра памяти соединен с выходом источника эталонного сигнала, вход форми рователя коротких импульсов соединен свыходом дешифратора, а выход подключен к установочным входам источника эталонного сигнала, управляемого делителя частоты и синхронного делителя частоты, 40 2. Устройствопо и, 1, о т л и ч а ю щ е ес я тем. что источник эталонного сигнала выполнен в виде синтезатора частоты, содержащего делители или умножители частоты.45изводственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 Заказ 4273 ТиражВНИИПИ Государственного комитета по- 1 13035, Москва, ЖПодписноебретениям и открытиям при ГКНТ СССРаушская наб 45