Устройство для измерения девиации частоты линейно-частотно модулированного колебания

.(51)5 С 01 Р. 23/00 ОПИСАНИЕ ИЗОБРЕТЕНИЯн свтсссюси ссидссеъссес ГОСУДАРСТВЕККЬ 9 КОМИТЕТГЮ ИЭОЬРЕТЕКИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельство СССР е 652500, кл, О 01 Р 23/00, 1979.Авторское свидетельство СССР Р 1190281, кл, О 01 Р 23/ОО, 1985. (54) УСТРОЙСТВО пЛЯ ИЗРЕРЕШУ ЛЕВИЛ 5 Ш ЧАСТОТЫ ЛИНЕЙНОАСТОТНО-ИОЦУЛИ РОВАННОГО КОЛЕБАНИЯ(57) Изобретение может быть использовано для измерения девиации и скорости изменения частоты, Устройство для измерения девиации частоты линейно-частотно-модулированного колебания содержит управляемый генератор 1,фазовый детектор 2, клнч 3, фильтр 4нижних частот, усилитель 5 постоянного тока, генератор 6 пилообразногонапряжения, эталонньп генератор 7,формирователь 8 импульсов, блок 9 нор.мирования, блок 10 индикации, кварцевьп генератор 11. Введение формирователя 12 сигналов установки режимовизмерения позволяет расширить функциональные возможности устройства за счетизмерения скорости изменения линейночастотно-модулированного колебания.3 з,п, Ь-лы, 6 ил.40 Изобретение относится к областирадиоизмерений и предназначено дляиспользования в радиолокационных станциях для измерения девиации и скорос 5ти изменения частоты.Цель изобретения - расширение Ьункционяльных возможностей устройства.На Фиг. 1 изображена Функциональная,схема устройства; на Лиг. 2 -функциональная схема блока нормирования; на фиг, 3 - Функциональнаясхема блока управления; на Фиг, 4-6 -эпюры сигналов в контрольных точках.Устройство содержит управляемый 15генератор 1, фазовый детектор 2, ключ3, фильтр 4 нижних частот, усилитель5 постоянного тока, генератор 6 пилообразного напряжения, эталонный генератор 7, Формирователь 8 импульсов, 20блок 9 нормирования, блок 10 индикации, кварцевый генератор 11, Формирователь 12 сигналов установки режимовизмерения,Блок 9 нормирования содержит блок 2513 управления, реверсивный счетчик14, блок 15 установки коэпфициентаделения, делитель 16 счетчиковый спеременным коэффициентом деления,второй 17 и третий 18 элементы задержки, двоичный счетчик 19, логический сумматор 20, накопитель 21,коммутатор 22, блок 23 элементов НЕ,двоичный счетчик 24 с предварительной записью информации, первый эле 35мент 25 задержки, двоично-десятичныйсчетчик 26, блок 27 памяти,Блок 13 управления содержит первьп элемент ЗИ 28, первый элемент2 И 29, первьп элемент 2 ИЛИ 30, первый триггер 31, второй элемент 2 ИЛИ32, второй 33 и третий 34 элементы2 И, первьп элемент НЕ 35, первый формирователь 36, третий элемент 2 ИЛИ37, второй триггер 38, четвертьп 39 45и пятый 40 элементы 2 И, второй Формирователь 41, четвертьп элемент 2 ИЛИ42, второй элемент НЕ 43, третий формирователь 44, четвертый формирователь 45, второй элемент ЗИе 46, шестойэлемент 2 И 47, третий 48 и четвертый49 триггеры, элемент 50 задержки,пятый элемент 2 ИЛИ 51, третий элемент ЗИ 52, счетчик 53 с предварительной записью информации, блок 5455элементов НЕ, коммутатор 55, третийэлемент НЕ 56, формирователь 57 кодов.Устройство работает следующим образом,г 71 о приходя импульса управленияключ 3 открыт. Если напряжения с выходов управляемого генератора 1 иэталонного генератора 7 не равны почастоте и Фазе, то на выходе фазового детектора 2 появляется напряжениерассогласования, которое через ключ3, Фильтр 4 нижних частот, усилитель5 постоянного тока поступает на управляемьп генератор 1, удерживая разности частот и Фаз между сигналами управляемого и эталонного генераторовравными нулю. Таким образом, в отсутствие модуляции сигнал на выходе фазового детектора 2 отсутствует,В момент приходя импульса управления (Фиг,4 а) ключом 3 разрываетсяцепь Аазовой явтоподстройки частоты,запускается генератор 6 пилообразного напряжения (Фиг,46), частота сигналя на выходе управляемого генератора 1 увеличивается по линейному закону (фиг,45), и с выхода Фазового детектора 2 сигнал рязностной частоты(Лиг, 42) подается на Формирователь 8импульсов, вырабатывающий импульсы вмоменты перехода напряжения низкочяс 11 11тс тн ой синусоиды через уров е н ь 0(иг . 4 ) , Сформир ов ан ная пачк а импульсов подается н а блок 9 нормиров ани,В режиме измерения де ви яции чя стоты н а втором выходе формирователя1 2 . сигналов установки режимов и зме рения напряжение соответствует уровнюлогического нуля , которое подается вблок 1 0 индикации , блок 1 3 управле ния и и я управляющие входы блока1 5 установки коэФФициента деления икоммутатора 2 2 , В начале работы н апервом выходе Формиров ятеля 1 2 сиги алов установки режимов измеренияФормируется к оро ткий положительныйимпульс (фиг . 50 ) , ко торьп через че тв ертый элемент 2 ИЛИ 4 2 , вт орой триггер 3 8 переводит в единичное состояние (Лиг . 5 О) , разрешая прохождениеимпульсов через шестой элемент 2 И 4 7,Четвертый Формирователь 45 по Фрон туимпульса управления формирует импульс(Фи г, 5 3) , который через шестой элемент 2 И 47 третий триггер 4 8 пер е водит в единичное состояние ( фи г, 5) ,разрешая прохожп ение импульса управления через второй элемент ЗИ 4 6 ,импульса сброса через пятый элемент2 И 40 , и по четвертому выходу блока1 3 управления кяк импульс установки в"0" поступает на реверсивный счетчик14, счетчиковый делитель 16 с переменным коэЬАициентом деления, двоичный счетчик 19, двоичный счетчик 24 с5предварительной записью инАормации,двоично-десятичньп счетчик 26, накопитель 21.Импульс управления (Аиг,53) черезвторой элемент 3 И 46 и второй элемент 2 ИЛИ 32 подается на второй 33 итретий 34 элементы 2 И, Через второйэлемент 2 И 33 проходит пачка импульсов кварцевои частоты, количествокоторых пропорционально длительностиимпульса управления, и подсчитываетсяна двоичном счетчике 19. САормированный код числа с двоичного счетчика 19через коммутатор 22, открытьл по второму и-разрядному входу, блок 23 элементов НЕ подается параллельно обратным кодом на вход предварительной записи двоичного счетчика 24 с предварительной записью инАормации, В течение этого же импульса управления пачка импульсов с выхода Аормирователя8 импульсов через третий элемент 2 И34 поступает по входу вычитания нареверсивный счетчик 14, По окончанииимпульса управления на реверсивномсчетчике 14 Аормирутся обратный кодчисла, пропорционального набегу разности Ааз между управляемым генератором 1 и эталонным генератором 7 завремя импульса управления,По спаду импульса управлениячерез второй элемент НЕ 43 третийАормирователь 44 Аормирует импульссброса Ьиг.5), который через пятыйэлемент 2 И 40 и третий элемент 2 ИЛИ37 переводит второй 38 и третий 48триггеры в нулевое состояние (Фиг,56,, запрещающее прохождение импульсов управления через второй элементЗИ 46, Напряжением с инверсного выхода второго триггера 38 разрешается прохождение импульсов кварцевогогенератора 11 через четвертый эле-мент 2 И 39 на входы счетчиковогоделителя 16 с переменным коэААициен 50том деления и двоичного счетчика 24с предварительной записью инАормации,Импульс переполнения с выхода двоичного счетчика 24 с предварительнойзаписью информации через элемент 25задержки на половину периода кварце 55вой частоты подается обратно как импульс записи предварительной инАормации. Таким образом, в двоичном счетчике 24 с предварительной записьюинАормации счет ведется от числа,пропорционального длительности импульса управления ц и записанногов обратном коде, до переполнения итак до окончания цикла измерения.,воично-десятичный счетчик 26 производит подсчет импульсов переполнения.Через счетчиковый делитель 16 скоэААициентом деления К импульсыкварцевой частоты поступают на суммирующий вход реверсивного счетчика14, Импульс переполнения с реверсивного счетчика 14 (Аиг. 56) через четвертый элемент 2 ИЛИ 42 переводит второй триггер 38 в единичное состояние,закрывая прохождение импульсов кварцевой частоты и разрешая прохождениеочередного импульса управления. Таккак время до переполнения .реверсивно го счетчика 14 пропорционально Аазовому набегу Ь Ч сигнала, то число импульсов переполнения двоичного счетчика 24 за это же время равнок Мчто с масштабным коэААициенцтом К соответствует величине девиации частоты, КоэААициент К выбираетсяиз условия согласования полученногозначения с разрядами блока 10 индикации и повышения точности измерения,По Аронту переключения второго триггера 38 в единичное состояние второйАормирователь 41 Аормирует импульс,по которому информация, накопленная вдвоично-десятичном счетчике 26, записывается в блок 27 памяти, соединенныйс блоком 10 индикации.В режиме измерения скорости изменения частоты из импульса управлениявырезается строб, управляемый по задержке и длительности, в течение которого измеряется скорость изменениячастоты сигнала. В этом режиме навтором выходе Аормирователя 12 сигналов установки режимов измерения напряжения соответствует уровню логической единицы.,Аналогично, как и в предыдущем режиме, короткий импульс с первого выхода Аормирователя 12 сигналов установки режимов измерения (Аиг,ба) переводит второй триггер 38 в единичное состояние (Аиг,60), разрешая прохождение импульса через шестой элемент 2 И 47, По Аронту импульса управления (Лиг,65) четвертый Аормирователь45 Аормирует импульс (Лиг.62), который через шестой элемент 2 И 47 третий триггер 48 переводит к единичное состояние (Лиг,6), четвертый триггер 48 - н нулевое состояние и через пятый элемент 2 ИЛИ 51 записывает инйор 5 мацию с первого и-разрядного выхода Формирователя 57 кодов через открытый по первому входу коммутатор 55 и блок 54 элементов НЕ в счетчик 53 с предварительной записью информации, Триггер 48 разрешает прохождение импульсов через пятый элемент 2 И 40 и третий элемент ЗИ 52. Через третий элемент ЗИ 52 начинают поступать импульсы кварцевой частоты (Аиг. 6 на счетный вход счетчика 53 с предварительной записью информации, Импульсом переполнения с выхода счетчика 53 (Лиг.6) четвертый триггер 49 по счетному входу переводится в единичное состояние (Лиг,6 И), переключая коммутатор 55 на прием инйормации по второму входу, Этим же импульсом переполнения через элемент 50 задержки на половину пе риода кварцевой частоты записывается информация с второго а-разрядного выхода формирователя 57 кодов .через коммутатор 55 и блок 54 элементов НЕ в счетчик 53 с предварительной записью инормации. Второй импульс переполнения с выхода счетчика 53 (Лиг,6 переводит четвертый триггер 49 в нулевое состо 35 яние (Лиг.бц), Таким образом, на выходе четвертого триггера 49 формируется строб, йронт которого задержан от фронта импульса управления на время, пропорциональное набранному коду по первому выходу формирователя 57 кодов, и длительность которого пропорциональна коду по второму выходу. Сформированный строб с выхода четвертого триггера 49 подается на первый элемент ЗИ 28 и через первый элементЕ 35 на первый элемент 2 И 29, Первый после Фронта строба четвертого триггера 49 импульс с выхода формирователя 8 импульсов (Лиг.6 К)50 через первый элемент ЗИ 28 переводит первый триггер 31 в единичное состояние и первым после спада строба через первый элемент 2 И 29 и первый элемент 2 ИЛИ 30 в нулевое состояние (Лиг,6), Т,е. на выходе первого,55 триггера 31 формируется строб, жестко привязанный к импульсам Формирователя Й импульсов. По спаду строба с выхода первого триггера 31 первый формирователь 36 формирует импульс, который через третий элемент 2 ИЛИ 37, второй триггер 38 (Лиг, 61) и третий триггер 48 (Лиг.6) переводит в нулевое состояниезакрывая прохождение импульсов через шестой элемент 2 И 47, второй элемент ЗИ 46 и третий элемент ЗИ 52,Через второй элемент 2 ИЛИ 32 строб с выхода первого триггера 31 подается на второй 33 и третий 34 элементы 2 Идальнейшая работа устройства аналогична работе в режиме измерения девиации за исключением того, что в двоичный счетчик 24 с предварительной записью информации записывается н обратном коде число, пропорциональное квадрату времени длительности строба измерения. Лля этого инор(мация, накапливаемая в двоичном счетчике 19, параллельным кодом подается на первый вход сумматора 20, причем первый разряд с выхода двоичного счетчика 19 подается на вход второго разряда сумматора 20, выход и-го разряда - на вход и+1-го разряда. На первый разряд первого входа сумматора 20 подается напряжение постоянного уровня логической единицы. Так как такт записи в накопитель 21 опережает такт"счета двоичным счетчиком 19 на половину периода кварцевой частоты за счет включения элемента 18 задерж- ки в цепь двоичного счетчика 19, в сумматоре 20 складывается увеличенное на две единицы значение числа двоичного счетчика 19 с предыдущим результатом суммы, что соответствует получению квадрата числа двоичного счетчика 19, С выхода накопителя 21 через открытый по первому входу комму татор 22, блок 23 элементов НЕ инФормация, пропорциональная квадрату времени длительности строба измерения, в обратном коде подается на дво ичный счетчик 24 с предварительной записью информации.Для согласования полученного значения с разрядами блока индикации в режиме измерения скорости изменения частоты пропорционально изменяется коэдкЪициент деления К счетчикового делителя 16 с переменным коэффициентом деления.9 1711087Формула изобретения 10 1. Устройство для измерения девиации частоты линейно-частотно-модули 5романного колебания, содержащее последовательно соединенные управляемыйгенератор, джазовый детектор, ключ,фильтр нижних частот, усилитель постоянного тока, выход которого соединен с первым входом управляемого генератора второй вход которого соединенс выходом генератора пилообразногонапряжения, эталонный генератор, вы.;ход которого соединен с вторым входом 15Ьазового детектора, последовательносоединенные формирователь импульсов,вход которого соединен с выходом фазового детектора, блок нормированияи блок индикации, выход кварцевогогенератора соединен с вторым входомблока нормирования, второй вход ключа, вход генератора пилообразногонапряжения, третий вход блока нормирования соединены с шиной импульса 25управления, о т л и ч а ю щ е е с ятем, что, с целью расширения функциональных .возможностей путем обеспечения измерения скорости изменения линейно-частотно-модулированного колебания, в него введены формировательсигналов установки режимов измерения,первый выход которого соединен с четвертым входом блока нормирования, авторой выход с пятым входом блоканормирования и вторым входом блокаиндикации,2, Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что Ьормирователь сигналов содержит Формировательимпульса, вход которого соединен свыходом переключателя, первый и второй входы которого соединены соответственно с потенциалами логическогонуля и единицы, а выход является первым выходом формирователя сигналов,вторым выходом которого является входдюрмирователя импульса.,3, Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что блок нормирования содержит блок управления,реверсивный счетчик; двоичный счетчик, блок элементов НЕ, двоичныйсчетчик с предварительной записьюинформации, элемент задержки, двоично-десятичный счетчик, блок памяти,выход которого является выходом блока нормирования, а информационныевходы соединены с соответствующими выходами двоично-десятичного счетчика, первый выход блока управлениясоединен с входом вычитания реверсивного счетчика, четвертый выход блокауправления соединен с входами установки в 0 реверсивного счетчика,двоичного счетчика, двоичного счетчика с предварительной записью информации, двоично-десятичного счетчика,пятый выход блока управления соединен с первым входом волока памяти,третий выход блока управления соединен с первым входом двоичного счетцика с предварительной записью информации, первый, второй и третийвходы блока управления являются соот" ветственно первым, вторым и третьимвходами блока нормирования, и-разрядный параллельный выход блока элементов НЕсоединен с и-разрядным параллельным входом, двоичного счетчикас предварительной записью информации,выход которого соединен с входомдвоично-десятичного счетчика, выходпервого элемента задержки соединен свторым входом двоичного счетчика спредварительной записью информации,введены соединенные последовательноблок установки коэААициента деленияи счетчиковый делитель с переменнымкоэдйициентом деления, соединенныепоследовательно логический сумматор,накопитель и коммутатор, второй итретий элементы задержки, причемчетвертый вход блока нормированиясоединен с шестым входом блока управления, пятый вход блока нормирования соединен с пятым входом блока управления и управляющими входами блока установки коэййициента деления икоммутатора, вход второго элементазадержки соединен с выходом счетчикового делителя с переменным коэдхЪициентом деления и суммирующим входомреверсивного счетчика, выход второгоэлемента задержки соединен с вторымвходом счетчикового делителя с переменным коэААициентом деления, входтретьего элемента задержки соединенс вторым выходом блока управления ивходом тактирования накопителя, авыход - со счетным входом двоичногосчетчика, первый вход счетчиковогоделителя с переменным коэААициентомделения соединен с третьим входомблока управления, первый (о+1)-разрядный параллельный вход логическогосумматора соединен с и-разрядным параллельным выходом двоичного счетчика и вторым и-разрядным параллельным входом коммутатора, причем первый разряд двоичного счетчика соединен с вторым разрядом входа логического сумматора, второй - с третьим и-й - с (и+1)-ым, а первый - с шиной напряжения логической единицы, второй -разрядный параллельный вход сумматора соединен с и-разрядным параллельым выходом накопителя, и-разрядный араллельный выход коммутатора соериен с и-разрядным параллельным входом лока элемента НЕвходы установки"О" накопителя и счетчикового делиеля с переменным коэффициентом делеия соединены с четвертым выходом блока управления, вход первого элемента Задержки соединен с выходом двоичного счетчика с предварительной записью информации,4, Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что в блок упавления, содержащий первьп-четвертый 25 элементы 2 И, первый и второй формирователи, элемент НЕ, дополнительно введены первьп-третий элементы ЗИ, первых и второй элементы 2 И, первый-пятый элементы 2 ИЛИ, третий и четвертый Фор-О мирователи, второй и третий элементы НЕ, первьй-четвертый триггеры, элемент задержки, счетчик с предварительной записью информации, блок элементов НЕ, коммутатор, формирователь кодов, причем первьп вход блока управления соединен с третьим входом первого элемента ЗИ, первым входом первого элемента 2 И и вторым входом третьего элемента 2 И, второй вход блока управления соединен с первым входом второго элемента 2 И, первым входом четвертого элемента 2 И и вторым входом треть- третьего элемента ЗИ, третий вход блока управления соединен с входом второго элемента НЕ, первым входом второго элемента ЗИ и входом четвертого формирователя, четвертый вход блока управления соединен с вторым входом четвертого элемента 2 ИЛИ, пятый вход блока управления соединен с первым входом первого элемента ЗИ, с входом третьего элемента НЕ и третькч входом третьего элемента ЗИ, шестой вход блока чправления соединен с первым55 входом четвертого элемента 2 ИЛИ, выход первого элемента ЗИ соединен с входом установки в "1" первого триг гера выход первого элемента.2 И сое".Ф динен с первым входом первого элемента 2 ИЛИ, выход первого элемента 2 ИЛИи н соединен с входом установки в О первого триггера, выход первого триггера соединен с первым входом второго элемента 2 ИЛИ и входом первого формирователя, выход второго элемента 2 ИЛИ соединен с вторым входом второго элемента 2 И и первым входом третьего элемента 2 И, выход второго элемента 2 И является вторым выходом блока управления, выход третьего элемента 2 И является первым выходом блока управления, выход первого элемента НЕ соединен с вторым входом первого элемента 2 И, выход первого формирователя соединен с первым входом третьего элемента 2 ИЛИ, выход третьего элемента 2 ИЛР соединен с входами установки в "О" второго и третьего триггеров, выход второго триггера соединен с входом второго формирователя и первым входом шестого элемента 2 И, инверсный выход второго триггера соединен с вторым входом четвертого элемента 2 И, выход четвертого элемента 2 И является третьим выходом блока управления, выход второго Аормировате.ы является пятым выходом блока управления, выход пятого элемента 2 И соединен с вторым входом первого элемента 2 ИЛИ и вторым входом третьего элемента 2 ИЛИ, выход четвертого элемента 21 БИ соединен с входом установки в "О" второго триггера, выход второго элемента НЕ соеринен с входом третьего ормирователя, выход третьего формирователя соединен с первьпч входом пятого элемента 2 И, выход второго элемента ЗИ соединен с вторым входом второго элемента 2 ИЛИ, выход четвертого формирователя соединен с вторым входом шестогофт тф элемента 2 И , входом установки в О четвертого триггера и первым входом пятого элемента 2 ИЛИ , выход шестого элемента 2 И соединен с входом уста- нонки в " 1 " третьего триггера и является четвертым выходом блока управления, выход третьего триггера с оерин ен с вторым входом пятого элемента 2 И , третьим входом второго элеме нт а ЗИ и пе рвым входом третьего элемента ЗИвыход четвертого триг гер а соединен с вторым входом первого элемента ЗИ , входом первого элемента НЕ и с управляюцим входом к оммутатора , выхор, пятого элемента 2 ИЛИ сое1 О динен с входом разрешения записи,предварительной цнФормации счетчикас предварительной записью информации,выход счетчика соединен со счетнымвходом четвертого триггера и входомэлемента задержки, выход элементазадержки соединен с вторым входомпятого элемента 2 ИЛИ, выход третьегоэлемента ЗИ соединен со счетным входом счетчика с предварительной записью информации, выход третьего элемента НЕ соединен с вторым входомвторого элемента ЗИ, первый и второйи-разрядные выходы формирователякодов соединены соответственно с первым и вторым и-разрядными входамикоммутатора, и-разрядный выход коммутатора через блок элементов НЕ соединен с и-разрядным входом счетчикас предварительной записью иноформации.1711087 авиации частоты г Цикл измерен иг. 5 измеренияСоставитель Е, СоловьевТехред И.Иоргентал КорректорЛ, Пилипенк едактор В. Лан Тираж Подписноеосударствецного комитета по изобретениям и открытиям при ГКНТ ССС113035, Иосква, Ж, Раушская наб д. 4/5 оизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина аказ 337 НИИПИ Г 1иМ измерения скорости изменения частоты