Способ определения разности фаз свч-сигналов и устройство для его осуществления
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1465808
Авторы: Анжиевский, Ветров, Грудина
Текст
СОКИ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИН ИЮ (1 И К Юо 4 ЕННЫЙ КОМИТЕТНИЯМ И ОтНРЫТИЯМ ГОСУДАРСПО ИЗОБПРИ ГКНТ ПИСАНИЕ ИЗОБРЕТЕНИ ЛЮТО МУ СВИДЕТЕЛЬСТВ(71) Севастопольский приборостроительный институт(56) Авторское свидетельство СССРР 783706, кл. С О 1 К 25/00, 1979.(54) СПОСОБ ОПРЕДЕЛЕНИЯ РАЗНОСТИ ФАЗ ,СВЧ-СИГНАЛОВ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ(57) Изобретение может быть использовано в радиоизмерительной техникепреимущественно в миллиметровом диапазоне волн. Целью изобретения является расширение диапазона однозначного измерения разности фаз и повы" шение точности. 11 ель достигается тем, что в дополнительные такты коммутации вводят приращение фазовых сдвигов в опорный и измерительный каналы, определяют значения косинусов собственной разности фаз измерителя,суммы собственной разности фаз из. мерителя и измеряемой разности фаэ, приращения по опорному каналу раэности фаз, суммы собственной разности фаз измерителя и приращения поопорному каналу разности фаэ, суммысобственной разности фаз измерителяи приращения по опорному и измерительному каналам, суммы собственнойразности фаз измерителя и приращения по измерительному каналу разности фаз, вычисляют по полученным значениям косинусов значения, синуса икосинуса приращения разности фаз поопорному каналу, вычисляют собственную разность фаз измерителя и суЙму собственной разности фаз и измеряемой разности фаз, а разность фазопределяют как разность суммы собственной разности фаэ.измерителя иизмеряемой разности фаэ и собственной разности фаз измерителя. Такжепериодически коммутируют сигналыопорного и измеритЕльного каналов,детектируют их и их сумму, опреде"лянт значения косинуса разностифаз входных СВЧ-сигналов, определяютзначения косинуса суммы собственнойразности фаз измерителя и измеряемойразности фаз. В устройстве цель достигается введением двух управляемых1465808 фазовращателей 1 и 2 третьего, четвертого, пятого, шестого и седьмогоэапоминаюищх блоков 16 в . 19, 21, вычислителя 20 разности фаз, второговичитающего блока 22, второго блока11 управления, переключателя 15 режима работы и индикатора 23, Устройство содержит также два кюча 3 и 4,первый блок 5 управления, сумматор 6,детектор 7, коммутатор 8, первый выИзобретение относится к радиоизмерительной технике и может быть использовано для измерения разностифаз СВЧ-сигналов преимущественно вмиллиметровом диапазоне волн.Цель изобретения - расширение диапазона однозначного измерения разности фаз и повышение точности вмиллиметровом диапазоне волн.На фиг,1 представлена схема устройства для осуществления способа,на фиг.2 - структурная схема вычислителя разности фаэ.Устройство содержит первый 1 ивторой 2 управляемые фазовращатели,первый 3 и второй 4 кличи, первыйблок 5 управления сумматор 6, детектор 7, коммутатор 8, первый 9 ивторой 10 запоминающие блоки, второйблок 11 управления, первый вычитающий блок 12, блок 13 преобразованияфункции, измеритель 14 отношения,переключатель 15 режима работы, третий 16, четвертый 17, пятый 18, шестой 19 запоминающие блоки, вычислитель 20 разности фаз, седьмой запо минающий блок 21, второй вычитающийблок 22,и индикатор 23,Вычислитель 20 разности фазсостоит из первого 24 и второго 25блоков преобразования арккосинуса,третьего вычитающего блока 26, формирователя 2 напряжения, блока 2 Явычисления синуса, блока 29 вычисления косинуса, второго сумматора 30,первого 31 и второй 32 перемножителей, блока 33 деления, четвертоговычитающего блока 34 и блока 35 преобразования арктангенса Выходы управляемых фазовращателей 1 и 2 соечитающий блок 12, первий и второйзапоминающие блоки 9 и 10, блок 13преобразования, измеритель 14 отношения. Используя периодическую восьмитактовую и пятитактовую коммутацию, формируют требуемый комплекс информации для точного измерения разности фаз сигналов в расширенномдиапазоне. 2 с.п. и 1 э.п. ф-лы,2 ил. динены с входами ключей 3 и 4, выходи которых подключени к соответствующим входам сумматора 6, выходкоторого через детектор 7 соединенс коммутатором 8. Первый, второй итретий выходы коммутатора 8 соединены с информационными входами запоминающих блоков 9 и 10 и входом вычи тающего блока 12. Выходи запоминающих блоков 9 и 1 О подключены к входам блока 13 функционального преобразования, а также к входам вычитающего блока 12., Выходы вычитающего 15блока 12 и блока 13 преобразованияфункции связаны с входами измерителя14 отношения, выход которого соединен с информационными входами запоминающих блоков 16 - 19.Выходные сигналы 20 запоминающих блоков 16 - 19 поступают на соответствующие входы вычислителя 20 разности фаз, выход которого соединен с запоминающим блоком21 и с одним из входов вычитающего 25 блока 22, второй вход которого.подключен к выходу запоминающего блока21. Выход вычитающего блока 22 сое динен с входом индикатора 23. Выходыблока 5 управления связаны с управ ляющими входами ключей 3 и 4, коммутатора 8 и запоминающих блоков 9и 10. Выходы блока 11 управления соединены с управляющими входами фазовращателей 1 и 2, запоминающих блоков 16 и 17 непосредственно и запоми 35нающих блоков 18,19 и 21 через пеРеключатель 15 режима работы. Синхронизирующий выход блока 11 управления подключен к входу блока 5 управ 40ления, Выходы блоков 24 и 25 преобразования арккосинуса соединены с вы+ 2 Е,1 Е, К,;9 ЕК 1 ес 1 Е,К,+ Е,К +Е К,К соеЦ,+Це )35 40 3читающим блоком 26. Выход вычитан- щего блока 26 связан с входами блока 28 вычисления синуса и блока 29 вычисления косинуса. формирователь 275 напряжения своим выходом подсоединен к одному иэ входов сумматора 30, другой вход которого подключен к выходу запоминающего блока 16. Входы перемножителя 31 соответственно сое динены с выходом сумматора 30 и выходом блока 28, а входы перемножителя 32 - с выходами блоков 29 и 16, Перемножители 31 и 32 осуществляют перемножение входных сигналов. Выход перемножителя 32 соединен с одним из входов вычитающего блока 34, другой вход которого подключен к запоминающему блоку 17. Выход вычитаю- щего блока 34 соединен с одним иэ входов блока 33 деления, другой вход которого связан с влиодом перемножителя 31.Выходной сигнал блока 33 деления поступает на вход блока 35 преобразования арктангенса. 25Способ измерения разности фаз осуществляется следующим образом.При помощи периодической пятитактовой коммутации сигналов опорного и измерительного каналов и их детекти-. З 0 рования на выходе СВЧ-детектора образуются измерительные сигналы приращение Фазового сдвигя СВЧ-сигнала опорногоканала;Ко К - обобщенные коэффициентыпередачи опорного и измерительного каналов;К - обобщенный коэффициентпередачи опорного канала,учитывающий изменение модуля коэффициента передачи управляемого фазовращателя, на который подануправляющий сигнал. Этнсигналы запоминаются,3,)тем вычисляются два значения функции косинуса А = сов И, +ц)=(ц - ц - ц )//2 Е ОВ = СОВр,+ЦЕ +д) се (ц ц т) Е 4 Цг.еИспользуя преобразование В = = сов(ц,+Ц +,) = сов(ц,+А)есов- в п , + Це )в 1 пА сов 3 - вдпр+Ц) ) в 1 попределяется значение функции синуса суммарной разности Фаз по выражениюА совб - Вв 1 п(Ц), + Ч, ) Далее, используя соотношение для половинных углов, определяют изме.ряемую разность Фаэ Ц ,где ц чувствительность детектора;амплитуды входных сигналов соответственно опорного и измерительного каналов;собственная разность фазизмерителя, вызванная разностью электрических длинопорного и измерительногоканалов;суммарная разность фазеизмеряемая разность фаз; Е,и Р Ео+ ЮКЧк К К,Ц= Ч Е,Ка Я аЦв - Ч 1 ЕК, + ЕК 2+(1+А) в 1 пТаким образом, для определения измеряемой разности Фаз Ч) необходимо знать собственнун разность фаэ измерителя ц, и величины вдп , исов ,65808 30 35 40 45 7 14 нальнйй квадрату амплитудн входного сигналя, т. е. 11 , = ЧЕ,К . Во вто 2ром такте открыт ключ 4 и к детектору 7 подключен запоминающий блок 1 О, который с учетом обобщенного коэффи" циентя передачи измерительного канала К (управляющий сигнал на Фаэовращятеле 2 отсутствует) фикси 2рует сигнал Б= 1 ЕК . В третьемтакте открыты обя ключа 3 и 4, к выходу детектора 7 подключен вычитающий блок 12, ня который одновременно подаются сигналы с запоминающих блоков 9 и 10, а к выходу измерителя14 отношения подключен запоминающий блок 16, Во время третьего такта при отсутствии управляющих сигналов на Фязовращятелях 1 и 2 на выходе детектора 7 в соответствии с теоремой косинусов Формируется сигнал ц: ц. ц,. 2 4 ц,цсоа,. В внчитяющем блоке 12 происходит вычитание первых двух слагаемых, на его выхОДе ФОРмиРУетсЯ сигнал Пч =2 ц,К ц сояр, . Одноарененно сигналы У, и 11, с запоминающих блоков 9 и 1 О подаются на блок 13 преобразования Функций, который осуществляет перемножение входных сигналов, извлечение квадратного корня с последующим удвоением полученного результата. На его выходе формируется сигнал Ц щ 2 4 Ц, Ц. Обработка сигналов в измерителе 14 отношения дает на выходе сигнал Бн х:= а 1 созЦ,ргде а, - коэффициент пропорциональности. Выходной сигнал измерителя 14 отношения заносится в запоминающий блок 16. В четвертом такте открыт ключ 3, в опорный канал введено приращение Фазового сдвига СВЧ-сигнала путем подачи на Фазофращатель 1 управляющего сигнала, а к вьгходу детектора 7 подключен запоминающий блок 9, который с учетом обобщенного коэффициента передачи опорного канала К з Фиксирует сигнал 11 = 1 ЕК. В пятом такте открыДтн обя ключа 3 и 4, на управляемый Фазоврящатель 1 подан управляющий сигнал, к выходу детектора 7 подключен внчитающий блок 12, на кото-, рый одновременно подаются сигналы Н ,11с запоминающих блоков 9 и О, а к выходу измерителя 14 отношения 1подключен запоминающий блок 17. На выходе детектора 7 формируется сигнал р = 1 + ц+ 2.Г цсоей ++ ,), из которого в внчитяющем блоке2 происходит внчитяние сигналов 5 01 к и о 4 х 11 я выходе Бнчитяющегоблокя 12 формируется сигнал Б ее1 к2 1 Иц со ц(, ), цднорененнс с этим ня выходе блока 13 преоб-разования Функций образуется внходной с.;Г. ял П = 2 . Б С 4 х из спгнялон, пост 1 лающих с зяпоминающих блоков 9 и 10. Обработка сигнялов в измерителе 14 Отношения дяет ня выхо де сигнал 14 = я, соз(Ц, + Д ), который зяносится н зяпоминяющий блок 17.В шестом такте открыт ключ 4, на упрявляемый Фязоврящатель 2 подан управляющий сигнал, а к выходу детекто ра 7 подключен запоминающий блок 10,которнй с учетом обобщенного коэФАИциентя передачи измерительного каналя К Фиксирует сигнал Б=1 Е " К 4.В седьмом такте открыты обя кляча 3 и 4, ня управляемые Фазоврящятели1 н 2 поданы управляющие сигналы, квыходу детектора 7 подключен вычитающий блок 12, на который одновременноподяются сигналы Н 4 х и Б 4 с запоминяющих блоков 9 и 1 О, я к выходу измерителя 14 отношения подсоединен запоминающий блок 18. Ня выходе детекторя 7 при этом ФормируетсясиГнял Ь = 114 к Ььх+ 2 1 4 11 ьк "тк 4 к ьх 4 к 6 ц бсозЦ,+ , -). В внчитаюшем блоке 12 происходит вычитание сигнялОГ 114, 11 сиз сигнала 111, ня его внходе Обрязуется сигнал 111= 2 Д Б 6" хсозЦ,+ Ъ, - , ). Одновременно сйгналн 1 и 16 х из запоминающих блоков 9 и 1 О подаются на блок )3 Функционального преобразования, ня внходе КОТОРОГО ФОРМИРУЕТСЯ СИГНЯЛ - 2 114 Бьх . Обработка сигналов 11 и 11 ьх в измерителе 14 Отно 5 кдает ня внходе сигнал 1 и = я, соз 1 ц, +Р, - Р ), которнй заносится в запоминающий блок 18. К восьмом такте Открыт ключ 3, управлявщий сигнал на управляемом Фязоврящателе 1 отсутствует, а к выходу детектора 7 подключен запоминающий блок 9, которнй Фиксирует сигнал 11,55 - ЧЕ, К,. В девятом такте открытыа 4оба клича 3 и 4, на упрявляемнй фазо,вращятель 2 подан управляющий сигнал к выходу детектора 7 подключен вн,читающий блок 12, на которнй одно1 1465808 12го образуется сигнвл И= а , гро-"эу. ф,порциональный собственной разностифаэ. Коэффициенты а а, являютсякоэффициентами пропорциональности,При дальнейших измерениях работавычислителя 20 разности фаэ не отличается от описанной, однако вместосигнала Ин используется сигнал Би,который поступает на сумматор 30 иперемножитель 32, а вместо. сигнала111,1- сигнал 111 ф поступающий иавычитающий блок 34. При этом на выходе блока 35 формируется сигналЦ, = а ГЦ,+ Ц ), пропорциональныйсуммарной разности фаз.Таким образом, повышение точности измерения разности фаз достигается за счет исключения из результатов измерения собственной разностифаз измерителя и за счет увеличения крутизны преобразования, так каккрутизна изменения тангенса в диапазоне измеряемых углов больше крутизны изменения косинуса при тех жезначениях углов, а также за счет то-го, что результат измерения не зависит от величины приращений фазовыхсдвигов СВЧ-сигналов опорного и измерительного каналов.Расширение диапазона однозначности измерения разности фаз достигается за счет использования при определении измеряемой разности фаз глав- .ных значений функции тангенса половинных углов, которые имеют диапазоноднозначности от - Т 1 дон,Как показали экспериментальныеисследования, способ и устройствопозволяют создать автоматизированныемикропроцессорные анализаторы цепей,которые могут быть использованы вмиллиметровом и субмиллиметровом диапазонахФормула изобретения 1Способ определения разности фаз СВЧ-сигналов, заключающийся в периодической коммутации сигналов опорного и измерительного каналов, детектировании каждого из этих сигналов и их суммы, определение значений косинуса разности фаз входных СВЧ-сигналов, определении значения косинуса суммы собственной разности фаз измерителя и измеряемой разности фаз, о т л и ч а и щ и й с я тем, что, с целью расширения диапазона однозначного измерения разности фаэи повышения точности, в миллиметровом диапазоне волн в дополнительныетакты коммутации сигналов опорногои измерительного каналов вводят приращение фазовых сдвигов в опорный иизмерительный каналы, определяютзначения косинусов собственной разности Ааэ измерителя, суммы собственной разности фаэ измерителя иизмеряемой разности фаэ, приращенияпо опорному каналу разности фаз,суммы собственной разности фаз измерителя и приращения по опорному каналу разности фаэ, суммы собственнойразности фаз измерителя и приращенияпо опорному и измерительному каналам, суммы собственной разности фаэ измерителя и приращения по измери, тельному каналу разности фаэ, вычисляют по полученным значениям косинусов значения синуса и косинуса приращения разности фаэ по опорному ка налу, затем вычисляют собственнуиразность фаэ измерителя и сумму собс-.венной разности фаз измерителя иизмеряемой разности фаз, для чегоиспользуют тригонометрические со отношения для половинных углов, аискомую разность фаз. определяют какразность суммы собственной разностифаз измерителя и измеряемой разностифаэ и собственной разности фаз изме р2. Устройство для определения.разности фаз СВЧ-сигналов, содеэжащее два клича, выходы которых подключени к соответствующим входам 40 сумматора, а выход последнего соединен с входом детектора, выход которого подключен к первому входукоммутатора, второй вход которогосоединен с первым выходом первого 4 блока управления, управляющие входыпервого и второго кличей соединенысоответственно с вторым и третьимвыходами блока управления, четвертыйвыход которого подключен к управляю- БО щим входам запоминаищих блоков, информационные входы которых соединенысоответственно с первым и вторым выходами коммутатора, выходы первогои второго запоминающих блоков под - В 5 ключены соответственно к первому ивторому входам вычитающего блокаи первому и второму входам блока пре.образования, выход которо 1 о подключен к первому входу измерителя отно1 314 щения, второй вход которого соединен, с выходом вычитающего блока, третий вход которого подключен к третьему выходу коммутатора, о т л и ч а ющ е е с я тем, что, с пелью расширения диапазона однозначного измерения разности Фаз и повышения точности в миллиметровом диапазоне волн, оно снабжено двумя управляемыми фазовращателями, третьим, четвертым, пятым, шестым и седьмым запоминаю" щими блоками, вычислителем разности Фаз, вторым вычитающим блоком, вторым блоком управления, переключателем. режима работы и индикатором, причем выход измерителя отношения соединен с информационными входами третьего, четвертого, пятого и шестого запоминаюших блоков, выходы ко торых подключены соответственно к первому, второму, третьему и четвертому входам вычислителя разности Фаз, выход которого соединен с инФормационным входом седьмого запоминающего блока и с первым входом, второго вычитающего блока, выход которого подключен к входу индикатора, второй вход второго вычитающего блока соединен с виходом седьмого запоминающего блока, управляющий вход которого подключен к третьему выходу переключателя режима работы, первый и второй выходы которого соединены с управляющими входами пятого и шестого запоминающих блоков, первый, второй и третий входы переключателярежима работы подключены к пятому, шестому и седьмому выходам второго блока управления, третий и четвертый выходы которого соединены соответственно с управляющими входами третьего и четвертого запоминающих блоков, первый и второй выходы второго блока управления соединены с управляющими входами первого и вто 65808 14рого управляемых фазовращателей, выходы которых подключены к входамключей, вход второго блока управле 5ния соединен с.пятым выходом первогоблока управления. 3. Устройство по и.1, о т л и -ч а ю щ е е с я тем, что вычислитель разности фаз содержит первый ивторой блоки преобразования арккосинуса, третий и четвертый вычитающиеблоки, блок вычисления синуса, блоквычисления косинуса первый и второйперемножители, блок деления, второйсумматор, формирователь напряжения иблок преобразования арктангенса,причем выходы первого и второго блоков преобразования арккосинуса соединены соответственно с первым и вторым входами третьего вычитающегоблока, выход которого подключен квходам блоков вычисления синуса икосинуса, первый вход вычислителя 25 разности Фаз соединен с первыми вхо-,дами второго перемножителя и второгосумматора, а второй - с первым входомчетвертого вычитающего блока, выходблока вычисления косинуса через втоЗ 0 рой перемножитель подключен к второму входу четвертого вычитающего блока, выход которого подключен к пер-.вому входу блока деления, выход формирователя напряжения соединен свторым входом второго сумматора, выЗбход которого, через последовательйосоединенные первый перемножитель иблок деления соединен с входом блока преобразования арктангенса, приэтом второй вход первого перемножителя соединен с выходом блока вычисления синуса, а третий и четвертыйвходы вычислителя разности фаз соединены соответственно с входами перво 145 го и второго блоков преобразованияарккосинуса./46 Тираж 711 Подписноесударственного комитета во изобретениям и открытиям при ГКНТ СССР11 ЗаЭЗ, Москва, К-ЭЗ, Раушскан наб., д. 4 П
СмотретьЗаявка
4213507, 08.01.1987
СЕВАСТОПОЛЬСКИЙ ПРИБОРОСТРОИТЕЛЬНЫЙ ИНСТИТУТ
АНЖИЕВСКИЙ АНАТОЛИЙ ФЕЛИКСОВИЧ, ВЕТРОВ ИГОРЬ ЛЕОНИДОВИЧ, ГРУДИНА НИКОЛАЙ АЛЕКСАНДРОВИЧ
МПК / Метки
МПК: G01R 25/00
Метки: разности, свч-сигналов, фаз
Опубликовано: 15.03.1989
Код ссылки
<a href="https://patents.su/9-1465808-sposob-opredeleniya-raznosti-faz-svch-signalov-i-ustrojjstvo-dlya-ego-osushhestvleniya.html" target="_blank" rel="follow" title="База патентов СССР">Способ определения разности фаз свч-сигналов и устройство для его осуществления</a>
Предыдущий патент: Фезометр
Следующий патент: Устройство для измерения ортогональных составляющих сигнала
Случайный патент: Наконечник для световода