Кодек самоортогонального квазициклического кода

(5 ЦИ ма- озволяе вВь ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ ПИСАНИЕ ИЗОБР(56) Труды НИИР1 ЕЕЕ Тгапзасалопа, 1978, чНекоторые ввания: Сб. перха - М.: Мир,КОДЕК САМООРТОГОНАЛЬНОГОКЛИЧЕСКОГО КОДА Изобретение относится к а и вычислительной технике т повысить помехоустойчив ЯО 1376247 кодека при использовании восьмифазной модуляции. Кодек самоортогонального квазициклического кода содержит канал 2 связи, на передающей стороне 1 - кодер 4 и синхронизатор 5, на приемной стороне 3 - кодер 6, буферный регистр 7, блоки 9,10 оператив ной памяти, полусумматоры 14-16, синдромные регистры 17,18, пороговые блоки 21,22 и синхронизатор 23. Введение на приемной стороне 3 буферного регистра 8, блоков 11,12 оперативной памяти, синдромных регистров 19,20 и корректора 13 обеспечивает многопороговое декодирование, дающее энергетический выигрыш по сравнению с известным устройством. 4 з.п.ф-лы, 6 ил, 1376247Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах передачи информации.Цель изобретения - повышение помехоустойчивости кодека при использовании восьмифазной модуляции.На Фиг. 1 представлена блок-схема кодека самоортогонального квазицикли ческого кода;,на фиг,2-4 - функциональные схемы соответственно кодера, корректора и канала связи на фиг.5- фазовая диаграмма сигналов, на фиг.бвременная структура сигналов в харак терных точках схемы кодека.Кодек самоортогонального квазициклического кода состоит из (фиг.1) передающей стороны 1, канала 2 связи и приемной стороны 3. Передающая сто рона 1 кодека содержит кодер 4 и синхронизатор 5. Приемная сторона 3 - включает в себя кодер 6, первый 7 и второй 8 буферные регистры, первый- четвертый блоки 9-12 оперативной па мяти, корректор 13, первый-третий полусумматоры 14-16, первый-четвертый синдромные регистры 17-20, первый 21 и второй 22 пороговые блоки и синхронизатор 23. На Фиг.1 обозначены 30 входы 24 кодека, вход 25 синхронизации приемной стороны 3 и выходы 26 кодека.оКодер 4 на передающей стороне и , кодер 6 на приемной стороне кодека выполнены одинаково (фиг.2); на первом-четвертом регистрах 27-30 сдвига и полусумматоре 31. На Фиг,2 обозначены информационные 32 и тактовый 33 входы, вход 34 синхронизации и выходы 35.Корректор 13 выполнен (фиг.З) на элементе НЕ 36, элементе ИЛИ 37, трех элементах И 38 и сумматоре 39. На Фиг.З обозначены входы 40 и выходы 41.45Пороговый блок 21 или 22 представляет собой сумматор, входы которого являются первыми входами блока, выходы подключены к первым входам элемента сравнения, вторые входы и выход которого являются вторыми входами и выходом порогового блока.Синхронизатор 23 приемной стороны включает в себя (фиг.1) первый 42 и второй 43 умножители частоты, .первый 44 и второй 45 делители частоты, первый 46 и второй 47 вычитающие счетчики и генератор 48 тактовых импуль" сов. Соединения синхронизатора 23 с соответствующими блоками приемнойстороны 3 обозначены буквами Р,РРэ ф 9 Н с и Нт. На соединениях, выполненных шинами, указана их кратность,Канал 2 связи представляет собой(Фиг.4) соединенные последовательнопервый преобразователь 49 кода, восьмифазный фазовый модулятор 50, линию51 связи, шестнадцатифазный фазовыйдемодулятор 52 и второй преобразователь 53 кода. Преобразователи 49 и53 обеспечивают соответственно преобразование двоичного кода в восьми-,ричный и шестнадцатиричного кода вдвоичный,Регистры 7,17-20, 27-30, а такжеблоки 9-12 имеют емкость М бит, гдеМ - длина кпового слова циклического кода, из которого построен используемый квазициклический Ос 1,К,Э)код, где И=ЗМ - общее число символовв кодовом слове;К=2 М - число информационных символов; Р - расстояниеХэмминга используемого кода. Регистр8 имеет емкость 2 М бит,Частоты сигналов синхронизатора23 имеют следующие значения: на первом выходе Р, на втором и пятом выхоРВс РЭа дах Рв ; - Р =, на третьем с 2 э 1 выходе ф = - на четвертых и шестых М Рс Р выходах Н = - и Н = -. Кратность ММ последних из указанных выходов 8; ==1 о 8 (П;-1)г; =1,2;Г - ближайшееменьшее целое число.Кодек самоортогонального квазициклического кода работает следующимобразом,Исходная информация с входов 24в двоичной форме Двумя импульснымипотоками поступает на входы 32 кодера 4. При этом символы сх и с поступают соответственно на регистры 27и 28. После их заполнения по сигналуна входе 34 (сигнал цикловой метки,фиг.б) информация переписывается впараллельном виде в регистры 29 и 30и подвергается циклическим сдвигампо тактовым импульсам на входе 33.В результате на выходе полусумматора31 Формируются проверочные символыЖ, которые вместе с информационными символами Кси М подаются на соответствующие выходы 35. Таким образом, 1376247в кодере 4 осуществляется кодированиеинформации путем перемножения информационного слова на порождающую матрицу самоортогонального кваэициклического кода.5С выходов кодера 4 каждая двоичная последовательность М, М, м попадаетв канал 2 связи, где она преобразуется в цифровой сигнал со значениямиот 0 до 7 (преобразователь 49,фиг.4),по которому в модуляторе 50 образуется сигнал несущей частоты с однимиз восьми значений фазы (фиг.5). Влинии 51 связи этот сигнал искажается 15под действием шумов и помех. В демодуляторе 52 искаженный сигнал оценивается так, что его фазе ставится в соответствие ближайшая из оценок, имеющих значения от 0 до 15. Эта оценкапреобразуется в двоичный сигнал (преобразователь 53), причем символыкодал л лоценки сс поступают на первый-третий выходы канала 2 связи, асимвол М (младший разряд полученного кода) - на четвертый выход канала 2.л лДалее оценку информационных , Ы,л лпроверочных сли вспомогательныхЫ,символов параллельно поступают навходы приемной стороны 3. ИнформаЛ лционные символы м,кодируютсяв кодере 6 аналогично тому, как этоделается в кодере 4, т.е. на третьемвыходе кодера 6 вырабатываются проУ 35верочные символы . Проверочные ил, лвспомогательные символы м,и к, запоминаются в регистрах 7 и 8. В полусумматоре 14 соответствующие символыч, и ьс,складываются по модулю два, 40образуя синдром, который запоминается в регистре 17. Одновременно симл л лволыМ, и , запоминаются в блоках 9-11 оперативной памяти.По сигналу цикловой метки с выхода 45старшего разряда вычитающего счетчика 46 синхронизатора 23 информацияиз регистра 17 переписывается в ре, гистр 18, где начинаются циклическиесдвиги информации и Р,/2 циклов дляпоследующего исправления, При этомисправляются только символы м,и последующие проверки в первом пороговом блоке 2,1 относятся тоже толькок символу ь,Результаты исправлений символа 0 ь,55в виде параллельного кода подаютсяна вход первого порогового блока 21с изменяемым порогом, который устанавливается на его вторых .входах(Н,). Если на выходе блока 21 символе, =1, то по обратной связи он исправляет те символы во втором синдромномрегистре 18, которые соответствуютпроверкам. Если е, =О, то исправлениене производится,Задержанные во втором буферном регистре 8 и в блоках 9-11 символыс, М,с и символ е с Выхода первого порогового блока 21 поступают на входыкорректора 13, алгоритм функционирования которого имеет видгде всепринимают двоичные значения0 либо 1,Я - сумма по модулю восемьзапись Ы ь,М имеет смысл целогочисла от 0 до 7 в двоичной системеисчисления,е, - символ ошибки на пятом входекорректора 13.Согласно этому алгоритму все симл л лволы с, М Мсигнала корректируютсятолько в том случае, если е =1, прилЭэтом, если М =1, то к фазе сигналаИприбавляется в , а если ь.,=О, то вычитается Т/4 (фиг.5). В этом процесл л се е, корректируется всегда, а к -в половине случаев.После коррекции символыпоступают на второй выход 26.2 кодека, символы Г запоминаются в четвертом блоке 12, а символы М, вместе с некорЗ л ректированными символами Ы, складываются во втором полусумматоре 15 и результат используется для исправления синдрома, поступающего с выхода второго синдромного регистра 18 на один из входов второго полусумматора.Если корректор 13 исправляет проверочный символ М (т.е. М ф М), то вторым полусумматором 15 осуществля ется коррекция соответствующего символа синдрома, поступающего на один из входов полусумматора 15.Аналогично в процессе обработки в третьем 19 и четвертом 20 синдромных.регистрах, втором пороговом блоке 22 с другим изменяемым порогом и третьем полусумматоре 16 производит-, ся коррекция символа с , в результате которой формируется сигнал на первом выходе .26.1 кодека. На вход=2(1-Ф(42) ) ФИБ) . 25 приемной стороны 3 поступает сигнал с тракта синхронизации.Рассмотренный кодек обрабатываеткод с неодинаковой защитой символов.Проверочная матрица кода имеет видН =С,С Х 1где С С - квадратные циркулятныеМхМ матрицы, полученные10циклическим сдвигом первой строки,1 - единичная МхМ матрица.Кодовая конструкция построена последующим правилам: М =(+ +1, Ццелое число, выбирается разностное15множество (г., г., ..) порядка , причем г. =1, в первой строкематрицы С, ставятся единицы на позициях (1 о - ) а в первойстроке матрицы С- единиць на позициПусть ( всегда четное, Если 1==ф 2, то имеем код с параметрами(ЗМ, 2 М,О), где М= +С+1, Э=О/2+2.П р и м е р 1. =4, М=16+4+1=21разностное множество (1,2,5, 15, 17).Для построения С берем (1,2,5), адля С (1,15, 17), т.е. для символовс,проверками являются 1-й, 2-й и 5-йЗОсимволы синдрома, а для а 1 "й 15,-йи 17-й.Если не ставить задачу максимизировать минимальное расстояние кода,то получаются коды с неравной защи Гтой символов, Первые М символов , за-щищены с расстоянием О а вторые Мсимволов К - с расстоянием ОпричемЭ+ В=Ц/4 и О =Р 2, При этОм условиисимволы Мможно называть более надеж 40ными, а символы С,менее надекнымн,П р и м е р 2, (=4, М=16+4+1=21.Для С, берем (1,2,5,15), а для С. 45синдрома, а для символов М 1-й и 17-йсимволы синдрома. Таким образом,П,=5, Э =3,В восьмифазном модуляторе 50 канала 2 связи (фиг.4) каждому столбцуь 50М.,М,символов ставится в, соответствие одна из восьми фаэ (фиг.5). В шестнадцатифазном демодуляторе 52 вырал а лбатывается оценками,с,Ы, а также информация (в виде символа с, )о том, к какому "соседу (какому из возможных сигналов) ближе принятый сигнал,На приемной стороне 3 сначала декодируются более надежные символы М, с расстоянием 0 . Зтот процесс происходит многократно (г/2 циклон) с постепенно уменьшающимся порогом от 0,-1 до О, /2. Результатом этой первой ступени декодирования является символ ошибки е, на выходе первого порогового блока 21.При е,=1 в корректоре 13 корректиА а аруется весь столбец , мф по указанному алгоритму. После этого осуществляется исправление менее надежных,асимволов М, с расстоянием 0 и вырабатывается сигнал ошибки е для них (вторая ступень декодирования).Пусть в кодовом слове из М столблцов М ошибочно принято шМ столбл ь ацов видай.,Ы. Ф, Пусть также из них т -ш ошибок сдвигают сигнал по фазе в соседнее положение (фиг.5) такое, что принятый сигнал ближе к переданному, чем к другому "соседу". Если в первой ступени декодирование болеелнадежных символов , происходит без ошибок, то для второй ступени остается ш - шошибок для исправления. Тем самым, если более надежные символы м, декодируются в плохом канале с восьмифазной модуляцией (с малой различающей способностью), то менее на,цекные символыдекодируются как бы в канале с четырехфазной модуляцией (с большей различимостью). Оценим для этих случаев верностьпередачи.Пусть Ь - отношение сигнал/шумв канале, р, и р - вероятности ошибки в символе для восьми-и четы- рехфазной модуляции в канале с известным Ь. ТогдаПри декодировании более надежньх асимволов м (до коррекции) вероятность ошибки в информационных символлах сс равна р , вероятность ошибки13762 30 в проверочных символах( равна р,/2,а вероятность ошибки в информационных символахравна р, /4,При декодировании менее надежныхлсимволов (, (после коррекции) вероятность ошибки в проверочных символахравна рг, а вероятность ошибки воткорректированных символак М равнар /2,10Поэтому при декодировании бит (,(имеем высокую вероятность ошибки, апри декодировании остальных битнизкую, т,е. имеем повышение помел лхоустойчивости в битах( М,за счет 15лправильного декодирования, бит )с,Пусть , и- частоты появленияошибок на втором и первом выходах26 ( М, и очаг) кодера. Тогда ) = 1), ++, где ) - частота ошибок на втором выходе при правильном декодировании более надежных символов Ы асуммарная частота ошибок1Г=Р+ 2 РгЭ,-(а рГ= Р 2 Са. Рн (1-Р) +2,-(гЭ-(.40где р - вероятность нечетного числай,ошибок в проверке на первомшаге (ступени);рн - то яе, на втором шаге приусловии, что первые информационные символы декодированы правильно,(С - число сочетаний иэ Э по дв 1 Э-( р = - (1-(1-2 р ) (1-р ) н, ( 50Расчеты по этим формулам показывают, что при однопороговом декодировании предлагаемый кодек с использованием восьмифазной модуляции обеспечивает энергетический выигрыш кодиро 47 8вания 1 дБ при=10 по сравнениюс четырехфазной модуляцией без кодирования.Кодек с многопороговым декодированием,как следует из результатов математического моделирования,обеспечивает энергетический выигрыш по сравнению,с четырехфазной модуляцией без кодирования 4 дБ при=10Таким образом, предлагаемый кодек обеспечивает повышение помехоустойчивости сигналов при работе в кана-, лах с восьмифазной модуляцией. Формула изобретения 1. Кодек самоортогонального квазициклического кода, содержащий на передающей стороне кодер, информационные входы которого являются входами кодека, и синхронизатор, первый и второй выходы которого соединены соответственно с тактовым входом и входом синхронизации кодера, первый- третий выходы которого подключены к входам канала связи, на приемной стороне - кодер, первый, второй и третий выходы которого соединены соответственно с информационными входами первого и второго блоков оперативной памяти и первым входом первого полусумматора, первый буферный регистр, выход которого соединен с вторым входом первого полусумматора, выход которого подключен к информационному входу первого синдромного регистра, параллельные выходы которо го соединены с установочными входами второго синдромного регистра, параллельные выходы которого подключены к первым входам первого порогового блока, второй полусумматор, второй лоро говый блок, выход котороГо соединен с первым входом третьего полусумма- тора, и синхронизатор, первый выход которого соединен с тактовыми входа- . ми первого буферного регистра, первого и второго синдромных регистров, первого и второго блоков оперативной памяти и кодера, второй выход синхронизатора подключен к входам синхронизации первого и второго блоков оперативной памяти, третий выход синхронизатора соединен с входами синхронизации кодера и второго синдромного регистра, последовательный выход которого соединен с его информационным входом, четвертые выходы синхраниза 9 1376247 10тора подключены к вторым входам первого порогового блока, выход которого соединен с управляющим входом второго синдромного регистра, первый и второй информационные входы кодера и инфор 5 мационный вход первого буферного регистра подключены соответственно к первому - третьему выходам каналам связи, выход третьего полусумматора является первым выходом кодека, о т.личающийс я тем, что, с целью повышения помехоустойчивости кодека при использовании восьмифазной модуляции на приемной стороне кодека введены корректор, третий и четвертый блоки оперативной памяти, третий и четверть 1 й синдромные регистры и второй буферный регистр, выход которого соединен с первым входом 2 О корректора, выходы первого и второго блоков оперативной памяти соединенысоответственно с вторым и третьимвходами корректора, первый и второйвыходы которого соединены соответственно с информационным входом четвертого блока оперативной памяти и спервым входом второго полусумматора,ныходы которых подключены соответственно к второму входу третьего полусумматора и к информационному входутретьего синдромного регистра, информационный вход третьего блока оперативной памяти подключен к выходу первого буферного регистра, выход тре 35тьего блока оперативной памяти соединен с вторым входом второго полусумматора и четвертым входом корректора,пятый вхоц которого подключен к выходу первого порогового блока, третийвход второго полусумматора подключенк последовательному выходу второгосиндромного регистра, параллельныевыходы третьего сицдромного регистрасоединены с установочными входамичетвертого синдромного регистра,параллельные выхоцы которого соединены с установочными входами второгопорогового блока, тактовые входы второго буферного регистра, третьего50блока оперативной памяти, третьегои четвертого синдромных регистровподключены к первому выходу синхрони.затора, вход синхронизации третьегоблока оперативной памяти и тактовый55вход четвертого блока оперативноипамяти подключены к второму выходусинхронизатора, вход синхронизациичетвертого синдромного регистра подключен к третьему выходу синхронизатора, пятый и шестой выходы которого соединены соответственно с входом синхронизации четвертого блока оперативной памяти и вторыми входами второго порогового блока, последовательный выход четвертого синдромного регистра соединен с его информационным входом, информационный вход второго буферного регистра подключен к четвертому выходу канала связи, вход синхронизатора является входом синхронизации кодека, третий выход корректора является вторым выходом кодека2, Кодек по п.1, о т л и ч а ющ и й с я тем, что кодер передающей и приемной стороны выпОлнен на регистрах сдвига и полусумматоре, параллельные выходы первого и второго регистров сдвига соединены с установочными входами соответственно третьего и четвертого регистров сдвига, параллельные выходы которых подключены соответственно к первым и вторым входам полусумматора, последовательные выходы третьего и четвертого регистров сдвига соединены со своими информационными входами, информационные входы первого и второго регистров сдвига являются соответственно первым и вторым информационными входами кодера, тактовые входы всех регистров сдвига объединены и являются тактовым входом кодера, входы синхронизации третьего и четвертого регистров сдвига объединены и являются входом синхронизации кодера, последовательные выходы первого и второго регистров сдвига и выход полусумматора являются соответственно первым - третьим выходами кодера.3. Кодек по п.1, о т л и ч а ю - щ и й с я тем, что корректор выпол-, нен на элементах И, элементе НЕ, сумматоре и элементе ИЛИ, выход которого соединен с первым входом первого элемента И,выход элемента НЕ подключен к первому входу элемента ИЛИ и первым входам второго и третьего элементов И, выходы первого-третьего элементов И соединены с соответствующими первыми входами сумматора, второй вход элемента ИЛИ и вход элемента НЕ объединены и являются первым входом корректора, вторые входы сумматора являются вторым - четвертым входами корректора, вторые входывсех элементов И объединены и являются пятым входом корректора, выходы сумматора являются соответствующими выходами корректора.4, Кодек по п.1, о т л и ч а ю - щ и й с я тем, что синхронизатор приемной стороны выполнен на умножителях частоты, делителях частоты, вычитающих счетчиках и генераторе 10 тактовых импульсов, выход которого подключен к входам умножителей частоты и является первым выходом синхронизатора, выходы первого и второго умножителей частоты через одноимен ные делители частоты подключены к входам одноименных вычитающих счетчиков, вход генератора тактовых импульсов является входом синхронизатора, выход первого умножителя частоты, 20 выход старшего разряда первого вычитающего счетчика, выходы всех разрядов первого вычитающего счетчика,выход второго умножителя частоты ивыходы разрядов второго вычитающегосчетчика являются соответственновторым, третьим, четвертыми, пятым и шестьпк выходами синхронизатора. 5. Кодек по п.1, о т л и ч а ющ и й с я тем, что канал связи выполнен на соединенных последовательно первом преобразователе кода, восьмифазном фазовом модуляторе, линии связи, шестнадцатифазном фазовом демодуляторе и втором преобразователе кода, первый-третий информационные входы первого преобразователя кода являются соответствующими входами канала связи, первый-четвертый выходы второго преобразователя кода являются одноименными выходами канала связи.1376247 био. МРЯКЙ Ох Вых(2 фиг. Ю Соста Техре тель О. РевинскЛ.Олийнык К Редактор О. Головач ректор Л. Патай каз 798/56 Тираж 928 ВНИИПИ Государственного комитета ССС по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д.