Устройство для управления памятью

/00, 11/2 511 4 С 06 ГОСУДАРСТВЕННЫЙ КПО ДЕЛАМ ИЗОБРЕТЕНИИ ТЕТ СССРИ ОТКРЫТИЙ НИЯ ОПИСАНИЕ ИЗОБРЕН АВТОРСКОМУ СВИДЕТЕЛЬСТВ(57) Изобретени ДЛЯ УПРАВЛЕНИЯ ПАМЯе относится к вычислительной технике и может быть использовано в составе процессора ЭВМ. Цель изобретения - расширение функциональных возможностей за счет обеспечения динамического режима работы управляемого блока памяти. Устройство содержит блок управления, выполненный на процессоре, блок памяти, два триггера и пять элементов И. При обращении к управляемой записи, например, сигналами "Запись", "Чтение", "Регене" рация" эти сигналы проходят до управС ляемого блока памяти в соответствии э с программой, хранимой в пятом блоке управления4 ил , 1 табл.(71) Ленинградский ордена Ленинаэлектротехнический институтим. В,И.Ульянова (Ленина)(56) Авторское свидетельство СССРУ 1119020, кл. С 06 Р 13/00, 1983Патент Великобритании1 123Изобретение относится к цифровой вычислительной технике и может быть использовано в составе процессора ЭВМ.Цель изобретения - расширение Функциональных возможностей эа счет обеспечения динамического режима работы управляемого блока памяти.На Фиг. 1 представлена функциональная схема устройства, на Фиг. 2 - схема блока управления, на фиг.3 алгоритм работы; иа фиг. 4 - диаграмма работы.Устройство (фиг. 1) содержит блок 1 памяти, формирователь 2 адреса, счетчик 3, блок 4 управления, счетчик 5, триггеры 6 и 7, элемент ИЛИ 8, элементы И 9-13, тактовую шину 14 устройства, шину 15 задания этапов работы устройства, шину 16 задания режима записи в управляемую память, шину 17 задания начальных условий устройства, шину 18 задания объема управляемой памяти, шину 19 задания режима чтения управляемой памяти, шину 20 сброса устройства, шину 21 задания режима регенерации управляемой памяти, вход 22 запрета записи управляемой памяти (управляемая память не показана), вход 23 запрета чтения управляемой памяти, дешифратор 24, вход 25 записи управляемой памяти, вход 26 чтения управляемой памяти, выход 27 признаков работы устройства, .Блок управления (фиг, 2) содержит блок 28 памяти микрокоманд, счетчик 29, регистр 30 микрокоманд,мультиплексер 31, элемент ИЛИ-НЕ 32, группу иэ элементов И 33-39, элементы И 40-43, элемент ИЛИ 44, шины 45 и 46 синхро низ ации ус трой с тва, вход 4 7 задания режима работы устройства, вход 48 пуска устройства, выход 49 подтверждения начала работы устройства, выход 50 подтверждения работы устройства. Устройство для управления памятью позволяет в процессе функционирования осуществить запись информации только в свободную ячейку управляемой памяти, для которой в соответствующей ей ячейке памяти устройства содержится нуль, а считывание информации допускается только из занятой ячейки управляемой памяти, для которой в соответствующей ей ячейке памяти устройства содержится единица. Причем возможно считывание с сохранением информации, когда содержимое соответст 6489 3вующей ячейки управляемой памятиустройства сохраняется равным единице, что означает использование ячейки управляемой памяти при дальней 5шем функционировании и считываниебеэ сохранения информации, когда всоответствующую ячейку памяти устройства записывается нуль, что означает, что ячейка управляемой памятистановится свободной и находившееся в ней содержимое больше не используется.Устройство работает следующим образом.Сначала осуществляется подготовка устройства, которая заключаетсяв том, что ячейки всей дополнительной памяти 1 переводятся в нулевоесостояние, т.е. в ячейке записывается двоичное число, равное нулю,что соответствует тому, что соответствующие ячейки управляемой памятистановятся свободными,С шины 15 на вход 47 подают сигнал признака подготовки устройствак работе. При этом начальный адресуправляемой памяти через шину 17поступает на информационные входысчетчика 3, входящего в формирователь 2 адреса. Код длины памяти черезшину 18 поступает на счетчик 5. Поадресу, находящемуся в счетчике 3,дешифратор 24 выбирает требуемую ячейку памяти 1 (фиг. 2), в которую осуществляется запись нуля, увеличиваяпри этом содержимое счетчика 3 иуменьшая содержимое счетчика 5 до техпор, пока содержимое счетчика 5, поступающее на входы элемента ИЛИ-НЕ 3240не станет равным нулю. После этогона выходе 27 вырабатывается сигналзавершения этапа подготовки.Затем в процессе функционированияпосле завершения цикла обращения ка 45кого-либо оператора к управляемойпамяти на шину 20 поступает сигнал11 ч 1Сброс , который переводит триггер 6и 7 в нулевое состояние, что предот-вращает выдачу ложных сигналов управления из устройства при появлении5 Осигналов обращения к управляемой памяти на входах 16 и 19 устройства дотого, как будет считано содержимоеячейки памяти 1, поскольку с единичных выходов триггеров 6 и 7 поступа ют запрещающие потенциаль 1 на входыэлементов И 9-13.При обращении к основной памятина вход записи 16 или чтения 19 пос 12363тупают сигналы записи или чтения, которые через элемент ИЛИ 8 поступают на информационный вход мультиплексора 3 1 и инициируют считывание содержимого ячейки памяти 1, адрес которого через шину 17 поступает в счетчик 3Одновременно для регистрации считываемой из памяти 1 информации на триггерах с выхода элемента И 37 поступает стробирующий сигнал 10 на входы триггеров 6 и 7, который в момент окончания своего действия устанавливает триггер 6 в единичное состояние, а триггер 7 в нулевое состояние, если с выхода памяти 1 на ин формационные входы триггеров 6 и 7 поступает нулевой потенциал, и наоборот, если с выхода памяти 1 поступает единичный потенциал, так как информационный вход триггера 6 является инверсным.Если сигнал записи поступает на вход 16 устройства (режим записи), и триггер 6 находится в единичном состоянии, а триггер 7 находится в нулевом состоянии (в ячейке памятисодержится нуль, а соответствующаяячейка управляемой памяти считаетсясвободной) с выхода триггера 6 навход элемента И 11 поступает разрешающий потенциал, при наличии которого с выхода элемента И 11 на информационный вход мультиплексора 3 1 поступает сигнал записи единицы в ячейку памяти 1, а на выход 25 устройства поступает сигнал "Разрешение записи",Если триггер 6 находится в нулевом состоянии, а триггер 7 - в единичном состоянии (в ячейке памяти 1содержится единица, а соответствующая ячейка управляемой памяти считается занятой), с выхода триггера 6на вход элемента И 11 поступает запрещающий потенциал, а с выхода триггера 7, на вход элемента И 9 поступа- фет разрешающий потенциал, при наличии которого на выход 22 устройствапоступает сигнал "Запрет записи".Если сигнал чтения поступает навход 19 устройства (режим чтения),триггер 6 находится в единичном состоянии, а триггер 7 - в нулевом, свыхода триггера 7 на вход элементаИ 13 поступает запрещающий потенциал,а с выхода триггера 6 на вход элемен-та И О поступает разрешающий потенциал, при наличии которого на выход 23устройства поступает сигнал "Запрет 489 4чтения", Если триггер 6 находится в нулевом состоянии, а триггер 6 - в единичном, с выхода триггера 7 на вход элемента И 13 поступает разрешающий потенциал, при наличии которого с выхода элемента И 13 на выход 26 устройства поступает сигнал "Разрешение чтения". При этом, если признак необходимости регенерации содержимого ячейки основной памяти, поступающий с входа 21 устройства на инверсный вход элемента И 12, на другой вход которого поступает разрешающий сигнал с выхода элемента И 13, имеет нулевое значение, с выхода элемента И 12 на информационный вход мультиплексора 31 поступает сигнал записи нуля в ячейку памяти 1, что означает режим чтения без регенерации (сохранения). Если признак необ; ходимости регенерации имеет единичное значение, содержимое ячейки памяти 1 сохраняется (т.е. остается равным единице), что означает режим чтения с регенерацией. После завершения цик ла обращения к основной памяти на вход 20 сброса устройства поступает сигнал "Сброс", устанавливающий устройство в исходное состояние (триггеры 6 и 7 устанавливаются в нулевое состояние). Затем на один из информационных входов 48 мультиплексора 31 поступает сигнал "Пуск". При этом, по аналогии с первым этапом, осуществляется установка счетчика 3 и счетчика 5 по их информационным входам. Блок 4 управления осуществляет считывание содержимого ячеек памяти 1, соответственно увеличивая и уменьшая содержимое счетчика 3 и содержимое счетчика 5. Если содержимое считываемой ячейки памяти 1 равно единице, то триггер 7 устанавливается в единичное состояние. При этом адрес ячейки управляемой памяти, содержимое которой не использовано, содержится в счетчике 3. После того, как содержимое счет чика 5 станет равным нулю, блок управления вырабатывает сигнал завершения этапа анализа на соответствующем выходе 50. Блок 4 управления представ- ляет собой микропрограммный автомат, реализованный на постоянном запоминающем устройстве с естественной адресацией микрокоманд и горизонтальным способом формирования управляющих сигналов.На информационный вход мультиплексора 31, соответствующий нулевомукоду на его управляющих входах группы, подается постоянный сигнал, равный нулю,В блоке 28 памяти хранится микропрограмма управления работой устройства, граф-схема которой представлена на фиг. 3, а содержимое блока 28памяти (микропрограмма в двоичныхкодах) представлено в таблице. Вграф-схеме микропограммы и в таблицеприняты следующие обозначения: АО -начало работы устройства, А 1 - запись нуля в ячейку памяти 1 сигналомс выхода элемента И 33 (фиг, 2), А 2 -увеличение содержимого счетчика 3и уменьшение содержимого счетчика 5;АЗ - выдача сигнала завершения этапаподготовки с выхода элемента И 38,А 4 - выдача на выход элемента И 34сигнала чтения содержимого ячейкипамяти 1 и сигнала (записи) считанной информации на триггерах 6 и 7,А 5 - запись единицы в ячейку памятис выхода элемента с И 34, А 5 - выдача сигнала завершения этапа анализачерез выход 50, ПО - пустой оператор,используемый для выравнивания длительностей обслуживания заявок наобращение к управляемой памяти, Р 1анализ наличия на входе 47 мультиплексора сигнала работы устройства;Р 2 - проверка на нуль содержимогосчетчика 5, РЗ - анализ наличия сигнала обращения к управляемой памяти,Р 4 - анализ наличия на информационном входе 48 мультиплексора 31, Р 5анализ наличия на выходе элементаИЛИ 8 сигнала записи единицы в ячейку памяти 1, Р 6 - анализ наличия наэлементе И 11 сигнала записи нуляв ячейку памяти 1, 1 - направлениеперехода при выполнении условия, О -направление перехода при невыполнении условия.Используются микрокоманды двух типов; операционные и управляющие,структуры которых приведены в шапкетаблицы. Для выделения операционныхи управляющих микрокоманд в управляющем слове, состоящем из девяти разрядов, введен одноразрядный признак(первый разряд микрокоманды), определяющий тип микрокоманды. Если признак равен нулю, то микрокоманда является операционной, если признак равен единице - управляющей. 50 15 20 25 30 35 40 45 50 55 Операционная микрокоманда вырабатывает сигналы управления, поступающие на соответствующие выходы блока управления. Поскольку используется горизонтальное микропрограммирование, каждому разряду операционной микрокоманды (за исключением первого разряда являющегося признаком типа микрокоманды), поставлен в соответствие определенный сигнал управления. Используется следующее распределение сигналов управления по разрядам операционной микрокоманды; второй разряд (3,) . значение двоичного числа, записываемого в память 1 устройства; третий разряд (д) - сигнал записи двоичного числа в память 1 устройства, четвертый разряд ) - сигнал чтения содержимого ячейки памяти 1 устройства, пятый разряд (З) - увеличение счетчика 3, шестой разряд (3) - уменьшение счетчика 5, седьмой разряд ( Зь) - сигнал регистрации считанной из памяти 1 информации на триггерах б и 7, восьмой разряд ,) - сигнал завершения (выход элемента И 38), девятый разряд (18) - сигнал завершения этапа анализа (выход элемента И ЗО) . Если в разряде операционной микрокоманды стоит "1", то соответствующий сигнал вырабатывается независимо от значений других разрядов. Микрокоманда А 1 вырабатывает сигналы 3, и 3, причем 3, = О, так как записываемое в память 1 двоичное число должно быть равно нулю; А 2 вырабатывает сигналы 3 и Л, АЗ вырабатывает сигнал 3 А 4 вырабатывает сигналы 3 и 3 , А 5 вырабатывает сигналы .,и 3 , причем 3, = 1, так как записываемое в память двоичное число должно быть равно единице, Аб вырабатывает сигнал 3 . После выполнения операционной микрокоманды осуществляется переход к микрокоманде, записанной в следующей ячейке блока 28 памяти микрокоманд.Управляющие микрокоманды используются для изменения естественного порядка следования микрокоманд, что сводится к выполнению безусловных и условных переходов, Управляющая микрокоманда содержит поле Х (со второго по четвертый разряды), определяющее номер анализируемого логического условия (условия Р 1, Р 2, РЗ, Р 4, Р 5, Ро) и поле В (с пятого по де 4 вятый разряды), определяющее адресследующей микрокоманды в случае невыполнения анализируемого логического условия.Если Х = О, то адрес следующей микрокоманды безусловно равен В, т,е. выполняется безусловныи5 переход. Условный переход выполняется следующим образом. Если выполняется логическое условие, номер которого задан в поле Х микрокоманды, то адрес 1 О следующей микрокоманды равен (А+ 1), где А - адрес выполняемой микрокоманды. Если же условие не выполняется, то адрес следующей микрокоманды равен В.15Блок управления работает следующим образом.При необходимости включения устройства в работу подается сигнал на вход сброса в нуль счетчика 29, который обнуляет его содержимое. Это исходное состояние блока 4 управления, т.е. на выходах счетчика 29 устанавливается адрес, равный нулю (ад.рес первой микрокоманды). При изменении адреса на адресных входах блока 28 памяти микрокоманд на его выходах устанавливается содержимое требуемой ячейки, которое заносится в регистр 30 микрокоманд при поступлении тактового сигнала Т 1 на вход записи регистра 30 микрокоманд. Выработка управляющих сигналов на выходах блока 4 управления и изменение содержимого счетчика 29 осуществляется тактовым сигналом Т 2, поступающим на шину ц 5. Если в регистре 30 микро- команд находится операционная микро- команда (содержимое первого разряда равно нулю), на инверсный вход элемента И 40 с выхода признака микрокоманды регистра 30 микрокоманд поступает разрешающий потенциал, при наличии которого тактовый сигнал Т 2, поступающий на вход элемента И 40, поступает на входы элементов И 33-39 и через элемент ИЛИ 44 увеличивает содержимое счетчика 29 на единицу. В результате с выходов тех элементов И 33-39, на входы которых поступают разрешающие потенциалы с соответствующих выходов регистра 30 микрокоманд, определяемые его содержимым (микрокомандой), поступают сигналы управления, требуемые микрокомандой, и осуществляется переход к следующей микрокоманде. Если в регистре 30 микрокоманд находится управляющая микрокоманда (содержимое первого разряда равно единице), на вход элемента И 41 с выхода признака микроко манды регистра 30 микрокоманд поступает разрешающий потенциал, при наличии которого тактовый сигнал Т 2, поступающий на вход элемента И 41, поступает на входы элемента И 42 и элемента И 43.Содержимое второго, третьего и четвертого разрядов регистра 30 микрокоманд (поле Х управляющей микро- команды), определяющее номер анализируемого логического условия, поступает на управляющие входы мультиплексора 3 1, в результате чего значение требуемого микрокомандой логического условия через информационный вход мультиплексора 31, определяемое номером логического условия, поступает на выход мультиплексора 3 1. Если выполняется безусловный переход, или не выполняется требуемое логическое условие (на выходе мультиплексора 31 нулевой потенциал), на инверсный вход элемента И 43 поступает разрешающий потенциал, при наличии которого тактовый сигнал Т 2, поступающий на вход элемента И 43, поступает на синх. ровход счетчика 29. В результате в счетчик 29 адреса записывается информация, поступающая на его информационные входы с соответствующих выходов регистра 30 микрокоманд (поле В управ. ляющей микрокоманды). Если логическое условие выполняется, с выхода мультиплексора 31 поступает разрешающий потенциал на вход элемента И 42, при наличии которого тактовый сигнал Т 2 через элемент ИЛИ 44 увеличивает содержимое счетчика 29 на единицу.Работа блока 4 управления поясняется временной диаграммой, приведенной на фиг. 4. На ней показано выполнение первых трех микрокоманд микропрограммы при наличии сигнала на входе 47 (логическое условие Р 1), и при" няты следующие сокращения: НУ - сигнал начального установа, СЧА - сигналы на выходах счетчика 29 ф, ПЗУ - сигналы на выходах блока 28 памяти микрокоманд, РИК (1) - сигнал на выходе признака микрокоманд регистра 30 микрокоманд, РИК (2-9) - сигналы на ос" тальных выходах регистра 30 микро" команд.Для правильной работы устройства необходимо соблюдение следующих условий: длительность импульсов тактоРазряды Комментарии Метка Адрес 1 2 3 4 5 6 7 8 Операционная микрокоманда 0 У У У У 1 Х В Управляющаямикрокоманда О 00000 1 0 0 1 О 0 О 0 0 Р 1 Если нет,на метку 0 1 00001 0 0 1 0 0 0 О 0 0 А 12 00010 0 0 0 0 1 1 О О 0 А 2 3 000110 1 0 О 0 О О 1 Р 2 Если нет,на метку 1 4 00100 0 0 0 0 О 0 О . 1 0 АЗ 0 РЗ Если нет,на метку 140 А 4 5 0010 1 0 1 1 0 1 1 1 6 00110 0 0 0 1 О 0 1 0 7 00111 1 1 0О 1 О 1 1 Р 5 Если нет,на метку 11 8 01000 01 0 О О О О 0 А 5 9 01001 0 0 0 0 О 0 О О 0ПО 10 01010 1 0 0 0 О О0 1 На метку 511 01011 1 1 1 0 О 1 О О 1 Р 6 Если нет,на метку 9 12 01100 О 0 1 0 О О 0 0 0 А 1 13 01101 1 О 0 0 0 О0 1 На. метку 5 14 01110 1О О О 0 1 0 1 Р 4 Если нет,на метку 5 15 01111 0 0 00 О 1 0 0 А 4 16 10000 0 0 0 О 1 1 О О 0 А 2 17 10001 1 0 1 0 0 1 1 1 1 Р 2 Если нет,на метку 15 18 10010 0 0 0 0 0 0 О О 1 А 6 19 10011 1 0 0формула изобретения 0 О 0 0 О 0 На метку 0 тель адреса, блок . памяти, первыйтриггер, первый и второй элементы И,причем вьжод формирователя адресасоединен с адресным входом блока паУстройство для управления памятью, содераащее счетчик, формирова 9 1236489 10вых сигналов Т 1 и Т 2 определяется записи или чтения) синхронизируются суммой времени считывания информации тактовыми сигналайи Т 1 и должны прииз дополнительной памяти 1 устройства сутствовать на входах записи/чтения и времени записи информации в тригге- устройства в течение пяти полных такры 6 и 7 устройства; сигналы обраще"тов следования тактовых сигна - ния к управляемой памяти (сигналы лов Т.мяти, адресные входы формирователяадреса соединены с шиной задания начальнык условий устройства, выходпервого элемента И соединен с прямым входом второго элемента И, о т л и -ч а ю щ е е с я тем, что, с цельюрасширения функциональных возможностей за счет обеспечения динамического режима работы управляемого блокапамяти, оно содержит третий, четвертый и пятый элементы И, второй триггер и элемент ИЛИ, а также блок уп-равления, содержащий счетчик, блокпамяти микрокаманд, регистр микрокоманд, мультиплексор, группу элементов И, четыре элемента И, элементИЛИ и элемент ИЛИ-НЕ, причем первыйвход элемента ИЛИ соединен с шинойзадания режима записи в.блок памятии с первыми входами третьего и четвертого элементов И, выход третьегоэлемента И соединен с первым информа.ционным входом мультиплексора, выход 10 15 которого соединен с первым входомпервого элемента И блока управленияи инверсным входом второго элемен 25 та И блока управления, выход которого рого соединены с адресными входамиблока памяти микрокоманд, выходы ко -торого соединены с информационнымивходами регистра микрокоманд, выходпризнака микрокоманды которого соединен с первым входом третьего эле 35 мента И блока управления и инверсным входом четвертого элемента И блокауправления, выход которого соединенс первыми входами элементов И группыи первым входом элемента ИЛИ блокауправления, выход которого соединенс суммирующим входом счетчика блока .управления, группа информационныхвходов которого соединена с группойвыходов признака адреса регистра микрокоманд и со вторыми входами первого, второго, третьего, четвертого.ипятого элементов И группы, группавыходов кода микрокоманды регистрамикрокоманд соединена с группой управляющих входов мультиплексора ивторыми входами шестого и седьмогоэлементов И группы, выходы которыхсоединены с входами считывания и записи блока памяти соответственно,выход признака режима работы устройства регистра микрокоманд соединенс третьим управляющим входом мультисоединен с синхровходом счетчика блока управления, разрядные выходы кото 30 плексора и информационным вХодом блока памяти, выход которого соединен с инверсным информационным входом пер. вого триггера и информационным входом второго триггера, выход которого соединен с вторым входом четвертого элемента И и с первым входом первого элемента И, второй вход которого соединен с шиной задания режима чтения в управляемую память, первым входом пятого элемента И и вторым входом элемента ИЛИ, выход которого соединен с вторым информационным входом мульти плексора, третий информационный вход которого соединен с шиной нулевого потенциала устройства, выход пятого элемента И группы соединен с входом синхронизации формирователя адреса, выход четвертого элемента И группы соединен с входами синхронизации первого и второго триггеров, выход первого триггера соединен с вторыми входами второго и пятого элементов И, выход третьего элемента И группы соединен с вычитающим входом счетчика, разрядные выходы которого соединены с входами элемента ИЛИ-НЕ, выход которого соединен с четвертым информационным входом мультиплексора, пятый информационный вход которого соединен с выходом второго элемента И, шестой и седьмой информационные входы мультиплексора соединены с входом пуска устройства и входом задания режима работы устройства соответственно, при этом инверсный вход второго элемента И соединен с шиной задания режима регенерации управляемой памяти, входы сброса первого и второго триг 1 геров соединены с входом сброса уст- ройства, информационные входы счетчика соединены с шиной задания объема управляемой памяти, выход первого элемента И соединен с входом считывания управляемой памяти, вход синхронизации регистра микрокоманд соединен с первым входом синхронизации устройства, второй вход синхронизации которого соединен с вторым входом третьего элемента И блока управления и прямым входом четвертого элемента И блока управления, выход третьегб элемента И блока управления соединен с вторым входом первого элемента И блока. управления и прямым входом второго элемента И блока управления, выход первого элемента И блока управления соединен с вторым входом элемента ИЛИблока управления, выходы первого ивторого элементов И группы элементов Исоединены с выходами подтвержденияначала работы устройства и подтверждения работы устройства соответственно, а выходы четвертого и пятого элементов И соединены с вхо - дами запрета записи и чтения управляемой памяти соответстве - нно.1236489 Тираж 671рственного комитета СССобретений и открытийа, Ж, Раушская наб. одписно роизводственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,Редактор Н.Яц Заказ 3092/52 ВНИИПИ ГОсУд по делам113035, Мос оставитель А.Сиротскаяехред М.Ходанич Корректор В.Бутяга