Устройство задержки

,В,Николае диотехническ ыкова8) етодь хемь мпульс адио" и сиг 1971,СССР 5.04.7тельст 5/153 счетч входо ления,также с ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЭОБРЕТЕНИЙ. И ОТНРЫТИЙ ОПИСАНИЕ АВТОРСКОМУ( СВИДЕ 3498865/24-2112, 10.8207,03,85. Бюл.Л.К.Самойлов,и В.В.Гайворонская71) Таганрогский ринститут им. В.Д.Ка(54)(57) УСТРОЙСТВО ЗАДЕРЖКИ, содержащее датчик кода, генератор, Формирователь тактовых импульсов и блокзадержки переднего Фронта, первыйвход которого подключен к входу устройства и входу датчика кода, второйвход - к выходу Формирователя тактовых импульсов, третий вход - к выходугенератора и входу Формирователя тактовых импульсов, причем блок задержкипереднего Фронта состоит из первогои второго счетчиков, оперативногозапоминающего устройства и узлауправления, первый, второй и третийвходы которого являются соответственно первым, вторым и третьим входами блока задержки переднего Фронта, а выход соединен со счетнымвходом первого счетчика, разрядныевыходы которого соединены с информационными входами оперативного запоминающего устройства, выходы которого соединены с информационнымивходами второго счетчика, о т л и ч. а -ю щ е е с я тем, что, с целью расши. рения диапазона задержек при сохранении длительности задерживаемых импульсов, в него дополнительно введены элемент НЕ, триггер, блок Формирования адреса и блок задержки заднегоФронта, идентичный блоку задержкипереднего Фронта, причем выходы блоков задержки переднего и заднегоФронтов подключены к соответствующим входам триггера, выход которогоявляется выходом устройства, первыйвход блока задержки заднего Фронтачерез элемент НЕ подключен к входуустройства, одноименные вторые, третьи, а также первые и вторые дополнительные входы блоков задержки переднего и заднего Фронтов объединеныи подключены также соответственно:вторые - к управляющему входу блокаформирования адреса, первый дополнительный - к второму выходу Формирователя тактовых импульсов, второйдополнительный - к адресному выходу блока формирования адреса, первые информационные выходы датчика кода подключены к объединенным информационным входам блоков задержки переднего и заднего Фронтов, а вторые - к информационным входам блока Формиро-вания адреса, в каждый из блоков задержки переднего и заднего Фронтов дополнительно введен элемент ИЛИ. выход которого является выходом соответствующего блока задержки Фронта, первый вход элемента ИЛИ подключен у старшего разряда первогоа, объединенного с четвертымсоответствующего узла управтретий вход которого соединено счетным входом второго счет1144188 чика, а второй вход элемента ИЛИ -с выходом второго счетчика, при этомв каждом иэ,блоков задержки фронтаинформационные входы первых счетчи-,ков являются информационными входами соответствующего блока задержки,управляющий вход оперативного эапоИзобретение относится к вычислительной технике и может быть использовано в системах цифровой обработки радио- и гидролокационных сигналов.Известно устроиство задержки, со держащее генератор тактовых импульсов, узлы формирования тактовых импульсов, элемент совпадения, рабочий и установочный счетчик, многоразрядный элемент совпадения, входы которого подключены соответственно к выходам рабочего и установочного счетчиков Щ ,Указанное устройство имеет недостаточную точность при задержке импульсов много больше периода их.следования.Наиболее близким по технической сущности к изобретению является устройство задержки, содержащее10 датчик кода, генератор, формирователь тактовых импульсов, регистр и блок задержки, состоящий из первого и второго счетчиков, запоминающего устройства и узла управления, включающего в себя два элемента управления, первый вход первого элемента управления является входом устройства и соединен входом датчика кода с одним из входов формирователя такто вых импуЛьсов, другие входы которого соединены соответственно с вьиодом первого счетчика и с выходом генератора тактовых импульсов, соединенным также с объединенными одними входами первого и второго элементов управления, выходы кторых подключены соответственно к тактовым входам первого и второго счетчиков, выходы первого счетчика - к входам запоминающего 40 устройства, другие входы которого подключены соответственно к вьиоду формирователя тактовьи импульсов, к минающего устройства является первым дополнительным , а адресные входы оперативного запоминающе - го устройства являются вторым дополнительным входом соответствующего блока задержки фрон - та. выходу регистра и входу второго элемента управления, а выходы - к информационным входам второго счетчика,выход которого соединен с третьимвходом второго элемента управления,информационные входы регистра соединены с выходами датчика кода, а егоустановочный вход - с установочнымвходом первого счетчика и с другимвыходом формирователя тактовых импульсов 2,Недостатки известного устройстванедостаточно широкий диапазон задержек и отсутствие сохранения длительности задерживаемых импульсов.Целью изобретения является расширение диапазона задержек при сохранении длительнОсти задерживаемых импульсов,Поставленная цель достигается тем,что в устройство задержки, содержащее датчик кода, генератор, формирователь тактовых импульсов и блок задержки переДнего фронта, первый входкоторого подключен к входу устройства и входу датчика кода, второй входк вьходу формирователя тактовых импульсов, третий вход - к выходу генератора и входу формирователя тактовых импульсов, причем блок задержки переднего фронта состоит из первого и второго счетчиков, оперативного запоминающего устройства и узлауправления, первый, второй и третийвходы которого являются соответственно первым, вторым и третьим входамиблока задержки переднего Фронта, авыход соединен .со счетным входом первого счетчика, разрядные выходы которого соединены с информационнымивходами оперативного запоминающегоустройства, вьиодами соединенногос информационными входами второго150На Аиг, 1 приведена структурная электрическая схема предложенного устройства задержки; на Аиг, 2 - структурная схема блока Аормирования адреса; на Аиг. 3 - таблица, поясня ющая работу блока Аормирования адреса; на фиг, 4 - временная диаграмма работы устройства задержки; на фиг.5 . 3 11441 счетчика, введены элемент НЕ, триггер блок Аормирования адреса и блок задержки заднего Аронта, идентичный блоку задержки переднего Аронта, причем выходы блоков задержки переднего и заднего Аронтов подключены к соответствующим входам триггера, выход которого является выходом устройства, первый вход блока задержки заднего Аронта через элемент НЕ подключен 1 О к входу устройства, одноименные вторые, третьи и вторые дополнительные входы блоков задержки переднего и заднего фронтов объединены между собой и подключены также соответственно вторые - к управляющему входу блока формирования адреса, первый дополнительный - к второму выходу Аормирова. теля тактовых импульсов, второй дополнительный - к адресному выходу блока Аормирования адреса, первые информационные выходы датчика кода подключены к объединенным инАормационным входам блоков задержки переднего и заднего фронтов, а вторые . - к информационным входам блока Аормирования адреса, в каждый из блоков задержки переднего и заднего Аронтов дополнительно введен элемент ИЛИ, выход которого является выходом соответствующего блока задержки фронта, первый вход элемента ИЛИ подключен к выходу старшего разряда первого счетчика, объединенного с четвертым входом соответствующего узла управления, третий вход которо го соединен также со счетным входом второго счетчика, а второй вход элемента ИЛИ - с выходом второго счетчика, при этом в каждом из блоков задержки фронта инАормационные входы первых счетчиков являются инАормационными входами соответствующего блока задержки, управляющий вход оперативного запоминающего устройства является первым дополнительным, а адресные входы оперативного запоькнающего устройства являются вторым дополнительным входом соответствующе го блока задержки Аронта. 88 4 схема узла управления; на фиг. 6схема формирователя тактовых импульсов.Устройство задержки содержит датчик 1 кода, генератор 2, Аормирователь 3 тактовых импульсов, блок 4задержки переднего Аронта первыйвход которого подключен к входуустройства и входу датчика 1 кода,второй вход - к выходу Аормирователя 3 тактовых импульсов, третийвход - к выходу генератора 2 и входуформирователя 3 тактовьм импульсовблок 4 задержки переднего фронта, вкоторый входят первый 5 и второй 6счетчики, оперативное запоминающееустройство 7 и узел 8 управления,первый, второй и третий входы которого являются соответственно первым,вторым и третьим входами блока 4задержки переднего Аронта, а выходсоединен со счетным входом первогосчетчика 5, разрядные выходы которого соединены с информационными входами оперативного запоминающего устройства 7, выходы которого соединены- с инАормационными входами второгосчетчика 6, элемент ИЛИ 9, выходкоторого является выходом блока 4задержки переднего Фронта, первыйвход элемента ИЛИ подключен к выходу старшего разряда первого счетчика 5, объединенному с четвертым вхо"дом узла 8 управления, третий входкоторого соединен также со счетнымвходом второго счетчика 6, а второйвход элемента ИЛИ 9 - с выходом второго счетчика 6,Устройство задержки содержит также блок 10 задержки заднего Аронта идентичный блоку задержки переднего фронта, содержащий первый 11 и второй 12 счетчики, оперативное запоминающее устройство 13 и узел 14 . управления, входы которого являются соответствующими входами блока 10 задержки заднего Аронта, а выход сое динен со счетным входом первого счетчика 11, разрядные выходы которого соединены с информационными входами оперативного запоминающего устройства 13, вьмодами соединенного с информационными входами второго счетчика 12, элемент ИЛИ 15, выход которого является выходом блока 1 О задержки заднего Аронта, первый вход элемента ИЛИ 15 подключен к вьмоду старшего разряда первого счетчика 11, 1144188объединенного с четвертым входом соответствующего узла управления, третий вход которого соединен также со счетным входом второго счетчика 12.Выходы блоков переднего и задне го фронтов подключены к соответствующим входам триггера 16, выход которого является выходом устройства, первый вход блока 10 задержки заднего Фронта через элемент НЕ 17 подклю О чен к входу устройства, одноименные вторые, третьи, а также первые и вторые дополнительные входы блоков задержки переднего 4 и заднего 10 Фронтов объединены между собой и подклю чены также соответственно; вторые к управляющему входу блока 18 Формирования адреса, первый дополнительный - к второму входу Формирователя 3 тактовых импульсов, второй допол О нительный в .к адресному выходу блока 18 Формирования адреса, первые информационные выходы датчика 1 кода подключены и объединены информационным входам блоков задержки переднего 4 25 и заднего 10 Фронтов, а вторые - к информационным входам блока 18 Формирования адреса.Информационными входами блоков задержки переднего 4 и заднего 10 ЗОФронтов являются информационные входы соответствующих первых счетчиков 5 и 11, управляющий вход оперативного запоминающего устройства в каждом из блоков задержки является пер- З 5 вым дополнительным, а адресные входы оперативного запоминающего устройства - вторым дополнительным входом соответствующего блока задержки Фронта. Блок 18 Формирования адреса40 (Фиг. 2) содержит суммирующий счетчикЪ.19, вычитатель 20, первый 21 и вто-. рой 22 элементы И, элемент ИЛИ 23 и элемент НЕ 24.Информационные выходы суммирующе го счетчика 19 соединены с входами вычитателя 20, а также с входами элемента И 21, управляющий вход которого соединен с выходом элемента НЕ 24, выход которого соединен с сумми О рующим входом счетчика 19, а также с управляющим входом элемента И 22 и является управляющим входом блока 18,Формирования адреса, Информационные выходы вычитателя 20 соеди иены с входами элемента И 22, выходы которого соединены с первыми входами элемента ИЛИ 23, вторые входы которого соединены с выходами элемента И 21, а выходы являются адресными выходами блока 18 Формирования,адреса. Формирователь 3 тактовыхимпульсов (Фиг. 6) содержит делитель 25 частоты, одновибратор 26,регистр 27 сдвига, элемент НЕ 28.Входом формирователя 3 тактовых импульсов является вход делителя 25частоты с коэффициентом деления К.Выход делителя 25 частоты являетсяпервым выходом Формирователя 3 тактовых импульсов, а также соединенс входом одновибратора 26. Выходпоследнего соединен с информационным входом регистра 27 сдвига, синхровход которого соединен с входомФормирователя 3 тактовых импульсов,а выход (К. - 2)-го разряда - с входом элемента НЕ 28. Выход последнегоявляется вторым выходом Формирователя 3 тактовых импульсов. Узел деле.ния 8 (Фиг. 5) содержит элемент ИЛИ29, КБ-триггер 30 и элемент И 3 1,Входы элемента ИЛИ 29, а такжеодни из входов КБ-триггера 30 и элемента И 3 1 являются входами узла8(14) управления. Выход элемента 29ИЛИ соединен с другим входом КБ-триггера 30,выход которого соединен сдругим входом элемента И 31, выходкоторого является выходом узла управления.Устройство задержки работает следующим образом.В датчик 1 заносится информация путем запоминания двоичных. кодов,соответствующих величинам а и 1. Величиныа и 1 служат для представления задержки в видеТ=Ь - 1) т+Ь,5тгде Т - период задержки импульс 5ного сигнала; .Ь) - целое число периодов тактовой частоты;Тт период импульсов на первом выходе формирователя:7.4= а 1(а - число импульсов генератора; Тг- период импульсов генератора, причем Т 1 с2 Тг),Информация, представленная числома, из датчика 1 кода поступает на инФормационные входы первых счетчиков5 и 11 блоков 4 и 10 задержки фронтов, а информация, представленнаячислом 1, - на вход уменьшаемого вычитателя 20 блока 18 Формированияадреса.прекращают прохождение импульсовгенератора через узлы управления,что останавливает работу счетчиков5 и 11,Особенностью предложенного устройства является та, что сохранение длительности задерживаемого импульсаосуществляется путем введения блоказадержки переднего фронта и блоказадержки заднего фронта, которые 1 Оодинаковы по своей структуре, а различие их работы состоит в том, чтовходной сигнал поступает на входблока задержки заднего фронта черезэлемент НЕ, в то же время используется один блок формирования адреса,который служит одновременно дляуправления двумя блоками задержкифронтов, что позволяет сократить обо.рудование. Введение элемента ИЛИ в Мблоки задержки фронтов позволяетпроизводить задержку импульсных сигналов в широком диапазоне измерения. Устройство задержки может быть вы 25полнено на интегральных микросхемахсредней и большой степени интеграции(регистры, счетчики, запоминающиеустройства). При этом для осуществления задержки цифрового сигнала, равной, например Т= 1280 с , затраты по оборудованию на реализацию блоков задержки фронтов, узла управления, формирователятактовых импульсов в предлагаемом устройстве и известном примерно одинаковы. Лля обеспечения требуемой величины задержки Фронта сигнала в известном устройстве используется сдвигающий регистр, максимальная длина которого соответствует числу ячеек памяти, в данном случае составляет 128 разрядов, для чего необходимо 16 корпусов 133 серии (схем восьмиразрядных регистров). Для обеспечения задержки обоих фронтов одновременно это составляет 32 корпуса, в то время как в предлагаемом, устройстве для этой цели служит один блок Формирования адреса, на реализацию которого требуется 11 корпусов схем средней степени интеграции той же серии. Из сравнения видено, что реализация предлагаемого изобретения позволяет при более высоких функциональных возможностях снизить .затраты оборудования в блоке формиро. вания адреса примерно в три раза по .сравнению с известным устройством."Патент", г.ужгород, ул.Проектная Редактор В.ДаЗаказ 944/44 Составитель А,ТитТехред С.Легеза Тирам 872 П НИИПИ Государственного комиделам изобретений и от , Иосква, Ж-З 5, Раушска писное ета СССР ытий