Цифровой измеритель добротности резонансных систем

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 09) НН 1 Н 27/2 й, .ч Е ИЗОБРЕТЕН 1Ъ ВИДЕТЕЛЬСТ ОРСКОМ РИТЕЛЬ ДОБЕМ, содержавычисли -ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(71) Киевский ордена Трудового Крас.,ного Знамени институт инженеров(56) 1. Авторское свидетельство СССРР 824077, кл, С 01 Н 27/26, 1981.2. Авторское свидетельство СССР9 940078, кл. 6 01 Н 27/26, 1982.(54)(57) 1. ЦИФРОВОЙ ИЗМЕРОТНОСТИ РЕЗОНАНСНЬИ СИСТщий смеситель, гетеродин,тель, частотомер, два зажима дляподключения резонансной системы иблок управления, причем первый иззажимов для подключения резонанснойсистемы соединен с одним из входовсмесителя, выход вычислителя соединен с входом блока управления, выходгетеродина соединен с первым входомчастотомера, о т л и ч а ю щ и й с ятем, что, с целью расширения пределов измерения добротности, в него дополнительно введены генератор шума,ограничитель, микропроцессор, индикатор и фильтр, причем выход генератора шума соединен с входом ограничителя, выход которбго соединен свторым зажимом для подключения резонансной системы, первый зажим дляподключения резонансной системы сое"динен с первым входом вычислителя,выход смесителя соединен с входомфильтра, выход которого соединен свторым входом вычислителя, выход гетеродина соединен с вторым входомсмесителя, выход частотомера соединен с первым входом микропроцессора,выход которого соединен с первымвходом гетеродина, второй выход блока управления соединен с первым входом индикатора, первый выход блока управления соединен с вторым входом гетеродина, третий выход блока управления соединен с вторым входом микропроцессора, четвертый выход блока управления соединен с третьим входом вычислителя, пятый выход блока управления соединен с вторым входом частотомера, шестой выход блока управления соединен с вторым входом индикатора,2. Измеритель по и. 1, о т л ич а ю щ и й с я тем, что вычислитель содержит первый пиковый детектор, амплитудный детектор, второй пиковый детектор, делитель: напряжения, коммутатор и компаратор,. при- Е чем первый вход вычислителя является входом первого пикового детектора, выходкоторого соединен с первым входом коммутатора, второй вход , вычислителя является входом амплитуд ного детектора, выход которого сое- Я динен с первым входом компаратора и с входом второго пикового детектора, выход которого соединен с входом делителя напряжения, выход которого соединен с вторым входом коммутатора, выход которого соединен с вторым входом компаратора, выход которого является выходом вычислителя, третий вход вычислителя является третьим входом коммутатора. 3, Измеритель по и. 1, о т л и ч а ю щ и й с я тем, что блок управления содержит блок формирования сигнала управления, триггер и интегратор с хранением и сбросом, причем вход блока управления является первым входом интегратора с хранением и сбросом и входом блока формирова-, ния сигналов управления, первый выход блока управления является выходом интегратора с хранением и сбросом, второй выход блока управления является первым вЫходом блока фор1101757 пятый выход блока формирования сиг мирования сигналов управления, третий выход блока управления являетсявторым выходом блока формированиясигналов управления, четвертый выход блока управления является третьимвыходом блока формирования сигналовуправления, четвертый выхоц которогосоединен с входом триггера, выход,которого соединен с вторым входоминтегратора с хранением и сбросом,налов управления соединен с третьимвходом интегратора с хранением и сбросом, пятый выход блока управления является шестым выходом блока формирования сигналов управления,шестой выход блока управленияявляется седьмым выходомблока Формирования сигналов управления,Изобретение относится к измере- числительный блок, гетеродин, смесиниям электрических и магнитных вели- тель, блок управления, частотомер,чин, в частности к измерению доброт- генератор гармоник и блок формирова.ности резонансных электрических це- ния управляющего напряжения, причемпей. выход генератора переменной частоты,Известен цифровой измеритель доб соединен с одним из зажимов для подротности, содержащий генератор высо- ключения резонансной системы и ской частоты, измерительный блок с одним из входов .смесителя, другойширокополосным усилителем на выходе, вход которого соединен с выходом ге. Фазочувствительный блок, первый вход нератора гармоник, выход смесителякоторого соединен с выходом широко- соединен с первым входом блока управ"полосного усилителя, широкополосный ления и с одним из входов частото 10фазовращатель, цифровой измеритель, . мера, другой вход которого соединенпоследовательно соединенные генера- с первым выходом вычислительного блотор низкой частоты, фазоинвертор, ка, второй выход которого соединенпервый ключ и бапансный модулятор, с,другим входом блока управления,второй ключ, делитель частоты и блок 15 выход которого соединен с вторымуправления, причем второй вход баланс- входом блока Формирования управляю- ного модулятора соединен с выходом щего напряжения, первый вход которогенератора высокой частоты и входом , го соединен с управляющим выходом делителя чйстоты, выход которого сое- генератора переменной частоты, выход динен с одним из входов цифрового 20 блока формирования управляющего наизмерителя, другой вход которого сое- пряжения соединен с входом гетеродидинен с выходом генератора низкой , на, выход которого соединен с входом частоты, а выход балансного модулято- генератора гармоник и с третьим вхора соединен с одним из входов широ- дом частотомера, вход вычислительнокополосного Фазовращателя, выход О 25 го блока соединен с другим зажимома. которого соединен с входом измери- дляподключения резонансной системы. тельного блока и с одним из входов Вычислительный блок содержит пико- второго ключа, другой вход которого . вый детектор, делитель напряжения, соединен с выходом + 45 широкополос- блок сравнения и дифференцирующую ного фазовращателя, выход второго 30 цепь, причем вход вычислительного ключа соединен с вторым входом фазо- блока является первым входом блока чувствительного блОка, при этом уп- сравнения и входом пикового детекто-. равляющие входы фазоинвертора и ши- , ра, выход которого соединен с вхорокополосного фазовращателя соедй- дом делителя напряжения, выход кото- иены с выходом блока управления Я ; З 5 рого соединен с вторым входом блокаНедостатком такого цифрового сравнения, выход которого соединен измерителя добротности является от- с входом дифференцирующей цепи, высутствие автоматической настройки ходы которой являются выходами вы-: на резонансную частоту и на частоту, числительного блока. Блок управлесоответствующую половине полосы про" ния содержит формирователь импульсов, пускания исследуемой резонансной 40 элемент совпадения и генератор линейсистевы, что не позволяет проводить но изменяющегося напряжения, при" измерения в автоматическом режиме, чем первый вход блока управления являИзвестен также цифровой измеритель ется вход Ф р ром Фо ми ователя импульсов,е ж й генераторвыход которого соединен с первым добротности, содержащи е45 н а совпадения второй перестраиваемой частоты, зажимы я входом элемента сдлр яется вторым входом подключения резонансной система, вы- вх дблока управления, выход элемента совпадения соединен с входом генератора линейно изменяющегося напряжения, выход которого является выходом блока управления. Блок формирования управляющего напряжения содержит интегрирующю цепь, функциональный преобразователь и суммирующий блок, причем первый вход блока формирования управляющего напряжения является входом интегрирующей цепи, выход которой 0 соединен с входом функционального преобразователя, выход которого соединен с первым входом суммирующего блока, выход которого является выходом блока формирования управляю щего напряжения, второй вход которого является вторым входом суммирующего блока 2 .Недостатком известного цифрового измерителя добротности является его невысокая точность при измерении низкодобротных систем. Цель изобретения - расширениепределов измерения добротности,25Поставленная цель достигается тем,что в цифровой измеритель добротности, содержащий смеситель, гетеродин, вычислитель, частотомер, два .зажима для подключения резонансной З 0системы и блок управления, причемодин иэ зажимов для подключения резонансной системы соединен с однимиз входов смесигеля, выход вычислителя соединен с входом блока управления, выход гетеродина соединен спервым входом частотомера, дополнительно введены генератор шума, ограничитель, микропроцессор, индикатори фильтр, причем выход генератора 40шума соединен с входом ограничителя,выход которого соединен с вторым зажимом для подключения резонанснойсистемы, первый зажим для подключения резонансной системы соединен 45с первым входом вычислителя, выходсмесителя соединен с входом фильтра,выход которого соединен с вторымвходом вычислителя, вых,1 гетеродина соединен с вторым входом смесителя, выход частотомера соединен с первым входом микропроцессора, выходкоторого соединен с первым входомгетеродина, второй выход блока управления соедйнен с первым входом индикатора, первый выход блока управления соединен с вторым входом гетеродина, третий выход блока управления соединен с вторым входом микропроцессора, четвертый выход блока управления соединен, с третьим входом, 60вычислителя, пятый выход блока управ.ления соединен с-вторым входом частотомера, шестой выход блока управления соединен с вторым входом индикатораа, 65 При этом вычислитель соДержит первый пиковый детектор, амплитудный детектор, второй пиковый детектор, делитель напряжения, коммутатор и компаратор, причем первый вход вычислителя является входом первого пикового детектора, выход которого соединен с первым входом коммутатора, второй вход вычислителя является входом амплитудного детектора, выход которого соединен с первым входом компаратора и с входом второго пикового детектора, выход которого соединен с входом делителя напряжения, выход которого соединен с вторым входом коммутатора, выход которого соединен с вторым входом компаратора, выход, которого является выходом вычислителя, третий вход вычислителя является третьим входом коммутатора: Блок управления содержит блок формирования сигнала управления, триггер и интегратор с хранением и сбросом, причем вход блока управления является первым входом интегратора с хранением и сбросом и вхо-. дом блока Формирования сигналов управления, первый выход блока управления является выходом интегратора с хранением и сбросом, второй выход блока управления является первым выходом блока формирования сигналов управления, третий выход блока управ. ления является вторым выходом блока формирования сигналов управления, четвертый выход блока управления является третьим выходом блока формирования сигналов управления, четвертый выход которого соединен с входом триггера, выход которого соединен с вторым входом интегратора с хранением и сбросом, пятый выход блока формирования сигналов управления соединен с третьим входом интегратора с хранением и сбросом, пятый выход блока управления является шестым выходом блока формирования сигналов управления, шестой выход блока управления является седьмым выходом блока формирования сигналов управленияНа фиг. 1 изображена электрическая функциональная схема цифрового измерителя добротности; на фиг. 2 - электрическая Функциональная схема блока формирования сигналов управления; на фиг, 3 - электрическая функциональная схема интегратора с хранением и сбросом.Цифровой измеритель добротности состоит из генератора 1 шума, амплитудного ограничителя 2, измеряемой резонансной системы 3, смесителя 4, фильтра 5, вычислителя 6, блока 7 управления,. гетеродина 8, частотомера 9, микропроцессора 10, цифрового индикатора 11, Вычислитель 6 состоитиз первого пикового детектора 12,второго пикового детектора 13, делителя 14 напряжения, коммутатора 15,амплитудного детектора 16, компаратора 17. Блок 7 управления состоитиз блока 18 формирования сигналов управления, трйггера 19, интегратора20 с хранением и сбросом. При этомвыход генератора шума соединен свходом ограничителя, выход которогосоединен с входом измеряемой резонансной системы, выход резонанснойсистемы соединен с первым входом вычислителя, выход смесителя соединенс входом Фильтра, выход которого соединен с вторым входом вычислителя, 15выход гетеродина соединен с вторымвходом смесителя, выход частотомера .соединен с первым входом вычислителя, выход которого, соединен с первымвходом индикатора, первый выход бло Ока управления соединен с первым входом гетеродина, второй выход блокауправления соединен с вторым входомгетеродина, третий выход блока управления соединен с вторьщ. входом нычис лителя, четвертый выход блока управления соединен с третьим входом вычислителя, пятый выход блокауправления соединен с вторым нходом частотомера, шестой выход блокауправления соединен с вторым входоминдикатора.Первый вход вычислителя являетсявходом первого пикового детектора,выход которого соединен с первымвходом коммутатора, второй вход вы.числителя является входом амплитудного детектора, выход которого соединен с первым входом компаратора ис входом второго пикового детектора,выход которого соединен с входом делителя напряжения, выход которогосоединен с вторым входом коммутатора,выход которого соединен с вторымвходом компаратора, выход которогоявляется выходом вычислителя45Вход блока управления является первым входом интегратора и входом блока формирования сигналов управления, первый выход блока управленияявляется выходом интегратора, второй,5 Отретий, четвертый, пятый, шестой выходы блока управления являются выхода"ми блока формирования сигналов управления. Четвертыми выход соединен свторым входом интегратоРа,Цифровой измеритель добротностиработает следующим образом.Генератор 1 шума генерирует ши- .рокий равномерный спектр, которыйограничивается по амплитуде ограничи телем 2 и поступает на исследуемуюрезонансную систему 3, Резонанснаясистема 3 вырезает из спектра генератора 1 шума участок, ограниченныйее амплитудно-частотной характеристикой, который подается на первый нход вычислителя 6 и на первый вход смесителя 4, где он смешивается с подаваемой на второй вход смесителя 4 частотой гетеродина 8, т.е. участок спектра генератора 1 шума, ограничен. ный амплитудно-частотной характеристикой исследуемой резонансйой системы 3, переносится в более низкочастотную область,Фильтр 5 фильтрует этот участок спектра, и на его выходе выделяется одна частота Й которая подается на второй вход вычислителя б.Цифровой измеритель добротности резонансной системы работает в двух режимах: режиме поиска и определения резонансной частоты и в режиме определения ее полосы пропускайия, причем переключение иэ одного режима в другой происходит по сигналам блока 7 управления. Поиск и определение резонансной частоты происходит следующим образом.Импульс с третьего выхода блока 18формирования сигналов управления блока 7 управления поступает на третийвход коммутатора 15 вычислителя б, икоммутатор 15 подключает выход первого пикового детектора 12 к второмувходу компаратора 17. На выходе первого пикового детектора выделяетсяпостоянное напряжение Пмс,;, равное напряжению на исследуемой резонансной системе на частоте резонанса,Импульсы с первого выхода блока 18 формирования сигналов управления бло ка 7 управления поступают на второйвход гетеродина 8 н последовательнопереключают его поддиапаэоны. Одновременно импульсом с четвертого вы-хода блока 18 формирования сигналовуправления триггер 19 переключаетсян единичное состояние, единичныйимпульс которого интегрируется интегратором 20 с хранением и сбросомнапряжение с которого подается напервый вход гетеродина 8 и изменяетего частоту в пределах каждого поддиапаэона. В конце каждого поддиапазона происходит сброс напряжения на интеграторе 20 с хранением и сбросом импульсом, поступающим на его третийвход с пятого выхода блока 18 формирования сигналов управления. Процесс перестройки по поддиапазонамгетеродина 8 происходит до тех пор,пока в вычислителе 6 на нходах компаратора 17 не сравняются по амплитуде постоянное напряжение Пмс,кс с первого пикового детектора 12 и напряжение огибающей резонансной кривойисследуемой резонансной системы 3 с амплитудного детектора 16. В момент равенстна этих напряжений на выходекомпаратора 17 появляется импульс,который поступает на первый вход интегратора 20 с хранением и сбросом и на вход блока 18 формирования сигналов управления блока 7 управления. При этом происходит запоминание выходного напряжения интегратора 20 с хранением и сбросом и остановка переключения поддиапазонов в гетеродине 8. При запомненном и сохраняемом выходном напряжении интегратора 20 с хранением и сбросом, подаваемом на первый вход гегеродина 8, он генерирует частоту й связанную с резонансной частотой йо соотношением й = Ео -Х,р, Импульс с шестого выхода блока 18 формирования сигналов управления блока 7 управления поступа ет на второй вход частотомера 9 и разрешает измерение частоты, генерируемой гетеродином 8. После этого импульсом с второго выхода блока 18 фор мирования сигналов управления блока Щ 7 управления, поступающего на второй вход микропроцессора 10, разрешается запись измеренной частоты в микропроцессор 10, где производится вычисление действительной резонансной часто ты с, = щ + уПосле определения резонансной частоты цифровой измеритель добротности переходит в. режим определения полосы пропускания исследуемой резонансной ЗО системы. Импульсом с третьего выхода блока 18 формирования сигналов управления блока 7 управления, поступающим на третий вход коммутатора 15 вычислителя 6, коммутатор 15 к второму входу компаратора 17 подключает выход делителя 14 напряжения, Так как в этот момент гетеродин 8 генери,рует частоту й;О = йо - й, то напря. жение на выходе амплитудного детекто.40 ра равно Умакс ф где Умакс напряжение в момент резонанса. Это напряжение выделяется вторым пиковым детектором 13, делится делителем 14 напряжения на Г 2, постоянное напряже ние на выходе которого становится равным Уц,/"Г 2, т.е. соответствует точке ЗдБ амплитудно-частотной характеристики исследуемой резонансной системы 3. Импульсом с пятого выхода блока 18 формирования сигналов управления, подаваемым на третий вход интегратора 20 с хранением и сбросом, производится сброс, выходного напряжения интегратора 20 с хранением и сбросом и увеличение его постоянной времени интегрирования для более точной настройки, Так как триггер 19 находится в единичном состоянии, то на выходе интегратора с хранением и сбросом напряжение, подаваемое 60 на первый вход гетеродина 8, увеличивается, перестраивая гетеродии 8 по частоте до тех пор, пока в вычислителе 6 на входах компаратора 17 не сравняются напряжения с амплитуд ного детектора 16 и опорного постоянного напряжения с делителя 14 напряжения, что соответствует настройке гетеродина 8 на частоту, соответствующую точке Умс,с/12 левого склона амплитудно-частотной характеристики резонансной системы 3. В этот момент на выходе компаратора 17 появляется импульс, подаваемый на первый вход интегратора с хранением и сбросом и на вход блока 18 формирования сигналов управления. Интегратор с хранением и сбросом запоминает значение своего выходного напряжения, при котором гетеродин 8 генерирует частоту Ес связанную с половиной полосы пропускания исследуемой резонансной системы соотношением= К- р = о -- =6 й, Импульс с шестого выхода блока 18 формирования сигналов управления поступает на второй вход частотомера 9 и разрешает измерение часготы, генерируемой гетерсцином 8.После этого импульсом с второго выхода блока 18 формирования сигналов управления, поступающим на второй вход микропроцессора 10, разрешается запись. измеренной частоты в микропроцессор 10. Микропроцессор 10 вычисляет добротность исследуемой резонанс. ной системы по формуле о Его - Йф02 ЬЙ 2(г - гИмпульсом с седьмого выхода блока 1 Ц формирования сигналов управленияя, подаваемым н а второй вход цифрового индикатора 11, разрешается индикация вычислительных значений резонансной частоты и добротности исследуемой резонансной системы 3.Блок 18 формирования сигналов управления (фиг. 2) состоит иэ задающего блокинг-генератора 21, генератора 22 импульсов, блока И 23, первого триггера 24, второго триггера 25, первого одновибратора 26, второго одновибратора 27, третьего одновибратора 28, счетчика 29, дешифратора 30, четвертого одновибратора 31, инвертора 32 и пятого одновибратора 33,Блок 18 формирования сигналов работает следующим образом.Задающий блокинг-генератор 21 вырабатывает импульсы, обеспечивающие работу цифрового измерителя добротности в режимах Измерение и Индикация. Импульс блокинггенератора,21 устанавливает первый триггер 24 в единичное состояние, выходной импульс которого разрешает прохождение импульсов от генератора 22 импульсов через блок И 23 на счетчик 29 и дешифратор 30, выходы которого являются первым выходомблока 18 Формирования сигналов управления и подключены к соответствующим ключам переключения поддиапазо-, нов в гетеродине 8 (Фиг, 1), Импульсом блокинг-генератора 21 по четвер" тому выходу блока 18 формирования .5 сигналов. управления одновременно ус танавливается,в единичное состояние триггер 19 и триггер 25, который по третьему выходу блока 18 Формирования сигналов управления подключает в вы числителе 6 выход первого пикового детектора 12 к второму входу компаратора 17 при помощи коммутатора 15. Происходит поиск резонансной частоты, при этом в конце каждого поддиапазо на производится сброс интегратора 20 с хранением и сбросом отрицательным импульсом третьего одновибратора 28, запускаемого. задним фронтом импульсов от генератора 22 импульсов, 20 проходящих через блок И 23. Когда резонансная частота найдена, что определяется работой вычислителя б, на выходе компаратора появляется единичный импульс, включающий интегра тор 20 с хранением и сбросом в режим хранения, при котором гетеродин 8 генерирует частоту, прямо пропорциональную резонансной. Одновременно единичный импульс компаратора 17 перебрасывает первый триггер 24 в нулевое состояние и останавливает прохождение импульсов генератора 22 импульсов через блок И 23, запускает первый одновибратор 26, импульс которого по шестому выходу блока 18 формирования сигналов управления разрешает частотомеру 9 измерение частоты гетеродина 8. Задним рронтом импульса первого одновибратора 26 запускается второй одновибратор 27, импульс 040 которого по второму выходу блока 18 Формирования сигналов управления разрешает запись измеренной частотомером 9 частоты в память микропроцессора 10. Задним Фронтом импульса второго одновибратора 27 второй триггер 25 устанавливаетСя в нулевое состояние, подключая с помощью коммутатора 15 в вычислителе б выход делителя 14 напряжения к втоРомУ входу 50 компаратора 17, и на его выходе устанавливается нулевое состояние. Одно- временно задним фронтом импульса второго одновибратора 27 запускается третий одновибратор 28,отрицательный импульс с которого по пятому выходу блока 18 формирования сигналов управления сбрасывает интегратор 20 с хранением и сбросом в начальное состояние. Происходит определение полосы пропускания исследуемой резонансной систеьы 3. Когда полоса пропускания найдена, что определяется работой вычислителя б, на выходе компаратора 17 появляется единичный импульс, включающий ннтеграгор 20 схранением и сбросом в рэжим хранения своего выходного напряжения, прикотором гетеродин 8 генерирует частоту, отстоящую от резонансной наполовину полосы пропускания. Одновременно единичный импульс компаратора17 запускает первый одновибратор 26,импульс которого по шестому выходублока 18 формирования сигналов управления разрешает частотомеру 9 измерение частоты гетеродина 8. Заднимфронтом импульса первого одновибратора 26 запускается второй одновибратор 27, импульс которого по второмувыходу блока 18 формирования сигналов управления разрешает запись измеренной частотомером 9 частоты впамять микропроцессора 10. При измерении частоты, отстоящей от резонанснойна половину полосы пропускания резонансной системы для блокировкипереключения поддиапазонов в гетеродине 8 передним фронтом импульса пер-.вого одновибратора 26 запускаетсячетвертый одновибратор 31, отрицательный импульс которого запираетблок И 23, так как с приходом единичного. импульса от компаратдра 17 первый триггер 24 переключается в еди-ничное состояние, и задним фронтомимпульса первого одновибратора восстанавливается нулевое состояниетриггера 24, Микропроцессор 10 вычисляет значения резонансной частотыи добротности исследуемой резонансной системы 3. По окончании импульсаблокинг-генератора 21 режим Изме. -рение заканчивается, Задним фронтом инвертированного инвертором 32импульса блокинг-генератора 21 поседьмому выходу блока 18 формирования сигналов управления цифровомуиндикатору 11 разрешается индикациявычисленных микропроцессором 10 значений резонансной частоты и добротности исследуемой резонансной системы 3. Одновременно единичным состоянием инвертированного инвертором 32импульса блокинг-генератора 21 запускается пятый одновибратор 33, импульс которого по четвертому выходублока 18 Формирования сигналов управления переключает триггер 19 в нулевое состояние. Чередование режимовИзмерение и Индикация повторяется периодически.Интегратор 20 с хранением и сбросом (фиг. 3) состоит из четырехбыстродействующих операционных усили"телей 34-37, трех аналоговых ключей38-40; истокового повторителя 41,триггера 42, блока И-НЕ 43, двух последовательно соединенных резисторов44 (В ) и 45 (Кф ), резистора 46Интегратор 20 с хранением и сбросом работает следующим образом.,При замкнутом ключе 38, что со ответствует нулевому состоянию на его управляющем входе, подаваемом по первому входу интегратора 20 с хранением и сбросом от компаратора 17 вычислителя 6 (фиг. 1) и разомкнутом ключе 40, что соответствует единичному состоянию на его управляющем входе, подаваемом по третьему входу интегратора 20 с хранением и сбросом от третьего одновибратора 28 блока 18 (фиг. 2), происходит интегрирование постоянного входного напряжения, поступающего от тригге ра 19 на второй вход интегратора 20 с хранением и сбросом по следующему законуП еЫх Пах20 с постоянной времени Т = НС, так как ключ 39 замкнут, что соответствует нулевому состоянию на выходе триггера 42. На конденсаторе 48 напряже" ние следит за напряжением на конденсаторе 47 и в каждый момент времени точно ему равно. При поступлении единичного состояния от компаратора 17 но первому входу интегратора 20 с хранениеми сбросом ключ 38 размыкается, и напряжение на выходе интегратора 20 с хранением и сбросом остается постоянным и равным напряжению на конденсаторе,48, так как нагрузкой конденсатора 48 является ис- З токовый повторитель 41; Блок хранит значение напряжения на конденсаторе 48, При заьыкании обоих .ключей 38 и 40, что определяется одновременной подачей нулевых состояний от компаратора 17 вычислительного блока 6 и третьего одновибратора 28 блока 18 происходит быстрый разряд конденсаторов 47 и 48 на малые выходные сопротивления операционных усилителей 45 либо до нуля, либо до начального уровня, задаваемого на вход операционного усилителя 37 через резистор 46, Интегратор готов к следующему интегрированию входного напряжения. Резис тор 46 и конденсатор 49 препятствуют самовозбуждению интегратора 20 с хранением и сбросом во время. сброса выходного напряжения.для повышения точности определения частоты, отстоящей от резонансной на половину полосы пропускания, интегратор 20 с хранением и сбросом можно дополнить переключателем постоянной интегрирования, В исходном состоянии триггер .42 находится в ну,левом состоянии и ключ 39 замкнут. При поиске резонансной частоты импульсы сброса, поступающие на первый вход блока И-НЕ 43, не переключают триггер 42, так как блок И-НЕ 43 заперт по второму входу единичным импульсом от второго триггера 25 блока 18,После измерения и записи в микропроцессор 10 резонансной частоты, второй триггер 25 блока 18 переключается в нулевое состояние, отрицательным импульсом от третьего одновибратора 28 блока 18 во время сброса интегратора 20 с хранением и сбросом для подготовки к поиску полосы пропускания через блок ИНЕ 43 по входу с триггера 42 переключается в единичное состояние, ключ 39 размыкается, и последовательно с резистором 44 подключается резистор 45, что увеличивает постоянную времени интегратора 20 с хранением и сбросом.По окончании режимаИзмерение 1 импульсом от инвертора 32 блока 18, поступающим на й-вход триггера 42, происходит его переключение в нулевое состояние, ключ 39 заьыкается и интегратор с хранением и сбросом готов к следующему циклу измерения,Использование предлагаемого цифрового измерителя добротности резонансной системы обеспечивает по сравнению с базовым образцом Е 9-5 повышение точности измерения, резонансной частоты и добротности с 10 до 0,2 за счет автоматизации процесса измерения и уменьшения метоцической и инструментальной погредности измерения, .кроме того, существенно улучшает условия труда за счет уменвшения трудоемкости, повышает качест"во и надежность выпускаемой продукции эа счет повышения точности и автоматизации процесса измерения.Экономический эффект от внедрения предлагаемого цифрового измерителя добротности образуется за счет сокращения трудоемкости, т.е. за счет уменьшения времени измерения добротиостй.1101757 г.У Корректор С, Шек дписное аз 4758/29 Тираж 711 ВНИИПИ Государственного комитета по делам изобретений ц открытий 113035, Москва, Ж, Раушская на4 ул, Проектна Ужгор ент ПП или Составитель В.СтукаРедактор Р .Цицика Техред Т. Иаточка