Устройство для обмена данными

СОЮЗ СОВЕТСНИХ ИАЛИСТИЧЕСНИХ СПУБЛИН 2(5 0 06 Г ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО делАм изОБРетений и ОтнРытий ОПИСАНИЕ ИЗОБРЕТ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(21) 3365909/18-24 ширения области применения устройст- (22) 1712,81 ва, в него введены блок прерываний, (46) 15.0483. Бюл, 1 блок связи с магистралью, блок ре- (72) К.И. Диденко, К ух, гистров и блок связи с линиями, при- А,С. Кандауров, Н.И. А.С.Си чем пеРваЯ гРУппа входов-выходов лин и А.Ю. Хватков блока связи с линиями соединена с(71) Харьковское научно-проиэводст- второй группой входов -выходов, линей- венное объединение по системам авто- ного блока ввода-вывода, вторая групматизированного управления па входов-выходов - с групйой линей- (53) 681.325(0888) ных входов-выходов устройства, а, (56) 1. Авторское свидетельство СССР вход - с выходом блока регистров, Р 756400, кл. С 06 Г 3/04, 1977, вход которого соединен с вторым вы 2. Патент США Р 4156932, . ходом дешифратора ввода-вывода, группа . кл. С 06 Г 3/04, опублик. 1979 (про- информационных входов-выходов и груптотип). па управляющих входов соединены соот- (54) (57).1;УСТРОИСТВО ДЛЯОБИЕНА ДАННЫ- ветственно черезшину данныхи,шину р МИ, содержащее генератор тактбвых . . управления с группами Информацион- Е импульсов, управляющий дешифратор, ных входов-выходов и управляющих . дешифратор. ввода-вывода, блок памяти, выходов блока микропрограммного уплинейный блок ввода-вывода иблок равления и с первыми группой инфоф- микропрограммного управления группа мационных входов-выходови группой адресных выходов которого через шину управляющих входов блока связи с маадреса соединена с группами входов гистралью, первая группа адресных дешифратора ввода-вывода и управляю- входов которого соединена через адщего дешифратора и адресными группами ресную шину с группой адресных вывыходов блока памяти и линейного бло-. ходов блока микропрограммного управка ввода-вывода, группа информацион- . ления, группа адресных выходовных входов-выходов - через шину дан- с группой входов блока прерывания, ных с первой группой информациойных первые вход и выход - соответственвходов-выходов линейного блока вво- . но с четвертым выходом и вторым входа-вывода и группой информационных дом управляющего дешифратора, первый входов-выходов блока памяти, группа вход блока прерываний через шину управляющих выходов - через шину управления, а первый выход непосред-. управления с группами управляющих ственно соединены соответственно с входов блока памяти и линейного бло- . группой управляющих выходов и управка ввода-вывода, тактовый вход - ляющим входом блока микропрограммного с выходом генератора тактовых импуль- управления, вторые вход и выход блока сов, а синхронизирующий вход - с пер- прерывания и вторые вход, выход,груп вым выходом управляющего дешифратора, па адресных входов и группа информавторой и третий выходы которого сое- ционных входов-выходов блока .связи динены соответственно с синхронизи- . с магистралью соединены с соответствурующнми входами блока памяти и де- ющими группами магистральных входов- шифратора ввода-вывода, первый вы- выходов устройства. ход которого соединен с входом линей. Устройство по п.1, о т л иного блока ввода-вывода, о т л и ч а- ч а ю щ е е с я тем, что блок пр ю щ е е с я тем, что, с целью рас- ваний содержит компаратор, два эл н- .1012235 1 О та И и два триггера, причем установочный вход первого триггера соединенс выходом первого элемента И, синхронизирующий вход - с первым входомвторого элемента И и первым входомблока, информационный вход - с первым выходам компаратора, а выходс вторым выходом блока, установочныйвход второго триггера соединен с выходом второго элемента И;синхронизирующий вход - с первым входом первого элемента И и вторым входом блокавыход - с первым выходом блока, а информационный вход - с вторым выходоМкомпаратора, третий и четвертый выходы которого соединены соответственно с вторыми входами первого и второго элЕментов И, а группа входов -с группой входов блока,3. Устройство по п.1, о т л и -ч а ю щ е е с я тем, что блок связис магистралью содержит блок памяти,два регистра адреса, два регистраданных, два элемента И, элемент ИЛИ,два триггера, два элемента задержки,элемент НЕ, компаратор адреса и генератор импульсов, причем выход генератора импульсов .соедийен с синхро".низирующим входом первого триггераи через элемент НЕ с синхронизирующим входом второго триггера, выходкоторого соединен с синхронизирующимивходами первых регистров адреса иданных и элемента И, входом первогоэлемента задержки и с установочнымвходом первого триггера, выход которого соединен с синхронизирующимивходами вторых регистров адреса и данных и элемента И, входом второгоэлемента задержки и с установочнымвходом второго триггера, группа входов блока памяти соединена с группами выходов первого и второго регистров адреса и с группой адресных выИзобретение относится к вычислительной технике и может быть использовано в вычислительных системах для сопряжения ЭВМ с каналами связи.Известны устройства для обмена информацией, содержащие дешифратор, режима, регистр адресов, блЬк коммутации, блок связи,с каналом, блок формирования обменных сигналов, блок приема, блок управления, буферный регистр и блок выдачи информации 1Недостатком этих устройств являются ограниченные функциональные возможности,ходов блока, группа входов-выходов -с первыми входами-выходами первогои второго регистров данных, а вход -с выходом элемента ИЛИ,.первый ивторой входы которого соединенысоответственно с выходами первогои второго элементов И, группа входов первого регистра адреса, выходпервого элемента задержки, группавходов первого элемента И, второйвход-выход первого регистра данныхи информационный вход второго триггера соединены соответственно с первойгруппой адресных входов, первым выходом, группой управляющих входови первыми группой информационныхвходоц;выходов и входом блока, группа входоввторого регистраадреса,вйход второгоэлемента задержки,информационный вход второго элемента И,второй вход-выход второго регистраданных соединены соответственное вторыми группой адресных входов,выходом, входом и группой информационных входов-выходов блока, информационный вход первого. триггера соепинен через компаратор адреса с второй группой адресных входов блока,управлякщие входы первого и второгорегистров данных подключены соответственно к группе управляющих входов и второму входу блока. 4. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок связи с линиями содержит линейный дешифратор и группу линейных согласователей, причем вход линейного дешифратора соединен с входом блока, а группа выходов - с управляющими входами линейных согласователей группы, первые и вторые входы-выходы которых являются соответственно первой и второй группами входов-выходов блока. Наиболее близким к предлагаемому .является устройство для обмена информацией, содержащее генератор тактовых импульсов, управляющий де 5 шифратор ввода-вывода, блок памяти,линейный блок ввода-вывода и блокмикропрограммного управления, группаадресных выходов которого через шинуадреса соединена с группами входов управляющего дешифратора, дешифратораввода-вывода и адресными группамивходов блока памяти и линейного блока ввода-вывода, группа информацион-ных входов-выходов через шину данных1012235 мента задержки, элемент НЕ, компаратор адреса и генератор импульсов, причем выход генератора импульсов соединен с синхронизирующим ю 4 одом первого триггера и через элемент НЕ с синхронизирующим входом аторого триггера, выход которого соединен с синхронизируквцими входами первых с первой группой информационных входов-выходов линейного блока ввода- вывода и группой информационных входов-выходов блока памяти, группа управляющих выходов - через шину управления с группами управляющих 5 входов блока памяти и линейного блока ввода-вывода, тактовый вход - с выходом генератора тактовых импульсов, а синхронизирующий вход - с первым выходом управляющего дешифратора, 30 второй и третий выходы которого соединены соответственно с синхронизирующими входами блока памяти и дешифратора ввода-вывода, первый выход которого соединен с входом линейного 15 блока ввода-вывода 2.Недостатком этого устройства является ограниченная область применения, вследствие чего оно не может быть использовано в иерархических системах передачи данных, так как может организовывать связи с внешними устройствами только через линейные устройства ввода-вывода с одинаковой приоритетностью связи для каждого канала и не может по этой причине обеспечить обмен с высокой скоростью с системой высшего уровня.Цель изобретения - расширение области применения устройства.Поставленная цель достигается тем,30 что в устройство, содержащее генератбр тактовых импульсов, управляющий дешифратор, дешифратор, ввода-вывода, блок памяти, линейныйблок ввода- вывода и блок микропрограммного управления, группа адресных выходов которого через шину адреса соединена с группами входом дешифратора ввода- вывода и управляющего дешифратора и адресными группами входов блока 40 памяти и линейного блока ввода-вывода, группа информационных входов- выходов - через шину данных с первой группой информационных входов-выходов линейного блока ввода-вывода 45 и группой информационных входов-выходов блока памяти, группа управляющих выходов - через шину управления с группами управляющих входов блока памяти и линейного блока ввода-выво да, тактовый вход - с выходом генератора тактовых импульсов, а синхронизирующий вход - с первым выходом управляющего дешифратора, второй и третий выходы которого соединены соответственно с синхронизующими; входами блока памяти и дешифратора ввода-вывода, первый выход которого соединен с входом линейного блока- ввода-вывода, введены блок прерываний: блок связи с магистралью, блок ре- .60 гистров и блок связи с линиями, причем первая группа входов-выходов блока связи с линиями соединена с второй группой входов-выходов линей. ного блока ввода-вывода, вторая 65 группа входов-выходов - с группойлинейных входов=выходов устройства,а вход - с выходом блока регистров,вход которого соединен с вторым выходом дешифратора ввода-вывода, группа информационных входов-выходови группа управляющих входов соединенысоответственно через шину данныхи шину управления с группамиинформационных входов-выходов и управляющих выходов блока микропрограммного управления и с первыми группой информационных входов-выходов и группой управляющих входов блока связи смагистралью, первая группа адресныхвходов которого соединена черезадресную шину с группой адресныхвыходов блока микропрограммногоуправления, группа адресных выходовс группой входов блока ррерывания,первые вход и выход - соответственно с четвертым выходом и вторым вхо-дом управляющего дешифратора; первый вход блока прерываний через шину управления, а первый выход непосредст-. венно соединены соответственно с группой управляющих выходов и управляющим входом блока микропрограммно- с го управления, вторые вход и выходблока прерывания и вторые вход, выход, группа адресных входов и .группа информационных входов-выходов блока связи с магистралью соединены с соответствующими группами магистральных входов-выходов устройства.Блок прерываний содержит компара тор, два элемента И и два триггера, причем установочный вход первого триггера соединен с выходом первого элемента И, синхронизирующий вход " с первым входом второго элемента И и первым входом блока, информационный вход - с первым выходом компаратора, а выход - с вторым выходомблока, установочный вход второго триггера соединен с,выходом второго элемента И, синхронизирующий вход -с первым входом первого элемента И,и вторым входом блокавыход - спервым выходом блока, а информационный вход - с вторым выходом компаратора, третий и четвертый выходы кото" рого соединены соответственно с вторыми входами первого и второго элементов И, агруппа входов - с группой входов блока.Блок связи с магистралью содержит блок памяти, два регистра адреса,два регистра данных, два элемента И, элемент ИЛИ, два триггера, два эле 1012235регистров адреса и данных и элементаИ, входом первого элемента задержкии С установочным входом первогОтриггера, выход которого соединенс синхронизирующими входами вторыхрегистров адреса и данных и элемента И, входом второго элемента задержки и с установочным входом второготриггера, группа входов памяти соединена с группами выходов первогои второго регистров адреса и с группой адресных выходов блока, группавходов-выходов - с первыми входамивыходами первого и второго регистровданных, а вход - с выходом элементаИЛИ, первый и второй входы которогосоединены соответственно с выходамипервого и второго элементов И, группа входов первого регистра адреса,выход первого элемента задержки,группа входов первого элемента Й,второй вход-выход первого регистра 20данных и информационный вход второготриггера соединены соответственнос первой группо адресных входов,первым выходом, группой управлянхцихвходов и первыми группой информационных входов-выходов и входом блока,группа входов второго регистра адреса, выход второго элемента задержки,информационный вход второго элементаИ, второй вход-выход второго регистраЗОданных соединены соответственно свторыми группой адресных входов, выходом, входом и группой,информационных входов-выходов блока, информационный вход первого триггера соединен 35через компаратор адреса с второй группой адресных входов блока, управляющие входы первого и второго регистров данных подключены соответственнок группе управляющих входов и второму 4 О входу блока.Блок связи с линиями содержит линейный дешифратор и группу линейных согласователей, причем вход линейного дешифратора соединен с входом блока, 4 а группа выходов - с управляющими входами линейных согласователей груп" пы, первые и вторые входы-выходы которых являются соответственно первой и второй группами входов-выходов блока.На фиг.1 представлена блок-схема устройства, на Фиг.2-5 - функциональ-, ные схемы блока связи с магистралью, блока прерываний, блока микропрограммного управления и линейного блока ввода-вывода.Устройство содержит (фиг,1) генератор 1 тактовых импульсов, блок 2 микропрограммного управления, имеющий тактовый 3 и синхронизирующий 4 входы, блок 5 прерываний с вторым 60 входом 6, группой входов 7, первыми входом 8 и выходом 9 и вторым выходом 10, блок,11 связи,с магистралью, второй вход 12, группы адресных входов 13, инФормациОнных входов-выходов 65 14 и выход 15 которого предназначены для связи с внешней магистралью, а первые вход 16 и выход 17 являются входом выборки и выходом синхронизации, линейный блок 18 ввода-вывода, второй вход-выход которого соединен последовательно с магистралью 19 блока 20 связи с линиями для последовательного ввода-вывода на линейные согласователи 21, вторые входы-выходы 22 которых являются линейными входами-выходами устройства, линей" ный дешифратор 23, блок 24 регистров, дешифратор 25 ввода-вывода, блок 26 памяти, управляющий дешифратор 27. На фиг.1 указаны также шины управления 28, данных 29 и адреса 30.Блок 11 связи с магистралью(фиг.2) содержит блок 31 памяти, второй и первый регистры 32 и 33 адреса, второй и первый регистры 34 и 35 данных, второй и первый элементы И 36 и 37, элемент ИЛИ 38, триггеры 39 и 40, второй и первый элементы 41 и 42, задержки, компаратор 43 адреса, генератор 44 импульсов и элемент НЕ 45.Блок 11 связи с магистралью представляет собой оперативно-запоминающее устройство, предназначенное для хранения и накопления массивов приема- передачи и для информационной связи с системой верхнего уровня через внешнюю магистраль, и имеет каналы обращения как со стороны внешней магистрали, так и со стороны внутренней магистрали. Его регистры 32, 33, 34 и 35 могут быть выполнены, например, на базе трехстабильных регистров (буферов).Распределение во времени циклов обращения к блоку 11 осуществляется триггерами 39 и 40, единичное состояние которых определяет прохождение сигналов адреса, данных и управления на вход блока 31 памяти. Триггеры 39 и 40 соединены таким образом, что их одновременное единичное состояние исключается, Если состояние триггера 39 соответствует единичному, то сигнал с выхода этого, триггера, поступая на установочный вход триггера 40, удерживает его в нулевом состоянии,и наоборот. Распределение во времени включения триггеров осуществляется взаимоинверсными сигналами, поступающими с генератора 44 с использованием элемента НЕ 45 на их входы синхронизации, Сигналы, указывающие на начало цикла обращения, поступают на информационные входы триггеров. Сигнал обращения со стороны внешней магистрали формируется на выходе компаратора 43 в зависимости от состояния входоь 13, соединенных с шиной адреса. Наличие компаратора 43 определяется различной адресной емкостью шины адреса и блока 31 памяти. Воз45 можная емкость блока 31 памяти является частью всего массива системы верхнего уровня. Например, для организации адресации к возможному массиву памяти системы верхнего уровня, равной 64 килослова". необходима шест-. 5 надцатиразрядная шина адреса (входы 13),а емкость блока 31 памяти составляет 1 килослово, для адресации к которой Необходимо всего лишь десятиразрядная шина адреса. Оставши еся шесть разрядов адреса являются как бы номером части всего возможного массива н сравниваются с заранее заданным номером в компараторе 43 адреса. При совпадении заданного 15 номера с номером, соответствующим состоянию шины адреса, на выходе компаратора 43 формируется сигнал выборки. Если состояние триггера 40 соответствует нулевому состоянию, то .триггер 39 по фронту синхросигна - ла устанавливается в единичное состояние, Сигнал с выхода этого триггера, поступая на входы регистра 34 данных элемента И 36, регистра 32 адреса и элемента 41 задержки, разрешает прохождение сигналов адреса, управления и данных на входы блока 31 памяти и формирование известительного сигнала внешней магистрали. Сигнал по входу 12 с шины управле ния внешней магистрали определяет направление движения данных через регистр 34 (записи или чтение).Если состояние триггера 40 соответствует единичному состоянию, то 35 установка триггера 39 задерживается до установки триггера 40 в нулевоесостояние, задерживая тем самым известительный сигнал на выходе 15 для внешней магистрали и прохожде ние сигналов адреса, управления и данных.Признаком обращения к блоку 11 со стороны внутренней магистрали является сигнал выборки на входе 16. Работа блока 11 в последуюцем цикле аналогична, за исключением того, что в данном цикле участвуют. регистры 33 и 35, элемент 42 задержки и элемент 37.50Выход блока 11 предназначен для сигнализации об адресе выбираемой . ячейки из блока 31 памяти.Блок 5 прерываний (фиг. 3) содержит компаратор 46, два элемента И 47, и 48, и два триггера 49 и 50.Блок 5 прерываний предназначен для формирования сигналов прерывания в.сторону внешней магистрали через выход 10, а в сторону блока 2 микропрограммного управления - через выходбО 9, и осуществляет синхронизацию начала и окончания процесса приема- передачи устройства при работе с внеш.ней магистралью, Формирование сигналов прерывания осуществляется по ко ду адреса обращения к блоку 11 и в зависимости от режима обращения (чтениезапись).. Из всего. массива памяти блока 11выделены два адреса (две ячейки)Х и У , которые выполняют Функцииячейки состояния (У) и ячейки команды (Х), Формирование сигналов, соответствующих обращению к одной из ячеек, осуществляется компаратором 46методом сравнения кода текущего адреса обрацения с заранее определеннымикодами. Коды текуцего адреса обращенния поступают на входы 7 с выходаблока 11,Если производится обращение кячейке Х, то на выходах компаратора46, соединенных с элементом И 48и триггером 50, Формируется сигнал,н в зависимости от наличия сигнала навходах 6 или В триггер 50 устанавливается либо в единичное, состояние,либо в нулевое. Следовательно, еслипроизводится обращение к ячейкесо стороны внешней магистрали, триггер 50 устанавливается в единичноесостояние (формируется сигнал прерывания в сторону блока 2 микропрограммного управления), если производитсяобращение к ячейке Х со сТоронывнутренней магистрали, триггер 50устанавливается в нулевое состояние(сбрасывается сигнал прерыванияв сторону блока 2)При обращении к ячейке У управление триггером 49 (сигналы прерывания в сторону внешней магистралиосуществляется аналогично толькос использованием элемента И 47.Блок 2 микропрограммного управления (фиг.4) содержит буферный регистр(буфер) 61 адреса.Блок 2 предназначен для реализациипрограммы храняцейся в блоке 26 памяти, в результате выполнения которойпроизводится координация работы блоков устройства, Блок 2 выполняетопределенный список команд, включаю"щий в себя команды чтения"записи,логической и арифметической обработки данных, условных и безусловныхветвлений. АЛУ 52 обеспечивает обработку двоично-кодированных данных.Блок 54 регистров общего назначения предназначен для храненияй выда. чи данных, участвующих в процессе обработки и выполнения заданной команды.Регистр 53 команд предназначендля приема кода команды, поступающего в блок 2, и хранения его в течение выполнения команды,Дешифратор 56 команд расшифровывает код команды и вырабатывает 5микрооперации управления в соответствии с полученной командойСчетчик 57 команд предназначендля приема, формирования и хранениятекущего адреса команды. 1 ОРегистр 58 адреса предназначендля приема и хранения адреса ( команды или внешнего блока) и выдачи егона буфер 61 адреса в течение циклаобращения к внешним блокам. 15Формирователь 55 тактовых импульсов предназначен для выработки так-.товых импульсов, синхронизирующих работу блока.Буфер 51 данных представляет собой двунаправленные трехстабильныесхемы, предназначенные для определения направления движения данныхпри обмене информацией с внешнимиблоками.Регистр 59 выходных сигналовпредназначен для формирования сигналов управления внешними блоками(в данном случае запись-чтение),Регистр 60 входных сигналов предназначен для фиксации входных управ- ЗОляющих сигналов, обеспечивающих работу блока с внешними блоками,Цикл работы блока всегда начинается с чтения команды по адресу,сформированному в счетчике 57 команд,35которая дешифрируется дешифратором56 команд, на выходе которого формируются сигналы управления, определяющие последовательность прохождения адресных и информационных дан Оных, например, при выполнении командчтения-записи, адрес внешнего блокаиз командного слова поступает в буфер61 адреса, формируется управляющийсигнал чтение-запись и определяется 45направление движения данных черезбуфер 51 данных. Затем в зависимостиот состояния входных сигналов, фиксируемых регистром 60 входных сигналов, блок переходит в режим ожиданияокончания цикла обмена. После окончания обмена формируется следующийадрес команды. Команды условных илибезусловных ветвлений управляют состоянием счетчика 57 команд на основании информации, полученной ранее55или в текущей команде.1. В зависимости от области применения предлагаемого устройства линейные согласователи 21 (количество которых зависит от необходимого., количества каналов связи устройства) могут представлять собой либо электрон,ный ключ, работающий на телеграфный канал, либо стандартный модулятор- демодулятор при работе на телефонный канал.Управляющий дешифратор 27 предназначен для формирования сигналов выборки на основании сигналов шины 30 адреса, обращения к блоку 11 связи с магистралью, к блоку 26 памяти и к линейным согласователям 21, а также для Формирования сигнала готовности блоку 2 микропрограммного управления при поступлении от блока 11 известительного сигнала по выходу 17.1ДешиФратор 25 ввода-вывода формирует сигналы выборки либо линейного блока 18, либо блока 24 регистров.Распределение адресов шины 30 при обращении к блокам может быть следующим: Линейный блок 18 ввода-вывода (фиг.5) содержит буферный регистр (буфер) 62 данных, регистр 63 команд 6 О и режимов, сдвиговый регистр 64, предназначенный для передачи информации, регистр 65 состояния; сдвиговый регистр 66, предназначенный для приема информации, дешифратор 67. 65 Линейный блок 18 ввода-вывода предназначен для приема и передачи последовательных данных. Преобразование последовательного кода в параллельный код данных и наоборот производится в сдвиговых регистрах 66 и 64 соответственно. Синхронизация окончания преобразования осуществляется через регистр 65 состояния, соответствующий разряд которого определяет готовность линейного блока 18 либо к приему, либо к передаче очередного слова данных.Регистр 63 команд и режимов предназначен для определения начала прие-, ма или передачи в процессе работы устройства.Формирование сигналов выборки одного из регистров осуществляется дешифратором 67 на основании информации, поступающей по шинам 30 адреса, и при наличии управляющего сигнала на шине 28 управления.Направление. движения данных по шине 29 через буфер 62 определяется сигналами управления на шине 28 при наличии сигнала выборки на шине 30,Шины для передачи последовательных данных и сигналов синхронизации преобразования образуют магистраль 19 приема-передачи.Блок 24 регистров предназначен для хранения номера одного из линейных согласователей, поступающего на линейный дешифратор 23, на выходе которого формируется сигнал выборки соответствующего линейного согласо- вателя 21.121012235 15 14 13 12 11 10 9 8 7 б 5 4 3 21 0 адреса ячеек блока 31 памяти и ячеек блока 26 памяти,: номер регистра в линейном блоке 18 и в блоке 24 регистров, 0 - обращение либо к линейному блоку 18 ввода-вывода, 1 - обращение ,к блоку 24 регистров, 00 - обращение кблоку 26 памяти,10 -обращение к блоку 11 связи смагистралью, 11 - обращение к линейным согласователям 21. Подробное распределение разрядов в памяти массив данныхПеред выдачей адресных сигналов шины 30 позволяет в передатчик каждого слова данных равномерно распределить нагрузку 0 читается регистр 65 состояния линей- цепей этой шины. ного блока 18 и анализируется его гоУстройство работает следующим товность для передачи. Й момвнт пеобразом. редачи в блоке 2 к каждому слову моВ исходном состоянии блок 2 нахо- жет быть приформирована служебная дитая в ожидании сигнала прерывания информация для осуществления контрос выхода 9, Ожидание сигнала прерыва- ля данных в соответствии с выбранным ния соответствует ожиданию устройст- методом контроля (например, прифорвом команды (запись в ячейку Х бло- мировывается разряд четности или Форка 11) со стороны внешней магистра- мируется циклический код остатка ли для организации цикла приема- и т.п.). передачи. Поэтому прежде чем выдать З 0 После передачи всего массива блок команду устройству со стороны внеш перестраивает линейный блок 18 ней.магистрали, необходимо в блоке ца прием и, читая состояние регист памятиподготовить нужную информа- ра 65 состояния, организует ожидайие цию. Если необходимо передать массив с внешнего устройства посылки данных, информации, то формируется соответ подтверждающей прием внешним устройствующий массив в заранее определен- ством переданного массива. ной области и в фиксированной ячей- Блок 2 при получении признака ке записывается номер канала связи. готовности приемника линейного блока Блок 5 прерываний формирует сигнал 18 считывает данные, переданные внешпрерывания, и блок 2 начинает выпол ним устройством, записывает в ячейнять программу, хранящуюся в блоке кублока 31 памяти слово, сигнали памяти. Алгоритм организации прие- зирующее систему верхнего уровня о ма-передачи (вид протокола, форматы завершении цикла приема-передачи, посылок, способ контроля и т.д.) в котором формируются признаки достоможет быть различным и определяется 45 верности обмена. программой, хранящейся в блоке 26 па- После этого блок 2 снова переходит мяти, для примера приводим алгоритм в режим ожидания сигнала прерывания приема-передачи при работе в полу- получение очередной команды с внешдуплексном синхронном режиме, учиты- ней магистрали). вая, что на другом конце канала свя- Таким образом, предлагаемое устройзи .стоит внешнее устройство, работаю- ство позволяет реализовать двусторон 50 щее по аналогичному протоколу. Блок ний обмен данными по нескольким кана, восприняв сигнал прерывания с.бло- лам связи с использованием только ка 5, производит чтение с Фиксиро- одного линейного устройства ввода- ванной ячейки блока 31 памяти, содер- вывода с различными протоколами, Фор: жащей номер канала связи, записыва матами и методами контроля, опредеет его в блок 24 регистров, выбрав ляемыми только лишь программой, тем самым соответствующий линейный хранящейся в программной памяти, исогласователь 21Затем читает ячей- позволяет организовать связь с сиску М (сбрасывая тем самым сигнал темой верхнего уровня через внешнюю прерывания ) , анализирует полученную 60 магистраль, организующей быстрый, команду и в случае передачи записы- наивысший по приоритету к остфльвает в регистр 63 команды и режимныл каналам синхронизируемый ьк линейного блока 18 ввода-вывода ко- по управлению, так и информационно манду, настраивающую его на переда- дополнительный канал связи. Эточу, и начинает передавать хранящийся 65 значительно расширяет область приме1012235 13 К Внешней магисщрали Фнения устройства и позволяет приме. нять его в составе современных быстродействующих универсальных вычислительных комплексах (УВК) четвертого поколения. Кроме того, предлагаемое устройство позволяет повыситьточность ведения процесса, напримерАСУ ТП, в котором оно применяется.1012235 ФигЗ И 9фдаказ 2765/59 ТиРаж 704 ПодписноеВНИ лиал ППП "Патент", г. Ужгород, ул, Проектная