Устройство для обучения

Кори с Свиридов Авторызобретен ордена Ленина политехническийетия Великой Октябрьской соцналиреволюции е 71) ЗаявитедИзобретение относится к автоматике и вычислительной технике, в частности к техническим средствам обучения, и может быть использовано в качестве устройства для управления выдачей учебных заданий по различным дисциплинам.Известно устройство, содержащее связанные соответствующим образом пульт преподавателя, блок отсчета времени, задатчик времени, блок деления, блок, перемножения, блок индикации, блок коррекции учебного процесса Г 1 3 .Известно устройство, содержащее связанные соответствующим образом устройство управления, устройство анализа ответов, блок определения статистики правильных ответов, блок выдачи рекомен даций, блок памщи, блок ввода устройства управления и анализа ответов, устройство определения очередности ответов, 2 блок определения квфтества усвоения, блок оценки ожндаемых значений параметров, блок определения последовательностиобучения 21 . Недостатками известных устройствявшпотся ограниченные дидактическиевозможности, так как в процессе их функционирования не учитывается структура 5изучаемого курса.Наиболее близким к изобретению является устройство, содержащее связанныесоответствующим образом блок вводаответов, регистр ответа, регистр номера О обучаемого, триггер готовности, пятьблоков памяти, два блока элементов И;два блока элвментов ИЛИ, пульт обучаемого, три регистра, блок фиксации нуле. вого уровня, формирователь кодов, блокции, блок сравнения, преобразовакодов, блок инверторов 13 3.Данное устройство учитывает структуру изучаемого курса, данные об индивидуальных способностях обучаемого, одна- О ко не учитывает временных характеристикзабывания различных структурных единиц , курса для каждого обучаемого.Учет таких характеристик позволяетрасширять дцдактические возможности эа,счет того, что повторному предъявлениюподлежит не фиксированная часть структурных единиц курса, предшествующих .изучаемому, а лишь те структурные единицы курса, уровень освоении которыхвследствие естественного забывания нахо.дится ниже критического, что приводитк повышению качества обучения и повышению его скорости за счет уменьшения числа структурных единиц курса, подлежа О щих повторению),Цель изобретения - расширение дидактических возможностей устройства засчет учета временных характеристикестественного забывания,Указанная цель достигается тем, что в устройство для обучения, содержащее пульт, обучаемого первый, второй, третий и четвертый выходы которого соедииены соответственно с входом первогорегистра, первым входом первого блокасравнения, первым входом первого блокапамяти и первым входом первого формирователя кодов, первый выход которогоподключен к первым входам информационного табло и второго блока памяти и квторому входу первого блока памяти, авторой выход - к первому входу пультаобучаемого, второй вход которого соединен с первым выходом распределителяимпульсов, второй вход первого формирователя кодов подключен к первому выходу первого блока сравнения, второй выход которого соединен с вторым входоминформационного табло, введены второйблок сравнения и последовательно соединенные второй формирователь кодов, первый блок элементов И, блок элементовИЛИ, сумматор и узел счетчиков, второйвход и первый выход которого соединенысоответственно с выходом и вторым вхо дом второго блока памяти, третий входс вторым выходом распределителя импульсов, второй выход - с. первым входом45 второго формирователя кодов, второй вход которого подключен к выходу сумматора, третий вход - к третьему выходу формирователя импульсов, четвертый вход - к пятому выходу пульта обучаемого, . пятый вход - к второму вйходу формирователя импульсов, шестой вход - к четвертому выходу пульта оператора, седьмой входк выходу первого блока сравнения, восьмой вход - к первому выходу первого блока памяти, второй выход - к третьему входу второго блока памяти и первому входу второго блока сравнения, третий выход - к второму входу первого блока 2 4сравнения, второй вход второго блока сравнения соединен с выходом первого регистра, третий вход - с пятым выходом пульта обучаемого, а выход - с первым входом распределителя импульсов, второйвход которого подключен к четвертомувыходу пульта обучаемого, а четвертыйвыход - к четвертому входу. узла счетчиков и второму входу сумматора, третийвход которого соединен с шестым выходом пульта обучаемого, второй вход блокаэлементов ИЛИ подключен к выходу второго блока памяти, второй вход первогобпока элементов И соединен с вторымвыходом первого блока памяти, причемпервый формирователь кодов содержитпервый элемент ИЛИ-НЕ, выход которогоявляется вторым выходом формирователя,первый элемент ИЛИ, первый и второйвходы которого являются первым и втсрым входами формирователя соответственно, и последовательно включенныевторой регистр, третий блок памяти ивторой элемент ИЛИ-НЕ, выход которогосоединен с первым входом второго регистр.ра, второй вход которого"является первым входом формирователя, а выход соединен с входом первого элемента ИЛИ-НЕ,выход первого элемента ИЛИ подключен квторому входу третьего блока памяти, выход которого является первым выходомформирователя, а второй формирователькодов содержит последовательно соединенные второй элемент ИЛИ, элемент задержки, третий элемент ИЛИ, второй блокэлементов И, счетчик и третий блок элементов И, последовательно соединенныеэлемент И и четвертый элемент ИЛИ,выход которого подключен к второму входусчетчика, и третий регистр, выход которого соединен со вторым входом второгоблока элементов И, второй вход четвертого элемента ИЛИ, первый вход элемента И, третий вход четвертого элементаИЛИ, второй вход третьего блока элементов И, второй вход третьего элементаИЛИ, первый и второй входы второгоэлемента ИЛИ и вход третьего регистраявляются соответственно первым, вторым,третьим, четвертым, пятым, шестым,седымым и восьмым входами формирователя, третий вход третьего блока элементов И и второй вход элемента И являются соответственно вторым и четвертымвходами формирователя, выходы второгоэлемента ИЛИ, счетчика и третьего бло, ка элементов И являются соответственнапервым, вторым и третьим выходамиформирователя,5 9888На чертеже представлена функциональная схема устройства,Устройство для обучения содержитпульт 1 обучаемого, связюпый с установочными входами регистров 2 и 3, сумматора 4, с адресными входами блока 5памяти, с первыми входами бпока 6 сравпения, с управляощими входами блока 7сравнения, блоком 8 элементов И элементом И 9. Кроме того, пульт 1 своим выфходом подключен к элементу ИЛИ 10,элементу ИЛИ 11, к входу установки внуль триггера 12. Регистр 2 крайнейгруппой своих разрядов соединен с адресными входами бпока 13 памяти и элемен-фтом ИЛИ-НЕ 14, выход которого подцпочен к пульту 1. Блок 13 памяти выходами связан с блоком 15 элементов И, адресным входом блока 5 памяти, адресны,ми входами блока 16 памяти, с входами 20элемента ИЛИ-НЕ 17, выходом подключенного к шине сдвига регистра 2, Блок, 5 памяти одной группой своих выходовсоединен с блоком 18 элементов И, адругой группой выходов подсоединен к 25установочным входам регистра 19, высоды которого подключены к входам блока20 элементов И, который выходами связан с установочными входами счетчика21, выход которого соединен с первыми 30входами блока 7 сравнения, входами бпока 8 элементов И и адресными входамиблока 16 памяти, который своими выхода ми подключен к входам блока 22 элементов ИЛИ и биока 23 элементов И, а вто рыми выходами связан с установочнымивходами счетчика 24. Выходы блока 22подсоединены к входам сумматора 4, выходы которого подключены к установочюьмвходам счетчика 25, один знаковыйвыход сумматора 4 связан через элементИ 9 и элемент ИЛИ 26 со счетным входомсчетчика 21, другой знаковый выходсумматора 4 соединен со входом блока8 элементов И. Кроме того, оба знаковыхвыхода сумматора 4 подключены к управляющим входам счетчика 27 связанного с установочными входами с блоком23 элементов И, а выходами - с входами блока 28 элементов И, выход цоследнего подсоединен к входам блока 16 памямти. другими входами блок 16 связан свыходами счетчика 24, которые, крометого, подключены к установочным входамсчетчика 29. Выход блока 23 элементовИ связан с установочными входами счетчика 30, выход блока 8 элементов И соединен с входами блока 6 сравнения, вьход которого связан через элемент ИЛИ 12 610 с адресным входом блока 13 памяти и через элемент ИЛИ 11 с блоком 18 элементов И. Кроме того, выход элемента ИЛИ 11 через элемент 31 задержки и элемент ИЛИ 32 подключен к бюку 20 элементов И, Блок 18 элементов И выходами соединен с блоком 22 элементов ИЛИ, другой выход блока 6 сравнения подсоединен к входам блока 15 элементов Й вькоды которого подключены к адресным шинам блока 33 памяти, выходами связанного с блоком 34 индикации. Регистр 3 выходами подсоединен к вторым входам блока 7 сравнении, один вы ход которого подключен к входу элемента И 35, а другой - к входам элементов И 36 и 37 и счетному входу триггера 12, прямой выход которого связан с входай элемента И 37, входом блока 23 эпе ментов И, управляющим входом сумматора 4, первым входом элемента И 38, второй вход которого соединен с шиной 39 тактовых импульсов, а выход - со счетными входами счетчиков 25, 29.Выход переполнения счетчика 25 связан со счетно входом счетчика 30, выход переполнения которого подключен к блоку 28 элементов И и через элемент ИЛИ 26 - к счетному входу счетчика . 21, а через индикатор 40 - к входу элемента И 41, инверсный выход триггера 12 подсоединен к входам элементов И 35 и 36. Выход элемента И 35 через элемент ИЛИ 26 связан со счетнь 1 м входом счетчика 21, выход элемента И 36 подключен к счетному входу счетчика 24 и через элемент ИЛИ 32 - к блоку 20 элементов И, выход элемента И 37 соединен с пультом 1 обучаемого. Регистр 2, элементы 10, 14 17 и блок 13 объединены в формирователе 42 кодов, блоки 15, 33 и 34 - в информационном табло 43, бпоки 8, 20, счетчик 21, регистр 19, элементы 9, 11, 26,. 31, 32 - в формирователе 44 кодов, триггер 12 и элементы И 35 - 38 - в распредешмтеле 45 импульсов блоки 23, 28, счетчики 24 25 27 29 30 инвертор 40 и элемент 41 И - в узле 46 счетчиков.Перед началом работы устройства в блоки памяти (например из центральной вычислительной машины) заносят информацию, необходмую для выполнения устройством своих функций. В блоке 5 памяти хранится ди каждого обучаемого дата изучения им каждой структурной единицыкурса и оценка степени ее усвоения. В блоке 13 памяти содеркится информация о логических связях между различными7 08881структурными единицами курса, причемэта информация может быть организова-,на в виде списковой структурыВ блоке 16 памяти для каждой структурной единицы курса хранится информация о среднем времени перехода обучаемого с одного уровня усвоения на другой вследствие естественного процесса. забывания, Такая информация можетиметь тайпгчную организацию,10В блоке 33 памяти содержится информация, подлежащая предъявлению обучаем омуеУстройство для обучения работает следующим образом.15С пульта 1 в регистр 2 заносятся номера структурных единиц курса подлежащих изучению на текущем занятии. Коддаты занятия заносится обучаемым с пульта 1 в сумматор 4. На пульте 1 набирается также код номера обучаемого, который поступает на адресный вход блока 5,и код предельно допустимого уровня усвоения предшествующих изучаемым .назанятии структурных единиц курса, Этот 25код поступаетв блок 6 сравнения. Посигналу начала операции, выдаваемого спульта 1 на элементы ИЛИ 10, 11 ивход установки в нуль триггера 12, сблока 13 считывается код первого,иэ 30списка структурных единиц курса, непосредственно предшествующего первойизучаемой структурной единице курса,номер которой, находящийся в крайнейгруппе разрядов регистра 2, подается наадресный вход блока 13. Считанный изблока 13 код поступает на адресные входы блоков 5 и 16, С одной группы выходов блока 5 считывается в регистр 19начальный уровень усвоения данной стРук турной единицы курса обучаемым, С другой группы выходов блока 5 через от-крытый блок 18 поступает код времениизучения структурной единицы курса, который, поступая на сумматор 4, вычитается из занесенного в сумматор 4 кода текущего времени, так что в сумматоре 4 формируется код промежутка времени, прошедшего с момента изученияданной структурной единицы курса. Сигнал начала операции, задержанный элементом 31, поступает через элементИЛИ 32 в блок 20 элементов И. Блок18 элементов И при этом запирается.Через открытый блок 20 элементов Икод начального уровня усвоения заносиъся в счетчик 21, с выходов которогопоступает на один адресный вход блока16. С первой группы выходов блока 16 2 8считывается код Ь; 1 1 ц - среднего времени перехода вследствие естественного забывания с уровня 1 на уровень 1 -1, где 1 - уровень усвоения, код которого поступает на другие адресные входы блока 16, а- номер структурной единицы курса, код которой поступает на адресные входы блока 16.Код 1(, 1 1 с выходов блока 16 через блок 22 элементов ИЛИ поступает в сумматор 4, где вычитается из кода прошедшего за период обучения времени Т, т,е, в сумматоре 4 формируется 1разностьО(11 1)д= Т-" 1 Если полученная разность Т поло 13жительна, то на одном знаковом выходе сумматора 4 формируется сигнал, который, пройдя через открытый с пульта 1 элемент И 9 и элемент ИЛИ 26, уменьшает содержимое счетчика 21 на единицу. Аналогично описанной выше структуре с выходов блока 16 считывается код 1; ,., в сумматоре 4 вычисляется раз1ностьНа К-м шаге этой процедуры оказываеъся, что Т- отрицательно. На другомзнаковом вйходе сумматора 4 формируется сигнал, который, поступив на блок 8 элементов И, разрешает считывание со счетчика 21 (прогнозируемого уровня усвоения) 1 -й структурной единицы курса на текущий момент времени. Прогнозируемый уровень усвоения сравнивается блоком 6 с предельно допустимым. Если прогнозируемый уровень усвоения оказывается ниже критического, то блоком 6 выдается сигнал, открывающий блок . 15, через который код номера структурной единицы курса поступает на адресный вход блока 33 памятис выхода которого информация, содержащаяся в забытой структурной единице курса поступает для предъявления в блок 34. При изучении-й структурной единицы курса обучае)мый выдачей с пульта 1 сигнала начала операции вызывает обработку по описанной выше процедуре следующей структурной единицы курса. Если прогнозируемый уровень усвоения выше рредельно допустимого, то блоком 6 формируется сигнал, который, пройдя через элемент ИЛИ 10 в блок 13 памяти, вызывает считывание кода последующей структурной единицы13 9858 импульсов, четвертый вход - к пятаму выходу пульта обучаемого, пятый вход к второму выходу формирователя импульсов, шестой иход - к четвертому выходу пульта оператора, седьмой вход к выходу первого блока сравнения, восьмой вход - к первому выходу первого биока памятнр второй Вь 1 ходк третьящГ Входу второго блока памяти и первому входу второго блока сравнении, третий выходю к второму входу первого блока сравнения, второй вход второго блока сравнения сое динен с выходом первого регистра, третнй вход - с пятым выходом пульта обучаемого, а выход - с первым входом рас 15 пределнтеля импульсов, второй вход которе о подключен к четвертому выходу пульта обучаемого, а четвертый выходк четвертому входу узла счетчиков и второму входу сумматора, третий вход кото рого соединен с шестым выходом пульта обучаемого, второй вход бпока элементов ИЛИ подключен к выходу второго биока памяти, второй вход первого блока элементов И соединен с вторим выходом первого блока памяти.2. Устройство яо и, 1, О т л н ч а ею щ е е с я тем, что в нем первый фор мнрователь кодов содержит первый элемент ИЛИ-НЕ, выход которого является ЗО вторым выходсм формнроватепя, первйй элемент ИЛИ, первый и второй вхсщы которого являются первым и вторым вхэдамя формирователя соответственно, и последовательно включенные второй ре- ЗЗ гнстр, третий бпок памяти н второй элемент ИЛИ-НЕ, выход которого соединен с первым входом второго регистра, второй вход которого является первым входом формнрователя, а выход соедянен с 4 о .входом первого элемента ИЛИ-НЕ, выход первого элемента ИЛИ подключен квто 12 14раму входу третьего блока памитн, выход котораго является первым выходом формнро вате пяе3 Устройство по пе 1 о т л н ч а ю щ е е с я тем, что в нем второй формнрователь кодов содержит последовавши тельно соединенные второй элемент ИЛИ, элемент задержки, третий эпемент ИЛИ, второй блок элементов И, счетчик н тре тий блок элементов И, последовательно соединенные эпемент И и четвертый эпэм мент ИЛИ, выход которого подключен к второму входу счетчика, н третий регистр, . выход которого соединен с вторым входом второго блока эпементов И, второй вход- четвертого эпемента ИЛИ, первый вход эпемента И, третий вход четвертого эпе мента ИЛИ, второй вхсщ третьего бпока эпементов И, второй вход третьего элэ мента ИЛИ, первый и второй юищы второ го элемента ИЛИ н вход третьего регнст ра яюппотся соответственно первьаа, вто Рим третьиме четвертым, пятьэк, шестью, седьмым н восьмым входами форагроиате пя, третий вход третьего блока элемен тов И н второй вход элемента И являют рЫ соответственно вторым и четвертым входамн формирователя, выходы второго элемента ИЛИ, счетчика н третьего блю :ка элементов И являются соответственно первым, вторым н третьим выходамн фор ,мнрователя+ Источники инфорюапин,принятые во внимание прн экспертнзе 1. Авторское свкдетельство СССР Ж 354445, кп. 6 09 В 7/00; 1970. 2. Авторское свидетещ ство СССР% 517038, кл. Ф 09 В 7/04, 1974. 3. Авторское свидетельство СССР зо заявке М 2828170/18 24,кл. 6 09 В 7/02, 1979 (прототип).988812 Н. Буряк А. Во Тираж 472И Государственного кпо делам изобретений38, Москва, Ж, Р Подписное ушская