Устройство коммутации

Союз СоветскинСоциалистичвскинРеспублик ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 894866(5)М. Кл. Н 03 К 17/62 3 Ъоударстеенный комитет СССР ао делам изобретений и открытий) Заяви радиотехнический институВ.Д,Калмыкова аганрог 4) УСТРОЙСТВО КОММУТАЦ ровоИзобретение относится к импульс.тнай технике и может быть использовано в технике связи в операционных блоках вычислительной системы.Известно устройство коммутации, выполненное в виде микросхемы, в состав которой входит накопитель, содержащий 64 .ключа, блок местного управления, регистр и дешифратор столбца, регистр и дешифратор строк 1Недостаток этого устройства коммутации - ограниченные функциональные возможности, заключающиеся в том, что возможен только побитовый способ записи информации в накопитель (запись бита информации только в один элемент памяти накопителя), который в ряде случаев применения устройства снижает его быстродействиеНаиболее близко по технической сущности к предлагаемому устройство коммутации, предназначенное для выполнения произвольных соединений выходов и входов интеграторов циф го дифференциального анализатора и содержащее последовательно соединенные счетчик адреса и дешифраторадреса (адресный блок), накопитель, первые адресные входы которого через адресные усилители записи подключены к выходам дешифратора адреса, информационные входы накопителя - через разрядные усилители записи к выходам 1 опервого регистра слова, соединенного с информационными входами устройства, а информационные выходы накопителя через разрядные усилители чтения подключены ко входам второго регистра 15слова,соединенного через блок параллельной логики с информационными выходами устройства, вторые адресные входы накопителя подключены к выходам 20формирователя адреса (адресных усилителей чтения), входы счетчика адреса являются адресными входами устройства, в состав которого входит, кроме того, блок местного управления, имею.15 щий синхронизирующие и управляющиесвязи со всеми блоками и узлами уст,ройства 1 2,Недостаток известного устройствакоммутации - низкое быстродействие,связанное с его ограниченными функциональными возможностями. Известноеустройство коммутации осуществляетв режиме ввода программы коммутацииинтеграторов в накопитель функцию,записи коротких слов способом ВС/ПРпри котором информация передаетсяпоследовательно (В) по словам (С) ипараллельно (П) по разрядам (Р), ав режиме обмена информацией интегра.торов, подключенных к информационнымвходу и выходу устройства, считывание длинных слов из накопителя способом ВС/ПР, Способ передачи информации ВС/ПР, обусловленный структуройустройства, связан со значительнымизатратами времени при вводе программы коммутации (сильно разреженнойматрицы) и при обмене информациейцифровых интеграторов в режиме ихработы.Цель изобретения - увеличение быстродействия за счет расширения функциональных возможностей,Поставленная цель достигаетсятем, что в устройство коммутации,содержащее блок управления, регистр,накопитель, первые адресные входыкоторого подключены к выходам адресных усилителей чтения, а вторые адресные входы - к выходам адресныхусилителей записи, выходы которыхсоединены с выходами дешифратора адреса, подключенного входами к выходам счетчика адреса, входы которогоявляются адресными входами устройства, разрядные выходы накопителя соединены со входами разрядных усилителей чтения, а разрядные входы - свыходами разрядных усилителей записи,управляющие выходы блока управленияподключены к управляющим входам разрядных и адресных усилителей чтенияи записи, счетчика адреса и регистра,а управляющие входы блока управленияк управляющим входам устройства, дополнительно введены коммутатор, дешифратор, демультиплексор, первыймультиплексор и второй мультиплексор,первые информационные входы которого соединены с выходами дешифратораадреса, вторые информационные входысо вторыми информационными выходамирегистра, а выходы - со входами ад 25 зо 35 40 45 50 55 ресных усилителей чтения, первые информационные выходы регистра черезкоммутатор и дешифратор подключенык первым входам первого мультиплексора, вторые входы которого соединены с третьими информационными выхо"дами регистра, а выходы - со входами разрядных усилителей записи, выходы разрядных усилителей чтения подключены ко входам демультиплексора,первые выходы которого являются инФормационными выходами устройства, авторые выходы - соединены со входамирегистра, входы-выходы которого подключены к информационным входам-выходам устройства, управляющие выходыблока управления соединены со входами демультиплексора, первого и второго мультиплексора. Наличие коммутатора, дешифратора, демультиплексора, первого и второго мультиплексора и их связей с другими блоками и узлами устройства позволяет дополнительно организовать выполнение в нем двух функций. Первая функция заключается в возможности осуществления побитной записи информации программы коммутации (вместо разреженной матрицы в устройство вво" дится сжатая матрица) в накопитель способом ВС/ПР, что приводит к значительной экономии времени при ее вводе. Вторая. функция связана с возможностью выполнения одновременного считывания информации накопителя устройства способом ПС/ПР, что позволяет на информационных выходах устройства осуществить пространственный принцип распределения информации, поступающей на его информационные входы-выходы, и, следовательно, увеличить быстродействие устройства.На Фиг.1 приведена структурная схема устройства коммутации, на фиг.2 - функциональная схема элемента памяти, на Фиг.3 - структурная схема соединения элементов памяти накопителя, на фиг.4 - геометрическая интерпретация граф-схемы набора задачи (ГСНЗ); на фиг.5 - мат рица ГСНЗ, на Фиг.6 - сжатая матрица ГСНЗ.Устройство коммутации содержит накопитель 1, регистр 2, первые информационные выходы которого соединены через коммутатор 3 и дешифратор ь с первыми информационными входами=16=1,11 -первого мультиплексора 5, подключенного выходами через разрядные усилители 6 записи к разрядным входам 7 накопителя 1, первые адресные входы 8 которого через адресные усилители чтения 9, второй. мультиплексор 1 О и его первые входы соединены со вторыми информационными выходами регистра 2, подключенного третьими информационными выходами ко вторым входам первого мультиплексора 5, вторые адресные входы 11 накопителя 1 соединены через адресные усилители записи 12 со вторыми входами второго многошинного мультиплексора 10 и с выходами дешифратора 13 адреса, подключенного входами через счетчик 14 адреса к адресным входам 15 устройства разрядные выходы 16 накопителя 1 через разрядные усилители 17 чтения и демультиплексор 18 соединены с информационными выходами 19 устройства и информационными входами 20 регистра 2, подключенного к информационным входам-выходам устройства, управляющие выходы блока 21 управления соединены с управляющими входами узлов устройства, а его входы и выходы являются управляющими входами и выходами 22 устройства.функциональная схема (фиг.2) элемента 23 . памяти - накопителя содержит триггер 24, логические элементы 25-27 И и логический элемент ИЛИ 28.Организация адресных и информационных связей элементов памяти 230 23 в составе накопителя 1 показана на фиг.3.Принцип работы устройства рассмотрим на примере построения в соответствии с ГСНЗ информационных связей между операционными блоками, входы и выходы которых подключены соответственно к его информационным выходам 19 и входам 20. На фиг.4 приведена геометрическая интерпретация граф- схемы набора задачи (ГСНЗ), представляющего двудольный граф,С (У,Х,Е) в котором ГСНЗ соответствует матрица коммутации (фиг.5), элементы которой образуются по следующему правилу: 1, если 1-й выход ОБ долженбыть подключен к 3-му входуОБ;О, если соединение отсутствует.1 ФСостояния элементов матрицы должны удовлетворять условиюТ ЛТв; - 0 (1)123которое определяет недопустимостьподключения двух выходов ОБ,1 и ОБ 1 (двух входов 20 хи 20"вустройства 1к 3-му входу Ц-му выходу 19 устройства) какого-либо ОБ. Другимисловами - в каждом столбце матрицыможет находиться только одна логцчес.2 ф кая единица.Передача матрицы ГСНЗ в устройство может производиться в несколькихрежимах записи. Рассмотрим первыйрежим записи (Р )2 В соответствйи с условием (1)на фиг.5 представлена сжатая постолбцам матрица коммутации для накопителя 1 16 ут 16, которая вводитсяпо информационным входам 20 в устЭгд ройство в преобразованном виде. Каждая строка преобразованной матрицы(коммутационное слово) содержит битынесколько, столбцов (адресов сжатойматрицы. Например, если регистр 2 эу имеет 16 бит памяти, то коммутационное слово вклюцает в себя 4 четырехбитовых столбца (адреса Л ) сжатойматрицы. ФРежим Р характеризуется групповым способом ввода информации. В этом режиме в счетчик 14 по адреснымвходам 2 устройства заносится начальный адрес А". горизонтальной числовой ячейки памяти, а в регистр 2 - коммутационное слово, плотно упакованное несколькими адресами А"По сигналам блока 21 управления производится вначале подключение через коммутатор 3 к дешифратору 4 части выходов регистра, соответствующих размещению в нем первого адреса А , затем - части выходов регистра, соответствующих размещению в нем второго адреса Л 0 и т.д. Одно 1временно с дешифрированием второго адреса декодируется значение адреса в счетчике 14, увеличенное сигналом блока 2 1 управления на единицу, т,е894866 8ные входы 20 устройства (выходах операционных блоков), на информационныхвыходах 19 устройства (входах операционных блоков).Режим Р 4 осуществляется по следующей схеме:С"-10=9 - 1 - 17 - +18 - СНаличие в устройстве коммутатора3, дешифратора 4, многошинных мульти 1 оплексоров 5 и 1 О позволяет помимо известных режимов (функций) Р и Росуществить в стройстве выйолнениережимов Р ,Р ,и Р, которые существенно повышают его быстродействие.Режим Р или Р требует ввода сжатой матрицы ГСНЗ. Если матрица накопителя имеет размерность щхв, то визвестное устройство, например извнешней памяти, необходимо ввести7 = щ бит информации полной матрицы, и время ее ввода Т =п, если г кг ; афпг, если г(кг,формула изобретения каждому новому подключению выходов регистра 2 с помощью коммутатора 3 к дешифратору 4 происходит изменение на единицу содержимого сцетцка 14.Таким образом, в режиме Р происходит естественная адресация числовых горизонтальных ячеек памяти накопителя 1 (вторых адресных входов 11) дешифратором 13 и принудительная адресация вертикальных разрядных ячеек памяти (разрядных входов 7) дешифратором 4, соответствующая записи бита информации в элемент памяти, выбранной числовой горизонталь ной ячейкой памяти.Работу устройства в режиме Р3 иллюстрирует следующая схема:А -14 - 13 - 12 -1ХА- -2 - 3 - 4 - 5 6%Второй режим записи Р (адресный) является модификацией первого режима и заключается в принудительной адресации вторых адресных входов 11 и разрядных входов 7 накопителя 1. В этом случае коммутационное слово является неплотно упакованным и содержит только один адрес ф .Блок управления 21 в режиме Рне производит последовательного йодклечения выходов частей регистра 1 к дешифратору 4, а подсоединяет только первую часть его выходов к дешифратору 4.Третий режим записи (Р ) выполняется по следующей схеме: 35АХ 14 13 12 .1Сх 2 - 5 - 6 У3В режиме Р в числовую ячейку паЪмяти накопителя 1 записывается коммутационное слово С , строка матрицыаоГСНЗ (см.фиг.5).Первый режим чтения (Р ) работы устройства происходит по схемеАх е 14 13 10 э 9 - 1218 ф - 17-Режим Р необходим устройству для контроля правильности его работы и определения незанятых информационных путей при использовании устройства в многокаскадных коммутационных системах.Второй режим чтения (Р, ) по матрице ГСНЗ, записанной в накопитель 1,осуществляет распределение битов информационного слова С." (битовый1"срез результатов решения операционныхблоков), поступившего на информацион количество бит ячейки внешней памяти,время подаци 1-битного слова из внешней памяти,Пцелая частьформула (2) .определена для случая,когда п и гс/гЗ (г 3 ревмя здписи слова из регистра в накопительустройства),При тех же условиях для предлагае"мого устройства следует выполнить передачу из внешней памяти Ч = щЗэд,щбит информации полной матрицы ГСНЗ,время ввода которой где гз - время записи бита, соответствующего одному. адресу А,Так как гйг,то Т Т, Например,при г,Кг в = 32 и 2 = 16,т = 64 г , т; - 32 г.Я.Кроме того, режим Р 4 по условию(1) выполняет пространственное чтение информации, а режим Р- пространственно-временное, что также увеличивает быстродействие устройства. Устройство коммутации, содержащееблок управления, регистр, накопитель,ционные входы - со вторыми .информационными выходами регистра, а выходысо входами адресных усилителей чтения, первые информационные выходы регистра через коммутатор и дешифраторподключены к первым входам первогомультиплексора, вторые входы которогосоединены с третьими информационнымивыходами регистра, а выходы - со входами разрядных усилителей. записи, выходы разрядных усилителей чтения под,ключены ко входам демультиплексора,первые выходы которого являются ин-формационными выходами устройства,а вторые выходы соединены со входами регистра, входы"выходы которогоподключены к информационным входамвыходам устройства,. управляющие выходы блока управления соединены совходами демультиплексора, первого ивторого мультиплексора.Источники информации,принятые во внимание при экспертизе .1. Е 1 есйгопщце еСпйсгое 1 ес 1 го-.пщце пйюйге 11 ея, 195,Ю 203,рр.57-6 О.2. 1 ЕЕЕ Тгапя.СоарШ., 1978,Н 1,р,41,9 894866первые адресные входы которого подключены к выходам адресных усилителей чтения, а вторые адресные входык выходам адресных усилителей, записи, входы которых соединены с выхода"ми дешифратора адреса, подключенноговходами к выходам счетчика адреса,входы которого являются адреснымивходами устройства, разрядные выходынакопителя соединены со входами раз" 1 орядных усилителей чтения, а разрядныевходы - с выходами разрядных усилителей записи, управляющие выходы блокауправления подключены к управляющимвходам разрядных адресных усилителейчтения и записи, счетчика адреса ирегистра, а управляющие входы блокауправления - к управляющим входамустройства , о т л и ч а ю щ е ес я тем, что, с целью увеличения гобыстродействия за счет расширенияего функциональных возможностей,устройство дополнительно содержиткоммутатор, дешифратор, демультиплексор, первый мультиплексор и второймультиплексор, первые информационныевходы которого соединены с выходамидешифратора адреса, вторые информа 894866894866 2 Составите А,БомкоЦ Коррект едактор И.Ковальчу В.Си А.т Зака илнал ППП "Патент", г.ужгород, ул.Проектнан,М У 1507/86 ВНИИПИ Госуда по делам из 1335, Москва, раж 991 твенног ретений 35, Рау Подписноекомитета СССРоткрытийкая наб д,4/5